DE10057635A1 - Verfahren zum Bearbeiten von Substraten - Google Patents

Verfahren zum Bearbeiten von Substraten

Info

Publication number
DE10057635A1
DE10057635A1 DE10057635A DE10057635A DE10057635A1 DE 10057635 A1 DE10057635 A1 DE 10057635A1 DE 10057635 A DE10057635 A DE 10057635A DE 10057635 A DE10057635 A DE 10057635A DE 10057635 A1 DE10057635 A1 DE 10057635A1
Authority
DE
Germany
Prior art keywords
substrate
particles
ceramic
regions
photolacquer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10057635A
Other languages
English (en)
Inventor
Stefan Pinter
Holger Hoefer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE10057635A priority Critical patent/DE10057635A1/de
Priority to JP2001354831A priority patent/JP2002205269A/ja
Priority to US09/990,070 priority patent/US6620735B2/en
Publication of DE10057635A1 publication Critical patent/DE10057635A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Micromachines (AREA)
  • Weting (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Es wird ein Verfahren zur Bearbeitung von Substraten (1) vorgeschlagen, bei dem auf der Oberfläche eine Fotolackschicht (2) aufgebracht und strukturiert wird. Durch Bestrahlen des Substrats (1) mit Partikeln werden Ausnehmungen (3) in die Oberfläche des Substrats (1) in den Bereichen eingebracht, die nicht von dem Fotolack (2) bedeckt sind.

Description

Stand der Technik
Die Erfindung geht aus von einem Verfahren zur Bearbeitung von Substraten nach der Gattung des unabhängigen Patentanspruchs. Es sind bereits Verfahren zur Bearbeitung von Substraten bekannt, bei denen auf dem Substrat eine Fotolackschicht aufgebracht wird. Diese Fotolackschicht wird durch Belichten und Entfernen der belichteten Bereiche strukturiert. Es erfolgt danach ein Bearbeitungsschritt, bei dem die freiliegenden Bereiche des Substrats von einer chemischen Ätzlösung angegriffen werden. Auf diese Weise werden Ausnehmungen in die Oberfläche des Substrats eingebracht.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den Merkmalen des unabhängigen Patentanspruchs hat demgegenüber den Vorteil, dass eine Strukturierung des Substrats ohne den Einsatz nasschemischer oder trockenchemischer Ätzprozesse erfolgt. Es können daher besonders schnell und einfach Muster und Prototypen aber auch Serienprodukte mit einfacheren Anforderungen an die Strukturierung gefertigt werden. Das erfindungsgemäße Verfahren ist aufgrund des Entfalls von chemischen Ätzprozessen besonders umweltfreundlich und kostengünstig.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Besonders einfach erfolgt die Bearbeitung, indem die Partikel in einem Gas- oder Flüssigkeitsstrom mitgeführt werden. Als Partikel für die Bearbeitung sind insbesondere Sand- oder Keramikpartikel, insbesondere Aluminiumoxid, geeignet. Als Substrat ist z. B. Silizium geeignet, wobei aus diesem Material insbesondere Kappenstrukturen für die Verpackung von Sensorelementen gefertigt werden. Ein weiteres geeignetes Substratmaterial ist Keramik. Die Keramik kann insbesondere als Träger für Dickschicht- oder Dünnschichtmetallisierungen verwendet werden und es kann auf der Oberfläche derartiger Substrate Halbleiterbauelemente befestigt werden. Diese Halbleiterbauelemente werden in Bereichen angeordnet, bei denen durch die Bearbeitung die Dicke des Keramiksubstrats verringert ist oder in der Keramik eine Öffnung eingebracht ist. Dadurch wird eine verbesserte Wärmeabführung ermöglicht, das Anbringen von Bonddrähten zwischen Leiterbahnen auf dem Keramiksubstrat und dem Halbleiterbauelement und eine Justierung des Halbleiterbauelements auf der Oberfläche des Keramiksubstrats werden erleichtert. Weiterhin können innerhalb der Mehrlagenkeramik Kondensatorstrukturen vorgesehen werden, wobei zur Vermeidung von Rissen oder Delaminationen durch mechanische Verspannungen zwischen dem Keramiksubstrat und den Metallschichten die Dicke des Keramiksubstrats in diesem Bereich verringert wird.
Vorteilhaft kann das Verfahren auch zur Strukturierung oberflächlicher Schichten und zur Erzeugung von Abstandshaltern verwendet werden.
Zeichnungen
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen die Fig. 1 bis 3 das erfindungsgemäße Verfahren zum Bearbeiten von Substraten und
Fig. 4 verschiedene Anwendungen der so bearbeiteten Substrate.
Beschreibung
In den Fig. 1 bis 3 wird der Ablauf des erfindungsgemäßen Verfahrens gezeigt. In der Fig. 1 erkennt man im Querschnitt ein Substrat 1, auf dessen Oberseite eine Fotolackschicht 2 aufgebracht ist. Bei dieser Fotolackschicht 2 handelt es sich in der Regel um eine Kunststoffschicht, deren chemische Eigenschaften durch Bestrahlen mit Licht, insbesondere UV-Licht veränderbar ist. Insbesondere kann durch Bestrahlen die Löslichkeit der Fotolackschicht 2 in Chemikalien verändert werden. Dabei kann sowohl die Löslichkeit erhöht wie auch verringert werden. Üblicherweise erfolgt das Aufbringen der Fotolackschicht 2, in dem eine Lösung des Materials auf die Oberfläche des Substrats 1 gegeben wird und dann auf der Oberfläche des Substrats 1 verteilt wird. Durch Abdampfen des Lösungsmittels bildet sich dann die Fotolackschicht 2 auf der Oberfläche. Es sind jedoch auch sogenannte feste Systeme bekannt, bei denen die Fotolackschicht mittels einer dünnen Klebschicht auf der Oberseite eines Substrats befestigt werden kann. Die Belichtung der Fotolackschicht 2 erfolgt üblicherweise durch eine Maske hindurch. Eine derartige Maske weist lichdurchlässige und lichtundurchlässige Bereiche auf. In den Bereichen der Fotolackschicht 2, die nicht von der Fotomaske bedeckt werden, erfolgt eine Belichtung der Schicht. In einem nachfolgenden Prozeßschritt wird dann die Fotolackschicht 2 mit einem Lösungsmittel beaufschlagt, welches je nach Art des Lacks die belichteten oder die unbelichteten Bereiche selektiv zu den unbelichteten bzw. belichteten Bereichen herauslöst. Es wird so ein Substrat 1 geschaffen, bei dem einzelne Bereiche der Oberfläche des Substrats 1 mit dem Fotolack 2 bedeckt sind und andere Bereiche nicht mit dem Fotolack 2 bedeckt sind.
In einem nachfolgenden Prozeßschritt erfolgt dann eine mechanische Bearbeitung mit abrasiven Partikeln. Diese Partikel werden üblicherweise in einem Luft- oder Flüssigkeitsstrom gegen die Oberfläche des Substrats 1 geschossen. Ein typischer Prozeß ist beispielsweise das Sandstrahlen, in dem Sandpartikel mittels Druckluft auf die Oberfläche des Substrats 1 geschleudert werden. Durch die mechanische Wirkung der auf der Oberfläche des Substrats 1 aufprallenden Sandkörner wird Material aus der Oberfläche des Substrats 1 abgetragen. Es können so Ausnehmungen oder Öffnungen 3 in das Substrat 1 eingebracht werden, wie dies in der Fig. 2 in einem Querschnitt gezeigt wird. Die Ausnehmungen 3 erstrecken sich von der Oberfläche des Substrats in die Tiefe des Substrats hinein. Natürlich erfolgt durch die aufprallenden Sandkörner auch ein Angriff auf das Material der Fotolackschicht 2. Durch eine geeignete Dicke bzw. Beständigkeit des Materials der Fotolackschicht 2 kann jedoch sichergestellt werden, dass ausreichend tiefe Ausnehmungen 3 in die Oberfläche des Substrats eingebracht werden können, bevor die Fotolackschicht 2 durch die mechanische Wirkung der abrasiven Partikel von der Oberfläche des Substrats entfernt ist.
Das Bestrahlen der Oberfläche des Substrats 1 mit Partikeln erfolgt, indem ein Gas- oder Flüssigkeitsstrom, insbesondere ein Luft- oder Wasserstrom gegen die Oberfläche des Substrats 1 gerichtet wird, in dem Partikel mitgeführt werden. Es eigenen sich insbesondere Sand- oder Keramikpartikel. Es können Strukturen mit einer lateralen Auflösung von besser als 25 µm und einem hohen Aspektverhältnis realisiert werden.
Als Substrate eigenen sich im Prinzip alle Materialien, hier wird jedoch insbesondere an Siliziumsubstrate oder Keramiksubstrate gedacht. Derartige Substrate werden im Bereich der Halbleitertechnik oder im Bereich der Multilayer-Keramikschaltungen verwendet.
In der Fig. 4 werden anhand eines Beispiels des Substrats 1 verschiedene Anwendungen des erfindungsgemäßen Verfahrens gezeigt.
In der Fig. 4 wird insbesondere ein Keramiksubstrat 1 gezeigt, welches als Mehrlagen-Keramiksubstrat ausgebildet ist. Derartige Substrate bestehen im Wesentlichen aus Keramik, weisen jedoch in ihrem Inneren oder auf den äußeren Oberflächen metallische Leiterbahnen auf. Derartige Substrate sind beispielsweise zur unmittelbaren Befestigung von Halbleiterbauelementen 4 ausgebildet. Diese Halbleiterbauelemente 4 werden dann durch dünne Bonddrähte 5 mit Leiterbahnen auf der Oberfläche des Substrats 1 elektrisch verbunden. In der Fig. 4 wird ein derartiges Halbleiterbauelement 4 gezeigt, welches mit Bonddrähten 5 mit nicht dargestellten Leiterbahnen auf der Oberfläche des Substrats 1 befestigt ist. Das Halbleiterbauelement 4 ist dabei in einer Ausnehmung 3 des Substrats 1 angeordnet. Eine derartige Anordnung eines Halbleiterbauelements 4 in einer Ausnehmung 3 des Substrats 1 hat eine Reihe von Vorteilen. Die Befestigung von Bonddrähten wird erleichtert, wenn die Oberfläche des Halbleiterbauelements 4 und des Keramiksubstrats 1 in etwa auf der gleichen Höhe liegen.
Durch das Einsetzen des Halbleiterbauelements 4 in die Ausnehmung 3 wird somit das Anbringen von Bonddrähten 5 erleichtert. Weiterhin bildet die Ausnehmung 3 eine Justage- Hilfe, da so die Position des Halbleiterbauelements 4 auf der Oberfläche des. Substrats relativ genau bestimmt wird. Weiterhin sind die Keramiksubstrate 1 oft auf Kühlkörpern befestigt. Ein großer Teil der entstehenden Wärme fällt in den Halbleiterbauelementen 4 an und muß durch das Keramiksubstrat 1 hindurch an einen Kühlkörper abgeführt werden. Aufgrund der schlechten Wärmeleitfähigkeit des Substrats 1 ist es dabei vorteilhaft, die Dicke des Keramiksubstrats 1 im Bereich des Halbleiterbauelements 4 besonders dünn auszugestalten, um so eine schnelle Abführung der im Halbleiterbau 4 entstehenden Wärme zu gewährleisten. Beim Anbringen einer Öffnung in der Keramik (Substrat) kann der integrierte Schaltkreis auch direkt auf einem Kühlkörper 100 montiert werden.
Weiterhin können im Inneren eines Keramiksubstrats 1 Metallstrukturen 6 angeordnet sein, die einen Kondensator bilden. Dabei handelt es sich um flächige Metallebenen, die in einem möglichst geringen Abstand zueinander angeordnet sind. In diesen Bereichen kommt es aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten der Metallstrukturen 6 und des Materials des Keramiksubstrats 1 zu großen mechanischen Verspannungen, die im Extremfall zu einer Delaminierung, d. h. einem Verlust der Haftung, zwischen den Metallflächen und dem Substrat 1, führen können. Durch das Einbringen einer Ausnehmung 3 im Bereich der Metallstrukturen 6 werden die mechanischen Spannungen in diesem Bereich verringert, indem die Dicke des keramischen Materials welches sich an der Erzeugung der thermischen Verspannungen beteiligt verringert wird. Es kann so die mechanische Stabilität in diesem Bereich verbessert werden.
Weiterhin wird in der Fig. 4 noch eine Kappenstruktur 7 gezeigt, die auf der Oberfläche des Keramiksubstrats 1 befestigt ist. Eine derartige Kappenstruktur kann beispielsweise aus Silizium bestehen. Eine derartige Kappenstruktur kann mittels des beschriebenen Verfahrens aus einem Siliziumsubstrat hergestellt werden.
Weiterhin kann das erfindungsgemäße Verfahren verwendet werden, um die Kanten der Substrate 1 zu verrunden, um so die Entstehung von Rissen im Substrat zu verhindern.
Unter einem Substrat wird hier nicht nur ein Substrat aus einem homogenen Material verstanden, sondern das Substrat kann in sich auch aus unterschiedlichen Schichten bestehen. Insbesondere kann das Substrat auch oberflächliche dicke Metallschichten aufweisen, die sich mit dem erfindungsgemäßen Verfahren besonders einfach bearbeiten lassen.
In der Fig. 4 wird die Kontaktierung des Halbleiterelements 4 durch Bonddrähte 5 gezeigt. Alternativ können jedoch auch die Oberseiten des Halbleiterbauelements, auf der Anschlußbereiche (Pads) vorgesehen sind einem entsprechenden Substrat zugewandt werden (sogenannte Flip-Chip Montage). Für diese Art der Anordnung können mit dem erfindungsgemäßen Verfahren auf der Oberfläche des Substrats 1 Abstandshalter erzeugt werden, durch die das Halbleiterbauelement in einem definierten Abstand zur Oberfläche des Substrats gehalten wird, was die Flip-Chip Montage erleichtert.

Claims (10)

1. Verfahren zum Bearbeiten von Substraten (1), bei dem auf einem Substrat (1) eine Fotolackschicht (2) aufgebracht und strukturiert wird, so dass Bereiche des Substrats (1) vom Fotolack bedeckt sind und andere Bereiche des Substrats (1) nicht vom Fotolack (2) bedeckt sind und dann eine Bearbeitung der freiliegenden Bereiche des Substrats (1) erfolgt, dadurch gekennzeichnet, dass die Bearbeitung durch Bestrahlen mit Partikeln erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Bestrahlen erfolgt, indem ein Gas- oder Flüssigkeitsstrom auf das Substrat (1) gerichtet wird, in dem die Partikel mitgeführt werden.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Sand- oder Keramikpartikel, insbesondere Aluminiumoxidpartikel, verwendet werden.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Substrat Silizium verwendet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass durch Einbringen von Ausnehmungen (3) oder Öffnungen aus dem Siliziumsubstrat (1) eine Kappenstruktur (7) herausgebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als Substrat (1) ein Keramiksubstrat verwendet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Keramiksubstrat Metallstrukturen (6) enthält, die als Kondensatoren wirken und dass im Bereich der Metallstrukturen (6) die Dicke des Keramiksubstrats durch Einbringen einer Ausnehmung (3) verringert wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass auf dem Keramiksubstrat ein Halbleiterbauelement (4) im Bereich einer Ausnehmung (3) oder Öffnung befestigt wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Abstandshalter erzeugt werden, die bei einem nachfolgenden Befestigen eines Bauelements (4) einen definierten Abstand des Bauelements (4) zum Substrat (1) erzeugen.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat eine oberflächliche Beschichtung, insbesondere aus einem Metall, aufweist, die durch das Bestrahlen mit Partikeln strukturiert wird.
DE10057635A 2000-11-21 2000-11-21 Verfahren zum Bearbeiten von Substraten Withdrawn DE10057635A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10057635A DE10057635A1 (de) 2000-11-21 2000-11-21 Verfahren zum Bearbeiten von Substraten
JP2001354831A JP2002205269A (ja) 2000-11-21 2001-11-20 サブストレートの処理方法
US09/990,070 US6620735B2 (en) 2000-11-21 2001-11-21 Method for processing substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10057635A DE10057635A1 (de) 2000-11-21 2000-11-21 Verfahren zum Bearbeiten von Substraten

Publications (1)

Publication Number Publication Date
DE10057635A1 true DE10057635A1 (de) 2002-05-23

Family

ID=7664039

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10057635A Withdrawn DE10057635A1 (de) 2000-11-21 2000-11-21 Verfahren zum Bearbeiten von Substraten

Country Status (3)

Country Link
US (1) US6620735B2 (de)
JP (1) JP2002205269A (de)
DE (1) DE10057635A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW426217U (en) * 1999-10-12 2001-03-11 Gen Semiconductor Of Taiwan Lt Resistive sheet adhering device
US9955603B2 (en) 2012-05-29 2018-04-24 Apple Inc. Components of an electronic device and methods for their assembly
KR101544488B1 (ko) * 2013-12-18 2015-08-17 한국원자력연구원 반도체 센서를 표면 실장하는 실장 기판 및 그 실장 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615470A (en) * 1967-09-20 1971-10-26 Corning Glass Works Fabrication of helical patterns on cylindrical surfaces
EP0540047B1 (de) * 1991-10-31 1998-01-21 Canon Kabushiki Kaisha Tintenstrahlkopf und sein Herstellungsverfahren
US5401690A (en) * 1993-07-08 1995-03-28 Goodark Electronic Corp. Method for making circular diode chips through glass passivation
JPH10319875A (ja) * 1997-05-20 1998-12-04 Sony Corp プラズマアドレス表示装置の製造方法
KR100326558B1 (ko) * 1998-09-01 2002-09-17 엘지전자주식회사 플라즈마용표시장치용격벽조성물
JP2000348606A (ja) * 1999-06-01 2000-12-15 Fujitsu Ltd ガス放電表示パネルの製造方法
JP3978937B2 (ja) * 1999-06-08 2007-09-19 株式会社島津製作所 検出計セルおよび光学測定装置

Also Published As

Publication number Publication date
US6620735B2 (en) 2003-09-16
JP2002205269A (ja) 2002-07-23
US20020061653A1 (en) 2002-05-23

Similar Documents

Publication Publication Date Title
DE10310617B4 (de) Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE69918631T2 (de) Flipchip-Metallisierung für eine elektronische Baugruppe
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19720300B4 (de) Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102006058010A1 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102013103983B4 (de) Verfahren zur Herstellung einer Vielzahl strahlungsemittierender Halbleiterchips
DE60311982T2 (de) Hertsellungsverfahren einer elektronischen vorrichtung in einem hohlraum mit einer bedeckung
DE102010041129A1 (de) Multifunktionssensor als PoP-mWLP
DE102014110358A1 (de) Verfahren zum bearbeiten eines werkstücks
DE10240460A1 (de) Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE102004058806B4 (de) Verfahren zur Herstellung von Schaltungsstrukturen auf einem Kühlkörper und Schaltungsstruktur auf einem Kühlkörper
DE10057635A1 (de) Verfahren zum Bearbeiten von Substraten
CH619333A5 (en) Process for covering a flat component with a polymer
DE102012206973A1 (de) Verfahren zum erzeugen von leiterbahnen und substrat
DE2136201C3 (de) Verfahren zum Anbringen metallischer Zuleitungen an einem elektrischen Festkörper-Bauelement
DE102007035902A1 (de) Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102020115990B3 (de) Verfahren zum herstellen eines substrates
EP0968523B1 (de) Verfahren zum bilden einer strukturierten metallisierung auf einem halbleiterwafer
DE10338078B4 (de) Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung
DE102017211058B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
DE102005011652B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee