DE102012206973A1 - Verfahren zum erzeugen von leiterbahnen und substrat - Google Patents
Verfahren zum erzeugen von leiterbahnen und substrat Download PDFInfo
- Publication number
- DE102012206973A1 DE102012206973A1 DE201210206973 DE102012206973A DE102012206973A1 DE 102012206973 A1 DE102012206973 A1 DE 102012206973A1 DE 201210206973 DE201210206973 DE 201210206973 DE 102012206973 A DE102012206973 A DE 102012206973A DE 102012206973 A1 DE102012206973 A1 DE 102012206973A1
- Authority
- DE
- Germany
- Prior art keywords
- copper layer
- layer
- copper
- substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 98
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 95
- 239000010949 copper Substances 0.000 title claims abstract description 95
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 239000004020 conductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000919 ceramic Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000945 filler Substances 0.000 claims description 5
- 238000004049 embossing Methods 0.000 claims description 4
- 238000005096 rolling process Methods 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0353—Making conductive layer thin, e.g. by etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
- Technisches Gebiet
- Die Erfindung geht aus von einem Verfahren zum Erzeugen von Leiterbahnen gemäß dem Oberbegriff des Patentanspruchs 1 und einem Substrat gemäß dem Oberbegriff des Patentanspruchs 9.
- Stand der Technik
- Aus dem Stand der Technik sind DCB-Substrate, wie in
1 dargestellt, mit einer Keramikschicht11 und einer an der Keramikschicht11 einseitig oder beidseitig angeordneten Kupferschicht12 bekannt. Die Kupferschichten12 werden dabei in Form einer Kupferfolie durch einen Hochtemperaturschmelz- und Diffusionsprozess auf die Keramik aufgebracht und können anschließend über einen strukturierten Ätzresist13 nasschemisch strukturiert werden. - Derartige Ätzprozesse weisen dabei in der Regel ein isotropes Ätzprofil
14 auf, wie in2 dargestellt. Das Maskenmaß des Ätzresist13 wird dabei um den Betrag der Unterätzung in Abhängigkeit von der geätzten Schichtdicke verringert. Sobald diese Unterätzung in die Größenordnung der abzubildenden Strukturen kommt, nimmt die Genauigkeit und Reproduzierbarkeit der Strukturübertragung stark ab. In Folge dessen können auf DCB-Substraten nur vergleichsweise grobe Leiterzüge realisiert werden. Im Stand der Technik werden üblicherweise DCB-Substrate mit Kupferschichten einer minimalen Dicke von 127 m, und normalerweise einer Dicke zwischen 200 m und 600 m hergestellt. Mit derartigen Substraten lassen sich Leiterzüge mit einer minimalen Breite von 350 m und einem Abstand von 700 m über einen Ätzprozess herstellen. - Um Substrate mit einer feineren Umverdrahtung zu erzeugen, kann auf blanker Keramik ein Seedlayer aufgebracht, fotostrukturiert und über Galvanik verstärkt werden. Derartige Substrate sind jedoch im Vergleich zu DCB-Substraten sehr teuer und weisen darüber hinaus eine geringere Wärmeleitfähigkeit auf.
- Darstellung der Erfindung
- Die Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung von Leiterbahnen bereitzustellen, mit welchem auf kostengünstige Weise feine Leiterstrukturen herstellbar sind. Weiterhin ist es Aufgabe der Erfindung ein Substrat bereitzustellen, das kostengünstig herstellbar ist und feine Leiterstrukturen aufweist.
- Diese Aufgabe wird gelöst durch ein Verfahren mit den Merkmalen des Patentanspruchs 1, sowie durch ein Substrat mit den Merkmalen des Patentanspruchs 9.
- Besonders vorteilhafte Ausgestaltungen finden sich in den abhängigen Ansprüchen.
- Beim erfindungsgemäßen Verfahren zum Erzeugen von Leiterbahnen in einer Kupferschicht, die auf einer Keramikschicht angeordnet ist, durch Fotostrukturieren und Ätzen der Kupferschicht, wird mindestens eine Leiterbahn in mindestens einem Bereich der Kupferschicht erzeugt, in welchem die Kupferschicht eine Dicke aufweist, die kleiner ist als die Dicke der Kupferschicht außerhalb des mindestens einen Bereichs.
- Dies stellt die Möglichkeit bereit, Substrate mit einer dicken Kupferschicht herzustellen, die eine sehr hohe Wärmeleitfähigkeit aufweisen, und gleichzeitig Feinstleiter im Bereich der Kupferschicht mit einer deutlich geringeren Dicke zu erzeugen. Weiterhin lassen sich diese Leiterbahnen in einer Ebene ohne mehrschichtigen Aufbau über kostengünstige Herstellungsverfahren, wie Fotostrukturieren und Ätzen, realisieren. Durch dieses Verfahren können somit viele Vorteile wie Feinstverdrahtung, kostengünstige Herstellung, hohe Wärmeleitfähigkeit und elektrische Isolation durch die Keramikschicht in einem Substrat vereint werden.
- In einer vorteilhaften Ausgestaltung der Erfindung wird der mindestens eine Bereich der Kupferschicht vor einem Aufbringen der Kupferschicht auf die Keramikschicht erzeugt, insbesondere durch Walzen und/oder Prägen. Durch das Walzen und/oder Prägen der Kupferschicht, insbesondere einer Kupferfolie, wird hier eine sehr kostengünstige Möglichkeit zur Herstellung von Bereichen in der Kupferschicht mit wesentlich geringerer Dicke bereitgestellt.
- In einer weiteren vorteilhaften Ausgestaltung der Erfindung wird der mindestens eine Bereich der Kupferschicht nach einem Aufbringen der Kupferschicht auf die Keramikschicht erzeugt, insbesondere durch Schleifen. Dies stellt eine weitere kostengünstige Möglichkeit zur Ausbildung eines Bereichs in der Kupferschicht mit geringer Schichtdicke dar. Darüber hinaus werden die Optionen bereitgestellt, einen Bereich mit geringerer Kupferschichtdicke vor oder nach dem Aufbringen auf die Keramikschicht oder auch mehrere Bereiche zum Teil vor und zum Teil nach dem Aufbringen zu erzeugen, was sehr viel Flexibilität bei der Herstellung eines solchen Substrats mit sich bringt.
- In einer bevorzugten Ausgestaltungsvariante wird der mindestens eine Bereich der Kupferschicht durch Ätzen vor oder nach einem Aufbringen der Kupferschicht auf die Keramikschicht erzeugt. Das Dünnen der Kupferschicht durch Ätzen ist besonders vorteilhaft, da sich dieser ebenfalls günstige Prozess zum Herstellen des Bereichs mit der geringeren Schichtdicke sowohl vor als auch nach dem Aufbringen der Kupferschicht auf die Keramikschicht durchführen lässt.
- In einer weiteren vorteilhaften Ausgestaltung der Erfindung wird eine Oberfläche der auf der Keramikschicht angeordneten Kupferschicht zumindest zum Teil mit einer reflektiven Schicht, die einen höheren Reflexionsgrad als Kupfer aufweist, insbesondere mit einer Schicht aus Silber, überzogen. Insbesondere für die Verwendung bei LED-Modulen ist es sehr vorteilhaft, die Kupferschicht, auf der eine oder mehrere LEDs angeordnet werden, mit einer hochreflektiven Schicht zu überziehen, zumindest im Bereich, in dem die eine oder mehrere LEDs angeordnet werden, da Kupfer eine für LED-Anwendungen ungeeignete Reflektivität aufweist. Durch die Verwendung von Silber oder eines anderen Materials mit einem Reflexionsgrad, der höher ist als der von Kupfer, insbesondere der von hochglänzendem Kupfer, kann das Abstrahlverhalten eines derartigen LED-Moduls wesentlich verbessert werden.
- Bevorzugt kann der mindestens eine Bereich zumindest zum Teil mit einem reflektiven Füllmaterial, das einen höheren Reflexionsgrad als Kupfer aufweist, befüllt werden.
- Dies ist auch wieder bei LED-Anwendungen besonders vorteilhaft. Insbesondere kann dabei das Befüllen mit Füllmaterial um die LEDs herum erfolgen, so dass das von den LEDs abgestrahlte Licht besser reflektiert wird als durch Kupfer. Darüber hinaus stehen eine Vielzahl an Materialien, wie anorganische, organische oder aus anorganischen und organischen Substanzen gemischte Materialien, zur Ausbildung des hochreflektiven Füllmaterials, das einen höheren Reflexionsgrad als Kupfer aufweist, bereit. Das Befüllen mit Füllmaterial kann dabei z.B. durch Dosieren und Ausheizen, Drucken, Stempeln, Rakeln, usw. erfolgen. Besonders vorteilhaft ist dabei, dass die Kavität der Kupferschicht, die durch den mindestens einen Bereich der Kupferschicht mit geringerer Dicke als außerhalb dieses mindestens einen Bereichs gegeben ist, ausgenutzt werden kann, um dieses Füllmaterial einzufüllen.
- In einer vorteilhaften Ausgestaltung der Erfindung werden die Leiterbahnen auf einem DCB-Substrat erzeugt. Dabei kann auch beidseitig an der Keramikschicht eine Kupferschicht angeordnet, insbesondere gebondet, sein. Die Leiterbahnen können in beiden Kupferschichten erzeugt werden oder nur in einer Kupferschicht, und das DCB-Substrat kann über die andere Kupferschicht auf einem Kühlkörper angeordnet werden. DCB-Substrate zeichnen sich durch ihre hohe Wärmeableitung, ihre bereits durch die Keramik enthaltene elektrische Isolation und ihre sehr kostengünstige Herstellung aus. Mit dem erfindungsgemäßen Verfahren oder eines seiner Ausgestaltungsvarianten können diese Vorteile nun weiterhin mit den Vorteilen einer Feinstverdrahtung kombiniert werden. Es können Leiterbahnen mit einer Breite und einem Abstand voneinander von ca. 50 m im Bereich der Kupferschicht mit geringerer Dicke erzeugt werden und dadurch enge Chipabstände von weniger als 100 m ermöglicht werden. Des Weiteren können Treiber oder andere elektrische Komponenten besonders kostengünstig integriert werden, wie auch weitere Leistungsbausteine wie Schalter, Verstärker, Widerstände, Kondensatoren, Induktivitäten und Leistungsdioden. Weiterhin kann das Verfahren zum Erzeugen von Leiterbahnen auch bei Metallkernplatinen angewendet werden, was die gleichen Vorzüge, wie bei einem DCB-Substrat, mit sich bringt.
- Darüber hinaus kann eine Dicke der Kupferschicht im mindestens einen Bereich maximal 50%, bevorzugt 30%, der Dicke der Kupferschicht außerhalb des mindestens einen Bereichs messen.
- Das erfindungsgemäße Substrat umfasst eine Keramikschicht und eine Kupferschicht, die auf der Keramikschicht angeordnet ist, wobei Leiterbahnen in der Kupferschicht mittels Fotostrukturierung und Ätzen erzeugt sind. Dabei ist mindestens eine Leiterbahn in mindestens einem Bereich der Kupferschicht erzeugt, der eine Dicke aufweist, die kleiner ist als die Dicke der Kupferschicht außerhalb des mindestens einen Bereichs. Das erfindungsgemäße Substrat hat den Vorteil, dass es kostengünstig herstellbar ist und gleichzeitig sehr feine Leiterzüge umfassen kann, dadurch dass diese Leiterzüge in einem Bereich der Kupferschicht erzeugt sind der eine wesentlich geringere Dicke aufweist als die Kupferschicht außerhalb dieses Bereichs.
- Bevorzug misst die Dicke der Kupferschicht im mindestens einen Bereich maximal 50%, bevorzugt 30%, der Dicke der Kupferschicht außerhalb des mindestens einen Bereichs.
- Alle Vorteile, Merkmale und Merkmalskombinationen des erfindungsgemäßen Verfahrens und dessen Ausgestaltungsvarianten gelten auch, soweit anwendbar, für das erfindungsgemäße Substrat.
- Kurze Beschreibung der Zeichnung
- Im Folgenden soll die Erfindung anhand von Ausführungsbeispielen näher erläutert werden. Die Figuren zeigen:
-
1 eine schematische Darstellung eines DCB-Substrats gemäß dem Stand der Technik; -
2 eine schematische Darstellung isotroper Ätzprofile in einer Kupferschicht eines DCB-Substrats gemäß dem Stand der Technik; -
3 eine schematische Darstellung eines DCB-Substrats mit einem Bereich in der Kupferschicht mit einer geringeren Schichtdicke gemäß einem Ausführungsbeispiel der Erfindung; und -
4 eine schematische Darstellung eines DCB-Substrats mit Feinstleitern in einem Bereich der Kupferschicht mit geringerer Schichtdicke. - Bevorzugte Ausführung der Erfindung
-
3 zeigt eine schematische Darstellung eines DCB-Substrats10 gemäß einem Ausführungsbeispiel der Erfindung. Das Substrat10 weist dabei eine Keramikschicht11 und beidseitig daran angeordnete Kupferschichten12 auf. Die Kupferschichten12 können dabei in Form von Kupferfolien, insbesondere mit einer Dicke zwischen 127 m und 600 m, durch einen Hochtemperaturschmelz- und Diffusionsprozess auf die Keramikschicht11 gebondet werden. Erfindungsgemäß wird in die dicke Kupferschicht12 ein Fenster in Form eines Bereichs15 mit deutlich dünnerem Kupfer eingebracht. Dies kann z.B. durch Dünnen nach dem Bonden, insbesondere durch Ätzen und/oder Schleifen, erfolgen oder auch durch Vorstrukturierung vor dem Aufbonden, insbesondere durch Walzen, Prägen, und/oder Ätzen. Aufgrund der dann deutlich dünneren Kupferschicht12 in diesem Bereich15 lassen sich Feinstleiter, insbesondere sehr feine Leiterbahnen16 , mit einer Breite und einem Abstand von ca. 50 m über Fotostrukturierung erzeugen, ohne die Vorteile eines DCB-Substrats10 , wie die Wärmeleitfähigkeit, die elektrische Isolation und die kostengünstige Herstellung, zu verlieren. -
4 zeigt eine schematische Darstellung eines DCB-Substrats10 mit Feinstleitern, insbesondere sehr feine Leiterbahnen16 , in einem Bereich15 der Kupferschicht12 mit geringerer Schichtdicke. Durch die Ausbildung eines Bereichs15 der Kupferschicht12 mit geringerer Dicke lassen sich somit wesentlich feinere Leiterbahnen16 in diesem Bereich15 generieren. Insbesondere können die Leiterbahnen16 durch einen nasschemischen Ätzprozess mit isotropem Ätzprofil erzeugt werden, was wesentlich günstiger und einfacher in der Herstellung ist als Verfahren, die beispielsweise auf galvanischer Verstärkung fotostrukturierter Seedlayer basieren. Auch weiterhin können Leiterbahnen16 in der Kupferschicht12 außerhalb des Bereichs15 mit der geringeren Schickdicke erzeugt werden. Gerade für die Verwendung eines derartigen Substrats10 mit Feinstverdrahtung bei LED-Modulen kann die Kupferoberfläche mit einer hochreflektiven Schicht, wie beispielsweise mit stromlos Silber, überzogen werden. Alternativ oder zusätzlich kann die Kavität des Substrats10 genutzt werden, um hochreflektives, organisches oder anorganisches oder gemischtes Füllmaterial um die LEDs herum zu platzieren, insbesondere über Dosieren und Ausheizen, Drucken, Stempeln oder Rakeln. Weiterhin können auf gleicher Ebene elektrische Komponenten und Leistungsbausteine integriert werden, wie z.B. Treiber, Schalter, Widerstände, Kondensatoren, Induktivitäten, Verstärker, Leistungsdioden, usw.. Besonders vorteilhaft ist auch, dass ein erfindungsgemäßes Substrat10 und ein Substrat10 , dessen Leiterbahnen16 nach dem erfindungsgemäßen Verfahren erzeugt sind, eine sehr gute Zykelstabilität aufweisen, da der thermische Ausdehnungskoeffizent eines derartigen Substrats10 mit Feinstverdrahtung sehr gut auf den von Silizium angepasst ist, insbesondere besser als der von reinem Kupfer. - Insgesamt wird so ein Verfahren zum Erzeugen von Leiterbahnen und ein Substrat bereitgestellt, die dadurch, dass Leiterbahnen in einem Bereich einer Kupferschicht erzeugt werden können oder erzeugt sind, in welchem die Kupferschicht eine wesentlich geringere Dicke aufweist als außerhalb dieses Bereichs, die Vorteile wie sehr gute Wärmeleitfähigkeit und niedrigen Herstellungskosten mit den Vorteilen einer Feinststrukturierung der Leiterbahnen vereinen.
Claims (11)
- Verfahren zum Erzeugen von Leiterbahnen (
16 ) in einer Kupferschicht (12 ), die auf einer Keramikschicht (11 ) angeordnet ist, durch Fotostrukturieren und Ätzen der Kupferschicht (12 ), dadurch gekennzeichnet, dass mindestens eine Leiterbahn (16 ) in mindestens einem Bereich (15 ) der Kupferschicht (12 ) erzeugt wird, in welchem die Kupferschicht (12 ) eine Dicke aufweist, die kleiner ist als die Dicke der Kupferschicht (12 ) außerhalb des mindestens einen Bereichs (15 ). - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der mindestens eine Bereich (
15 ) der Kupferschicht (12 ) vor einem Aufbringen der Kupferschicht (12 ) auf die Keramikschicht (11 ) erzeugt wird, insbesondere durch Walzen und/oder Prägen. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der mindestens eine Bereich (
15 ) der Kupferschicht (12 ) nach einem Aufbringen der Kupferschicht (12 ) auf die Keramikschicht (11 ) erzeugt wird, insbesondere durch Schleifen. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der mindestens eine Bereich (
15 ) der Kupferschicht (12 ) durch Ätzen vor oder nach einem Aufbringen der Kupferschicht (12 ) auf die Keramikschicht (11 ) erzeugt wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Oberfläche der auf der Keramikschicht (
11 ) angeordneten Kupferschicht (12 ) zumindest zum Teil mit einer reflektiven Schicht, die einen höheren Reflexionsgrad als Kupfer aufweist, insbesondere mit einer Schicht aus Silber, überzogen wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mindestens eine Bereich (
15 ) zumindest zum Teil mit einem reflektiven Füllmaterial, das einen höheren Reflexionsgrad als Kupfer aufweist, befüllt wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterbahnen (
16 ) auf einem DCB-Substrat (10 ) erzeugt werden. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke der Kupferschicht (
12 ) im mindestens einen Bereich (15 ) maximal 50% der Dicke der Kupferschicht (12 ) außerhalb des mindestens einen Bereichs (15 ) misst. - Substrat (
10 ), aufweisend eine Keramikschicht (11 ), und eine Kupferschicht (12 ), die auf der Keramikschicht (12 ) angeordnet ist, wobei Leiterbahnen (16 ) in der Kupferschicht (12 ) mittels Fotostrukturierung und Ätzen erzeugt sind, dadurch gekennzeichnet, dass mindestens eine Leiterbahn (16 ) in mindestens einem Bereich (15 ) der Kupferschicht (12 ) erzeugt ist, in welchen die Kupferschicht (12 ) eine Dicke aufweist, die kleiner ist als die Dicke der Kupferschicht (12 ) außerhalb des mindestens einen Bereichs (15 ). - Substrat (
10 ) nach Anspruch 9, dadurch gekennzeichnet, dass die Dicke der Kupferschicht (12 ) im mindestens einen Bereich (15 ) maximal 50% der Dicke der Kupferschicht (12 ) außerhalb des mindestens einen Bereichs (15 ) misst. - Substrat (
10 ) nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass das Substrat mit einem Verfahren nach einem der Ansprüche 1 bis 8 hergestellt wurde.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012206973.9A DE102012206973B4 (de) | 2012-04-26 | 2012-04-26 | Verfahren zum erzeugen von leiterbahnen und substrat |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012206973.9A DE102012206973B4 (de) | 2012-04-26 | 2012-04-26 | Verfahren zum erzeugen von leiterbahnen und substrat |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102012206973A1 true DE102012206973A1 (de) | 2013-10-31 |
DE102012206973B4 DE102012206973B4 (de) | 2021-02-18 |
Family
ID=49323233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102012206973.9A Active DE102012206973B4 (de) | 2012-04-26 | 2012-04-26 | Verfahren zum erzeugen von leiterbahnen und substrat |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102012206973B4 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3456698A1 (de) * | 2017-09-13 | 2019-03-20 | Infineon Technologies AG | Verfahren zur herstellung eines metall-keramik-substrats mit getrimmten widerständen sowie metall-keramik-substrat mit getrimmten widerständen |
CN109951947A (zh) * | 2019-03-07 | 2019-06-28 | 珠海市航达科技有限公司 | 一种反射陶瓷电路板及其加工方法 |
CN110012597A (zh) * | 2019-04-12 | 2019-07-12 | 中国科学院电工研究所 | 一种陶瓷覆铜电路板及其制备方法 |
CN110167276A (zh) * | 2019-05-31 | 2019-08-23 | 孙来庆 | 一种同层鸳鸯铜线路板的制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1766344B1 (de) * | 1968-05-07 | 1971-07-01 | Siemens Ag | Elektrische baugruppe in hybridtechnik und verfahren zur herstellung einer solchen baugruppe |
DE10254782A1 (de) * | 2002-11-22 | 2004-06-03 | Richard Wöhr GmbH | Leitfähig beschichtete Folie für Folientastaturen und/oder folienabgedeckte Tastaturen |
US20080106875A1 (en) * | 2004-02-24 | 2008-05-08 | Yusuke Igarashi | Circuit Device And Method Of Manufacturing The Same |
DE102010011604A1 (de) * | 2010-03-16 | 2011-09-22 | Eppsteinfoils Gmbh & Co.Kg | Foliensystem für LED-Anwendungen |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110311831A1 (en) * | 2008-11-25 | 2011-12-22 | Denki Kagaku Kogyo Kabushiki Kaisha | Method for manufacturing substrate for light emitting element package, and light emitting element package |
-
2012
- 2012-04-26 DE DE102012206973.9A patent/DE102012206973B4/de active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1766344B1 (de) * | 1968-05-07 | 1971-07-01 | Siemens Ag | Elektrische baugruppe in hybridtechnik und verfahren zur herstellung einer solchen baugruppe |
DE10254782A1 (de) * | 2002-11-22 | 2004-06-03 | Richard Wöhr GmbH | Leitfähig beschichtete Folie für Folientastaturen und/oder folienabgedeckte Tastaturen |
US20080106875A1 (en) * | 2004-02-24 | 2008-05-08 | Yusuke Igarashi | Circuit Device And Method Of Manufacturing The Same |
DE102010011604A1 (de) * | 2010-03-16 | 2011-09-22 | Eppsteinfoils Gmbh & Co.Kg | Foliensystem für LED-Anwendungen |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3456698A1 (de) * | 2017-09-13 | 2019-03-20 | Infineon Technologies AG | Verfahren zur herstellung eines metall-keramik-substrats mit getrimmten widerständen sowie metall-keramik-substrat mit getrimmten widerständen |
CN109951947A (zh) * | 2019-03-07 | 2019-06-28 | 珠海市航达科技有限公司 | 一种反射陶瓷电路板及其加工方法 |
CN109951947B (zh) * | 2019-03-07 | 2023-10-20 | 珠海市航达科技有限公司 | 一种反射陶瓷电路板及其加工方法 |
CN110012597A (zh) * | 2019-04-12 | 2019-07-12 | 中国科学院电工研究所 | 一种陶瓷覆铜电路板及其制备方法 |
CN110167276A (zh) * | 2019-05-31 | 2019-08-23 | 孙来庆 | 一种同层鸳鸯铜线路板的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102012206973B4 (de) | 2021-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19930308B4 (de) | Multichipmodul mit Silicium-Trägersubstrat | |
DE102005032489B3 (de) | Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren | |
DE10317328B4 (de) | Lichtemittierende Dioden umfassende Vorrichtungen | |
DE102007010711B4 (de) | Schaltanordnung, Messvorrichtung damit und Verfahren zu deren Herstellung | |
WO2001037338A2 (de) | Verfahren zum integrieren eines chips innerhalb einer leiterplatte und integrierte schaltung | |
DE102005061049A1 (de) | Metall-Keramik-Substrat | |
DE102012206973B4 (de) | Verfahren zum erzeugen von leiterbahnen und substrat | |
DE102013213073A1 (de) | Verfahren zum Herstellen eines optoelektronischen Bauelementes | |
DE102012212968A1 (de) | Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element | |
DE102013102541A1 (de) | Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil | |
DE102005003125A1 (de) | Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung | |
DE102011083627A1 (de) | Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat | |
EP1707037B1 (de) | Verfahren zum herstellen eines leiterplattenelements sowie leiterplattenelement | |
AT514074B1 (de) | Verfahren zum Herstellen eines Leiterplattenelements | |
DE2556826A1 (de) | Verfahren zur herstellung von gedruckten schaltungen und nach diesem verfahren hergestellte gedruckte schaltung | |
DE102016224943A1 (de) | Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates | |
DE102011076773A1 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
EP3480164A1 (de) | Verfahren zur herstellung von planaren dünnen packages für halbleiterbauelemente und planare dünne packages | |
DE102014219759A1 (de) | Leistungsmodul | |
WO2006000291A1 (de) | Verfahren zur herstellung einer keramischen leiterplatte | |
DE10139985B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung | |
DE10233607B4 (de) | Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung | |
WO2007080027A1 (de) | Anordnung zur kühlung von leistungsbauelementen auf leiterplatten und verfahren zur herstellung derselben | |
DE102014209357B4 (de) | Leiterplatte und Verfahren zur Herstellung einer Leiterplatte | |
DE102013102637A1 (de) | Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R081 | Change of applicant/patentee |
Owner name: LEDVANCE GMBH, DE Free format text: FORMER OWNER: OSRAM AG, 81543 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: LEDVANCE GMBH, DE Free format text: FORMER OWNER: OSRAM GMBH, 81543 MUENCHEN, DE |
|
R002 | Refusal decision in examination/registration proceedings | ||
R016 | Response to examination communication | ||
R125 | Request for further processing filed | ||
R126 | Request for further processing allowed | ||
R081 | Change of applicant/patentee |
Owner name: LEDVANCE GMBH, DE Free format text: FORMER OWNER: OSRAM GMBH, 80807 MUENCHEN, DE |
|
R082 | Change of representative |
Representative=s name: LANCHAVA, BAKURI, DR. RER. NAT., DE Representative=s name: DF-MP DOERRIES FRANK-MOLNIA & POHLMAN PATENTAN, DE |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R082 | Change of representative |
Representative=s name: LANCHAVA, BAKURI, DR. RER. NAT., DE |
|
R020 | Patent grant now final |