DE10310617B4 - Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben - Google Patents

Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE10310617B4
DE10310617B4 DE10310617A DE10310617A DE10310617B4 DE 10310617 B4 DE10310617 B4 DE 10310617B4 DE 10310617 A DE10310617 A DE 10310617A DE 10310617 A DE10310617 A DE 10310617A DE 10310617 B4 DE10310617 B4 DE 10310617B4
Authority
DE
Germany
Prior art keywords
cavity
semiconductor chip
adhesive film
semiconductor
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10310617A
Other languages
English (en)
Other versions
DE10310617A1 (de
Inventor
Michael Weber
Albert Auburger
Horst Theuss
Frank Daeche
Günter EHRLER
Andreas Meckes
Robert Aigner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32920728&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE10310617(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10310617A priority Critical patent/DE10310617B4/de
Priority to US10/795,344 priority patent/US7268436B2/en
Priority to CNB2004100399130A priority patent/CN100380616C/zh
Publication of DE10310617A1 publication Critical patent/DE10310617A1/de
Application granted granted Critical
Publication of DE10310617B4 publication Critical patent/DE10310617B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad

Abstract

Elektronisches Bauteil mit einem Halbleiterchip (4), der eine Oberseite (7) mit Schaltungsstrukturen (5) aufweist, die jeweils den Bodenbereich eines Hohlraums (2) bilden, wobei die Schaltungsstrukturen (5) auf dem Halbleiterchip (4) BAW-Filter und/oder SAW-Filter aufweisen, und wobei jeder Hohlraum (2) von einem Hohlraumrahmen (8) aus Kunststoff umgeben ist und wobei der Hohlraumrahmen (8) auf der Oberseite (7) des Halbleiterchips (4) liegt und wobei auf dem Hohlraumrahmen (8) ein Hohlraumdeckel (20) aus Halbleitermaterial angeordnet ist, und wobei der Hohlraumdeckel (20) auf dem Hohlraumrahmen (8) über eine Klebefolie (17) befestigt ist.

Description

  • Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben.
  • Die Erfindung betrifft ein elektronisches Bauteil mit einem Halbleiterchip, der eine Oberseite mit Schaltungsstrukturen aufweist und in einem Hohlraum angeordnet ist. Ferner betrifft die Erfindung ein Verfahren zur Herstellung des Bauteils.
  • Elektronische Bauteile werden mit einem Hohlraum für die Aufnahme von Halbleiterchips mit Schaltungsstrukturen ausgestattet, wie sie für die Aufnahme von Oberflächenschallwellenfilter, auch SAW genannt, oder für die Aufnahme von Körperschallwellenfilter, auch BAW genannt. Um oberhalb derartiger Oberflächenbereiche mit Schaltungsstrukturen einen Hohlraum auf einem Halbleiterchip zu gewährleisten, wird der gesamte Halbleiterchip in aufwendige Keramikgehäuse eingebaut oder es werden mit einer aufwendigen und kostenintensiven Technik Kunststoffgehäuserahmen auf Flachleiterrahmen gemoldet, in die dann die Halbleiterchips in ihrer gesamten Größe eingebaut werden.
  • Aus der EP 0 794 616 A2 ist ein elektronisches Bauteil mit einem über der Oberfläche eines Halbleiterchips angeordneten Hohlraum bekannt, bei dem der Rahmen und der Deckel des Hohlraums aus einem Kunststoff, vorzugsweise aus dem gleichen Kunststoff, bestehen. Die DE 102 06 919 A1 offenbart ebenfalls ein Halbleiterbauteil mit einem Hohlraum und einer Deckelstruktur aus einem strukturierbaren Material wie Epoxidharz, Polyimid, einem anderen Polymer oder Metall.
  • Aus der DE 196 20 940 A1 und der US 5,323,051 sind Halbleiterbauteile mit Hohlräumen bekannt, wobei die Deckel aus Siliziumwafern gebildet sind. Bei der Herstellung dieser Halbleiterbauteile wird zunächst der Hohlraum mit Rahmen- und Deckelstruktur gebildet und anschließend auf einen Substratwafer montiert. Als Material für die Rahmenstrukturen ist Glasfrit vorgesehen.
  • Ein Rahmen aus Glasfrit ist auch aus der US 5,345,201 bekannt, wobei bei dem dort offenbarten SAW-Bauteil eine Quarzplatte als Deckstruktur für den Hohlraum verwendet wird.
  • Derartige Strukturen von Hohlräumen mit Halbleiterchips sind neben ihres komplexen und kostenintensiven Aufbaus außerdem relativ voluminös und einer Miniaturisierung nicht zugänglich.
    •
  • Aufgabe der Erfindung ist es, ein kostengünstiges elektronisches Bauteil mit einem hermetisch abgedichteten Hohlraum sowie ein Verfahren zur Herstellung desselben anzugeben, das gleichzeitig in seinen Raumabmessungen wesentlich vermindert werden kann, ohne die elektrischen, insbesondere die Filtereigenschaften zu beeinträchtigen.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein elektronisches Bauteil mit einem Halbleiterchip angegeben, der eine Oberseite mit Schaltungsstrukturen aufweist, die jeweils den Bodenbereich eines Hohlraumes bilden, wobei die Schaltungsstrukturen auf dem Halbleiterchips BAW-Filter und/oder SAW-Filter aufweisen. Jeder Hohlraum ist von einem Hohlraumrahmen aus Kunststoff umgeben, wobei der Hohlraumrahmen auf der Oberseite des Halbleiterchips liegt. Ein Hohlraumdeckel aus Halbleitermaterial ist auf dem Hohlraumrahmen angeordnet und der Hohlraumdeckel ist über eine Klebefolie auf dem Hohlraumrahmen befestigt. Ein derartiges Bauteil hat den Vorteil, da der Hohlraumrahmen auf dem Halbleiterchip den Bereich der Schaltungsstruktur umgibt, dass ein derartiges elektronisches Bauteil gegenüber herkömmlichen Bauteilen wesentlich verkleinert werden kann, zumal der Halbleiterchip nicht in ein Hohlraumgehäuse einzubauen ist, sondern vielmehr ein Hohlraum auf dem Halbleiterchip und nur in dem Bereich beziehungsweise Bereichen vorhanden ist, in denen sich entsprechende Schaltungsstrukturen, die einen derartigen Hohlraum erfordern, angeordnet ist.
  • Darüber hinaus wirkt sich der Hohlraumdeckel aus einem Halbleitermaterial positiv auf die elektrischen Eigenschaften der Oberflächenstrukturen aus, zumal die relative Dielektrizitätskonstante des Hohlraumdeckels aus Halbleitermaterial gering ist. Die sandwichartig aufeinander liegenden Halbleiterchips sind bei diesem elektronischen Bauteil derart nahe beieinander, dass die lichte Höhe der Hohlräume unter 200 μm liegt.
  • Der Hohlraumrahmen kann durch Strukturieren einer Photolackschicht gebildet sein, wobei Kontaktflächen auf der Oberseite des Halbleiterchips frei von dem Kunststoff der Hohlraumrahmen gehalten sind. Über Bondverbindungen zwischen den Kontaktflächen auf der Oberseite des Halbleiterchips und Innenflächen von Außenkontakten können die Schaltungsstrukturen auf dem Halbleiterchip angesteuert werden. Auf den Rückseiten sowohl des Halbleiterchips mit Schaltungsstrukturen als auch auf dem Halbleiterchip, der als Hohlraumdeckel eingesetzt ist, sind Klebefolien aufgebracht. Die erste Klebefolie auf dem Halbleiterchip mit Schaltungsstrukturen fixiert den Halbleiterchip auf den Innenflächen von Außenkontakten. Sie sorgt für eine sichere Positionierung des Halbleiterchips mit Schaltungsstrukturen während der Herstellung von Bondverbindungen zwischen Kontaktflächen auf der Oberseite des Halbleiterchips und Innenflächen von Außenkontakten.
  • Die zweite Klebefolie auf der Rückseite des Halbleiterchips, der als Hohlraumdeckel dient, hat den Vorteil, dass mit dieser Klebefolie die Unebenheiten der Kunststoffschicht, welche den Hohlraumrahmen bildet, ausgeglichen werden. Ausserdem sichert die Klebefolie eine vollständige Abdichtung gegenüber dem nachfolgenden Aufbringen von Kunststoffgehäusemasse zum Einbetten der Halbleiterchips, so dass keine Kunststoffmasse die Hohlräume auffüllt.
  • Die Außenkontakte sind auf der Unterseite des elektronischen Bauteils angeordnet und können die gesamte Unterseite des elektronischen Bauteils bestücken. Damit ist der Vorteil verbunden, dass mit zunehmender Fläche des Halbleiterchips eine zunehmende Anzahl an Außenkontakten auf der Unterseite angeordnet werden können.
  • Eine weitere Miniaturisierung des elektronischen Bauteils wird dadurch möglich, dass sowohl die Bondverbindung zwischen Bonddraht und Kontaktfläche des Halbleiterchips, als auch die Bondverbindung zwischen Bonddraht und Innenfläche des Außenkontaktes jeweils einen Bondbogen aufweisen. Derartige Bondbögen sind flacher ausführbar als es Thermokompressionsköpfe ermöglichen. Bei Thermokompressionsköpfen wird der Bonddraht nach dem Bondverbinden zunächst senkrecht zur Kontaktfläche hochgezogen, ehe ein Bonddrahtbogen angesetzt werden kann. Da dieser hochgezogene Bonddrahtbogen zwischen den als Hohlraumdeckel dienenden Halbleiterchip und dem aktiven Halbleiterchip anzuordnen ist, verbleibt ein relativ großer Abstand zwischen den beiden Halbleiterchips und damit ein relativ hoher Hohlraum. Die Höhe dieses Hohlraums kann durch den Einsatz von flachen Bondbögen sowohl auf dem Halbleiterchip als auch auf der Innenfläche des Außenkontaktes und unter verzieht auf Thermokomprssionsköpfe erheblich vermindert werden.
  • In einer weiteren Ausführungsform der Erfindung ist es vorgesehen, mehrere Halbleiterchips zu einem Halbleiterchipmodul in einer Kunststoffgehäusemasse einzubetten. Dabei weist das Halbleiterchipmodul mehrere Hohlräume auf, die mit einem gemeinsamen Hohlraumdeckel abgeschlossen sind. Bei dieser Ausführungsform der Erfindung ergibt sich der Vorteil, dass für eine größere Anzahl von Schaltungsstrukturen jeweils individuelle Halbleiterchips mit Hohlraumrahmen versehen werden. Für den Hohlraumdeckel hingegen ist nur ein großflächiger Halbleiterchip vorgesehen, was die Fertigungskosten vermindert.
  • Ein Verfahren zur Herstellung elektronischer Bauteile mit mindestens einem Hohlraum über einem Oberflächenbereich eines Halbleiterchips weist nachfolgende Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit Halbleiterchippositionen bereitgestellt, die mit Hohlräumen zu versehende Schal tungsstrukturen in vorbestimmten Oberflächenbereichen aufweisen. Auf diesen Halbleiterwafer wird eine strukturierte Kunststoffschicht unter Freilassung der mit Hohlräumen zu versehenden Schaltungsstrukturen und unter Bildung von Hohlraumrahmen aufgebracht. Diese Schicht ist nur wenige Mikrometer dick und kann bis zu 200 μm Dicke aufweisen.
  • Vor einem Trennen durch Zersägen des Halbleiterwafers in erste Halbleiterchips wird auf die Rückseite des Halbleiterchips eine Klebefolie aufgebracht. Diese Klebefolie sorgt dafür, dass der Halbleiterwafer sich beim Trennen in erste Halbleiterchips mit anhaftender Klebefolie nicht verschiebt. Nach dem Trennen des Halbleiterwafers in erste Halbleiterchips mit anhaftender Klebefolie werden die Halbleiterchips auf einen Metallrahmen für flachleiterfreie Gehäuse unter Aufkleben des Halbleiterchips und Aushärten der Klebefolie auf der Rückseite des Halbleiterchips aufgebracht.
  • Auch hier dient die Klebefolie dazu, den Halbleiterchip zu fixieren, und zwar auf Innenflächen von Außenkontakten. Dieses Fixieren unterstützt ein sicheres Bonden der Kontaktflächen auf der Oberseite des Halbleiterchips mit Kontaktanschlußflächen auf den Innenflächen der Außenkontakte. Diese Kontaktanschlußflächen können gegenüber den Metallen der Außenkontakte eine bondbare Veredelungsschicht aufweisen. Derartige Veredelungsschichten weisen Gold oder Legierungen von Gold auf. Sie unterstützen das Herstellen von Bondverbindungen zwischen Kontaktflächen auf der Oberseite des Halbleiterchips und Innenflächen von Außenkontakten des Metallrahmens.
  • Danach wird der Hohlraumrahmen mit dem zweiten Halbleiterchip abgedeckt. Dazu weist das zweite Halbleiterchip auf seiner Rückseite ebenfalls eine Klebefolie auf, die der Klebefolie des ersten Halbleiterchips entspricht. Diese Klebefolie auf der Rückseite des zweiten Halbleiterchips sorgt dafür, dass Unebenheiten des Hohlraumrahmens um jede Schaltungsstruktur herum ausgeglichen werden. Nach dem Anbringen des zweiten Halbleiterchips als Hohlraumdeckel, kann ein Verpacken der Halbleiterchips mit den Bonddrähten in einer Kunststoffgehäusemasse erfolgen. Dabei werden die Bonddrähte, die Halbleiterchips und auch der Hohlraumrahmen in die Kunststoffmasse eingebettet lediglich auf die Außenkontakte an der Unterseite des elektronischen Bauteils bleiben frei zugänglich.
  • Nach erfolgtem Verpacken der Halbleiterchips in der Gehäusekunststoffmasse kann der Metallrahmen, der eine Vielzahl von elektronischen Bauteilen aufgenommen hat, in einzelne elektronische Bauteile getrennt werden. Dieses Verfahren hat den Vorteil, dass auf Waferebene relativ preiswert, sowohl der Hohlraumrahmen, als auch die erste und zweite Klebefolie für mehrere elektronische Bauteile gleichzeitig vorbereitet werden kann. Es können folglich mehrere bewährte Schritte, die aus der Halbleitertechnologie bekannt sind, eingesetzt werden.
  • Insbesondere ist das der Fall, wenn auf die Oberseite des Halbleiterwafers eine Photolackschicht aufgebracht wird, die anschließend zu Hohlraumrahmen photolithographisch strukturiert wird. Bei diesem Photostrukturieren können die Schaltungsstrukturen und die Kontaktflächen auf dem Halbleiterchip frei von Photolack gehalten werden. Dazu kann ein Photolack mit der handelsüblichen Abkürzung SU8 eingesetzt werden. Dieser lässt sich feinst strukturieren, um nur an vorgegebenen Stellen des Halbleiterchips mehrere Hohlräume, die durch kleine Stege unterteilt sind, zu schaffen. Somit lässt sich ein äußerst kleiner, miniaturisierter Footprint herstellen. Bei größeren Strukturen können auch Drucktechniken angewandt werden, um die Hohlraumrahmen zu realisieren. In diesem Zusammenhang sind von besonderem Vorteil Siebdrucktechniken oder Maskendrucktechniken, bei denen lediglich die Hohlraumrahmen an sich in Form von Stegen hergestellt werden, während die Schaltungsstrukturen vollkommen frei von Kunststoff bleiben. Sowohl die erste, als auch die zweite Klebefolie auf den Rückseiten der Halbleiterchips können aus UV-vorhärtbarem Material bestehen und werden vor dem Trennen durch eine Diamantsäge UV-bestrahlt, um eine Fixierung in der Trennanlage aufgrund der Vorhärtung durch ultraviolettes Licht zu erreichen. Über eine reine Vorhärtung mit UV-Licht hinaus können die erste und die zweite Klebefolie thermisch aushärtbar sein. Ein entsprechender thermischer Aushärteschritt kann nach dem Aufbringen des Halbleiterchips mit erster Klebefolie auf Innenflächen von Außenkontakten eines Metallrahmens erfolgen und vor dem Bonden der Bondverbindungen. Damit wird gewährleistet, dass während des Bondens ein Verschieben des Halbleiterchips nicht möglich ist.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer ersten Ausführungsform der Erfindung,
  • 2 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer zweiten Ausführungsform der Erfindung,
  • 3 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer dritten Ausführungsform der Erfindung.
  • 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 einer ersten Ausführungsform der Erfindung. Das gesamte Bauteil ist in eine Kunststoffgehäusemasse 18 eingebettet, die auf der Unterseite 21 des elektronischen Bauteils 1 metallische Außenkontakte 14 aufweist. Über diese metallischen Außenkontakte 14 besteht ein Zugriff auf die Schaltungsstruktur 5 des ersten Halbleiterchips 4 diese Schaltungsstruktur 5 ist ein Körperschallwellenfilter, über dem ein Hohlraum 2 angeordnet ist. Dieser Hohlraum 2 ist unmittelbar über der Schaltungsstruktur 5 auf der Oberseite 7 des Halbleiterchips angeordnet und lässt lediglich den Oberflächenbereich 3 der Schaltungsstruktur 5 frei von einer Kunststoffschicht 6. Diese Kunststoffschicht 6 bildet einen Hohlraumrahmen, der die Schaltungsstruktur 5 umgibt. Dieser Hohlraumrahmen wird nach oben durch einen weiteren Halbleiterchip 15 abgeschlossen, der auf dem Hohlraumrahmen 8 über eine Klebefolie 17 befestigt ist. Diese Klebefolie 17 dichtet den Hohlraum 2 gegenüber der Kunststoffgehäusemasse 18 ab, so dass keine Kunststoffgehäusemasse 18 beim Molden des elektronischen Bauteils 1 in den Hohlraum 2 eindringen kann. Außerdem gleicht die Folie 17 Unebenheiten des Hohlraumrahmens 8 aus. Das Halbleitermaterial sowohl des unteren Halbleiterchips 4 mit der Schaltungsstruktur 5 und des oberen abdeckenden Halbleiterchips 15 ist Silicium.
  • Außerhalb des Hohlraumrahmens 8 sind in dieser Ausführungsform der Erfindung Kontaktflächen 12 auf der Oberseite 7 des Halbleiterchips 4 angeordnet. Diese Kontaktflächen 12 sind über Thermokompressionsköpfe 24 und Bonddrähte 22 mit einer bondbaren Beschichtung 25 auf Innenflächen 13 der Außenkontakte 14 verbunden. Die gesamte Bondverbindung 11 ist in die Kunststoffgehäusemasse 18 eingebettet. Der untere Halbleiterchip 4 der Schaltungsstruktur 5 ist mit seiner Rückseite 19 über eine erste Klebefolie 9 auf den Innenflächen der Außenkontakte 14 fixiert. Die Bondverbindung 11 wird hergestellt, bevor der zweite Halbleiterchip 15 mit seiner Klebefolie 17 auf den Hohlraumrahmen 8 abgesetzt wird.
  • Sowohl die erste Klebefolie 9 des unteren Halbleiterchips 4, als auch die zweite Klebefolie 17 des abdeckenden Halbleiterchips 15 wurden beim Aussägen der Halbleiterchips aus einem Wafer zur Fixierung mit Hilfe von UV-Strahlung vorgehärtet. Nach dem Aussägen in einzelne Chips, wie sie in 1 gezeigt werden, werden die Klebefolien 9 und 17 bei 180°C für 30 Minuten ausgehärtet. Das Basismaterial dieser Klebefolien 9 und 17 bildet ein Polyolefin mit einer Dicke von 120 μm. Die Scherspannung ist bei 25°C größer als 50 N/2 mm2 und noch bei 250°C ergibt sich eine Scherfestigkeit von fast 8 N/2 cm2 Diese Folien zeichnen sich darüber hinaus durch ihren geringen Anteil an Chlorionen von weniger als 8,5 ppm und Natriumionen von weniger als 0,5 ppm aus. Die Gesamtdicke der Klebefolien ist in dieser Ausführungsform der Erfindung 150 μm.
  • 2 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 10 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Unterschied zwischen Ausführungsform nach 1 besteht darin, dass der Hohlraum 2 flacher ausgebildet ist, als bei der in 1 gezeigten Ausführungsform. Diese flachere Ausbildung wird dadurch möglich, dass auf Thermokompressionsköpfe zum Anschluss der Kontaktflächen 12 auf der Oberseite des Halbleiterchips 4 verzichtet wird und dafür ein Thermokompressionsbogen 23 sowohl auf dem Halbleiterchip 4, als auch auf der bondbaren Fläche 25 ausgebildet ist. Durch diese Maßnahme für beide Bondverbindungen einen Bondbogen 23 zu wählen, kann das elektronische Bauteil weiter miniaturisiert werden.
  • 3 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 100 einer dritten Ausführungsform der Erfindung. Auch hier werden Komponenten mit gleichen Funktionen, wie in den vorhergehenden Figuren mit gleichen Bezugszeichen gekennzeichnet. Bei dem elektronischen Bauteil handelt es sich um ein Schaltungsmodul, bei dem drei Halbleiterchips 4 auf ihren Oberseiten 7 Schaltungsstrukturen 5 aufweisen, die mit Hohlräumen 2 versehen sind. Dazu ist auf jedem der Halbleiterchips ein Hohlraumrahmen 8 mittels einer photostrukturierbaren Kunststoffschicht 6 angeordnet. Über sämtliche Hohlräume erstreckt sich ein gemeinsamer Hohlraumdeckel 20 aus einem einzigen Halbleiterchip 15, der auf seiner Rückseite 16 mit einer Klebefolie 17 aus Polyolefin versehen ist, die einerseits die Hohlräume 2 gegenüber der Kunststoffgehäusemasse 18 abdichtet und andererseits Unebenheiten der Hohlraumrahmen 8 ausgleicht. Auch bei diesem Modul liegen die Außenkontakte 14 auf der Unterseite 21 des elektronischen Bauteils 100.
    • 1, 10, 100
    elektronisches Bauteil
    2
    Hohlraum
    3
    Oberflächenbereich
    4
    Halbleiterchip
    5
    Schaltungsstruktur
    6
    strukturierte Kunststoffschicht
    7
    Oberseite des Halbleiterchips
    8
    Hohlraumrahmen
    9
    erste Klebefolie
    11
    Bondverbindung
    12
    Kontaktflächen auf der Oberseite des Halbleiter
    chips
    13
    Innenflächen
    14
    Außenkontakte
    15
    abdeckendes Halbleiterchip
    16
    Rückseite des abdeckenden Halbleiterchips
    17
    zweite Klebefolie
    18
    Gehäusekunststoffmasse
    19
    Rückseite des ersten Halbleiterchips
    20
    Hohlraumdeckel
    21
    Unterseite des elektronischen Bauteils
    22
    Bonddraht
    23
    Bondbogen
    24
    Thermokompressionskopf
    25
    bondbare Beschichtung

Claims (12)

  1. Elektronisches Bauteil mit einem Halbleiterchip (4), der eine Oberseite (7) mit Schaltungsstrukturen (5) aufweist, die jeweils den Bodenbereich eines Hohlraums (2) bilden, wobei die Schaltungsstrukturen (5) auf dem Halbleiterchip (4) BAW-Filter und/oder SAW-Filter aufweisen, und wobei jeder Hohlraum (2) von einem Hohlraumrahmen (8) aus Kunststoff umgeben ist und wobei der Hohlraumrahmen (8) auf der Oberseite (7) des Halbleiterchips (4) liegt und wobei auf dem Hohlraumrahmen (8) ein Hohlraumdeckel (20) aus Halbleitermaterial angeordnet ist, und wobei der Hohlraumdeckel (20) auf dem Hohlraumrahmen (8) über eine Klebefolie (17) befestigt ist.
  2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass Kontaktflächen (12) auf der Oberseite (7) des Halbleiterchips (4) frei von dem Kunststoff der Hohlraumrahmen (8) sind und über Bondverbindungen (11) mit Innenflächen (13) von Außenkontakten (14) verbunden sind.
  3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der Halbleiterchip (4) mit Schaltungsstrukturen (5) und der Halbleiterchip (15) als Hohlraumdeckel (20) jeweils auf ihren Rückseiten (16, 19) eine UV-aushärtbare Adhäsionsschicht einer Klebefolie (9, 17) aufweisen.
  4. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Außenkontakte (14) auf der Unterseite (21) des elektronischen Bauteils (1) angeordnet sind.
  5. Elektronisches Bauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass mehrere Halbleiterchips (4) zu einem Halbleiterchip Modul in einer Kunststoffgehäusemasse (18) eingebettet sind und mehrere Hohlräume (2) aufweisen, die mit einem gemeinsamen Hohlraumdeckel (20) abgeschlossen sind.
  6. Elektronisches Bauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass sowohl die Bondverbindung zwischen Bondraht (22) und Kontaktfläche (12) des Halbleiterchips (4) als auch die Bondverbindung zwischen Bondraht (22) und Innenfläche (13) des Außenkontaktes (14) jeweils einen Bondbogen (23) aufweisen.
  7. Elektronisches Bauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass. die erste und zweite Klebefolie (9, 17) eine Dicke zwischen 100 und 150 Mikrometern aufweist.
  8. Verfahren zur Herstellung elektronischer Bauteile (1) mit einem Hohlraum (2) über einem Oberflächenbereich (3) eines Halbleiterchips (4) – Bereitstellen eines Halbleiterwafers mit Halbleiterchippositionen, die mit Hohlräumen (2) zu versehende BAW-Filter und/oder SAW-Filter Schaltungsstrukturen (5) in vorbestimmten Oberflächenbereichen (3) aufweisen – Aufbringen einer strukturierten Kunststoffschicht (6) auf die Oberseite des Halbleiterwafers unter Freilassung der mit Hohlräumen (2) zu versehenden Schaltungsstrukturen (5) und unter Bilden von Hohlraumrahmen (8), – Aufbringen einer ersten Klebefolie (9) auf die Rückseite des Halbleiterwafers, und Vorvernetzen der Klebefolie (9), – Trennen des Halbleiterwafers in erste Halbleiterchips (4) mit anhaftender Klebefolie (9), – Aufbringen der Halbleiterchips (4) auf einen Metallrahmen für flachleiterfreie Gehäuse unter Aufkleben des Halbleiterchips (4) und Aushärten der Klebefolie (9) auf der Rückseite (19) der Halbleiterchips (4), – Herstellen von Bondverbindungen (11) zwischen Kontaktflächen (12) auf der Oberseite (7) des Halbleiterchips (4) und Innenflächen (13) von Außenkontak ten (14) des Metallrahmens, – Abdecken der Hohlraumrahmen (8) mit Halbleiterchips (15) über eine Klebefolie (17), – Verpacken der Halbleiterchips (4) in einer Gehäusekunststoffmasse (18), – Trennen des Metallrahmens in einzelne elektronische Bauteile (1).
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass auf die Oberseite des Halbleiterwafers eine Photolackschicht aufgebracht wird, die anschließend zu Hohlraumrahmen (8) photolithographisch strukturiert wird, so dass die Schaltungsstrukturen (5) und die Kontaktflächen (12) auf dem Halbleiterchip (4) frei von Photolack bleiben.
  10. Verfahren nach Anspruch 8 oder Anspruch 9, dadurch gekennzeichnet, dass die strukturierte Kunststoffschicht (6) durch Drucktechniken aufgebracht wird.
  11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die erste und zweite Klebefolie (9, 17) auf der Rückseite der Halbleiterchips (1, 10, 100) UV-vorhärtbar ist und vor dem Trennen UV-bestrahlt wird.
  12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass die erste und zweite Klebefolie (9, 17) thermisch aushärtbar ist, und mit einem thermischen Aushärtschritt nach dem Aufbringen des Halbleiterchips (4) mit erster Klebefolie (9) auf Innenflächen (13) von Außenkontakten (14) eines Metallrahmens und vor einem Bonden der Bondverbindungen (11) thermisch ausgehärtet wird.
DE10310617A 2003-03-10 2003-03-10 Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben Expired - Fee Related DE10310617B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10310617A DE10310617B4 (de) 2003-03-10 2003-03-10 Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
US10/795,344 US7268436B2 (en) 2003-03-10 2004-03-09 Electronic device with cavity and a method for producing the same
CNB2004100399130A CN100380616C (zh) 2003-03-10 2004-03-10 具有空腔的电子器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10310617A DE10310617B4 (de) 2003-03-10 2003-03-10 Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE10310617A1 DE10310617A1 (de) 2004-09-30
DE10310617B4 true DE10310617B4 (de) 2006-09-21

Family

ID=32920728

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10310617A Expired - Fee Related DE10310617B4 (de) 2003-03-10 2003-03-10 Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben

Country Status (3)

Country Link
US (1) US7268436B2 (de)
CN (1) CN100380616C (de)
DE (1) DE10310617B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006005419A1 (de) * 2006-02-03 2007-08-16 Infineon Technologies Ag Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004042941B3 (de) * 2004-09-02 2006-04-06 Infineon Technologies Ag Hochfrequenzmodul mit Filterstrukturen und Verfahren zu dessen Herstellung
US7327044B2 (en) * 2005-01-21 2008-02-05 Fox Electronics Integrated circuit package encapsulating a hermetically sealed device
EP1688997B1 (de) 2005-02-02 2014-04-16 Infineon Technologies AG Elektronisches Bauteil mit gestapelten Halbleiterchips
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US7384817B2 (en) 2005-05-13 2008-06-10 Sandisk Corporation Method of assembling semiconductor devices with LEDs
DE102005034011B4 (de) 2005-07-18 2009-05-20 Infineon Technologies Ag Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben
US7807506B2 (en) 2006-02-03 2010-10-05 Infineon Technologies Ag Microelectromechanical semiconductor component with cavity structure and method for producing the same
JP4910512B2 (ja) * 2006-06-30 2012-04-04 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
US7635606B2 (en) * 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
KR101349544B1 (ko) * 2007-01-30 2014-01-08 엘지이노텍 주식회사 고주파 모듈
WO2008078898A1 (en) * 2006-12-22 2008-07-03 Lg Innotek Co., Ltd High frequency module and manufacturing method thereof
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
US8063318B2 (en) * 2007-09-25 2011-11-22 Silverbrook Research Pty Ltd Electronic component with wire bonds in low modulus fill encapsulant
US7741720B2 (en) * 2007-09-25 2010-06-22 Silverbrook Research Pty Ltd Electronic device with wire bonds adhered between integrated circuits dies and printed circuit boards
US7659141B2 (en) * 2007-09-25 2010-02-09 Silverbrook Research Pty Ltd Wire bond encapsulant application control
KR20150068495A (ko) * 2007-11-30 2015-06-19 스카이워크스 솔루션즈, 인코포레이티드 플립 칩 실장을 이용하는 웨이퍼 레벨 패키징
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
DE102009042479A1 (de) 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
US8749056B2 (en) * 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module
DE102013102213B4 (de) 2013-03-06 2020-01-02 Snaptrack, Inc. Miniaturisiertes Bauelement mit Dünnschichtabdeckung und Verfahren zur Herstellung
US9527728B2 (en) * 2013-07-22 2016-12-27 Texas Instruments Incorporated Integrated circuit package and method
WO2015098793A1 (ja) * 2013-12-25 2015-07-02 株式会社村田製作所 電子部品モジュール
US9537465B1 (en) 2014-06-06 2017-01-03 Akoustis, Inc. Acoustic resonator device with single crystal piezo material and capacitor on a bulk substrate
US9571061B2 (en) 2014-06-06 2017-02-14 Akoustis, Inc. Integrated circuit configured with two or more single crystal acoustic resonator devices
US9673384B2 (en) 2014-06-06 2017-06-06 Akoustis, Inc. Resonance circuit with a single crystal capacitor dielectric material
US9912314B2 (en) 2014-07-25 2018-03-06 Akoustics, Inc. Single crystal acoustic resonator and bulk acoustic wave filter
US9805966B2 (en) 2014-07-25 2017-10-31 Akoustis, Inc. Wafer scale packaging
US9716581B2 (en) 2014-07-31 2017-07-25 Akoustis, Inc. Mobile communication device configured with a single crystal piezo resonator structure
US9917568B2 (en) 2014-08-26 2018-03-13 Akoustis, Inc. Membrane substrate structure for single crystal acoustic resonator device
US10581398B2 (en) 2016-03-11 2020-03-03 Akoustis, Inc. Method of manufacture for single crystal acoustic resonator devices using micro-vias
US20210257993A1 (en) 2016-03-11 2021-08-19 Akoustis, Inc. Acoustic wave resonator rf filter circuit device
US10985732B2 (en) 2016-03-11 2021-04-20 Akoustis, Inc. 5.6 GHz Wi-Fi acoustic wave resonator RF filter circuit
US11316496B2 (en) 2016-03-11 2022-04-26 Akoustis, Inc. Method and structure for high performance resonance circuit with single crystal piezoelectric capacitor dielectric material
US11424728B2 (en) 2016-03-11 2022-08-23 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US11063576B2 (en) 2016-03-11 2021-07-13 Akoustis, Inc. Front end module for 5.6 GHz Wi-Fi acoustic wave resonator RF filter circuit
US11411169B2 (en) 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US11558023B2 (en) 2016-03-11 2023-01-17 Akoustis, Inc. Method for fabricating an acoustic resonator device
US10979022B2 (en) 2016-03-11 2021-04-13 Akoustis, Inc. 5.2 GHz Wi-Fi acoustic wave resonator RF filter circuit
US11177868B2 (en) 2016-03-11 2021-11-16 Akoustis, Inc. Front end module for 6.5 GHz Wi-Fi acoustic wave resonator RF filter circuit
US10979025B2 (en) 2016-03-11 2021-04-13 Akoustis, Inc. 5G band n79 acoustic wave resonator RF filter circuit
US11476825B2 (en) 2016-03-11 2022-10-18 Akoustis, Inc. 5.5 GHz Wi-Fi coexistence acoustic wave resonator RF filter circuit
US10979023B2 (en) 2016-03-11 2021-04-13 Akoustis, Inc. 5.9 GHz c-V2X and DSRC acoustic wave resonator RF filter circuit
US11581866B2 (en) 2016-03-11 2023-02-14 Akoustis, Inc. RF acoustic wave resonators integrated with high electron mobility transistors including a shared piezoelectric/buffer layer and methods of forming the same
US10217930B1 (en) 2016-03-11 2019-02-26 Akoustis, Inc. Method of manufacture for single crystal acoustic resonator devices using micro-vias
US11736177B2 (en) 2016-03-11 2023-08-22 Akoustis Inc. Front end modules for 5.6 GHz and 6.6 GHz Wi-Fi acoustic wave resonator RF filter circuits
US11418169B2 (en) 2016-03-11 2022-08-16 Akoustis, Inc. 5G n41 2.6 GHz band acoustic wave resonator RF filter circuit
US10615773B2 (en) 2017-09-11 2020-04-07 Akoustis, Inc. Wireless communication infrastructure system configured with a single crystal piezo resonator and filter structure
US11451213B2 (en) 2016-03-11 2022-09-20 Akoustis, Inc. 5G n79 Wi-Fi acoustic triplexer circuit
US10355659B2 (en) 2016-03-11 2019-07-16 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US11184079B2 (en) 2016-03-11 2021-11-23 Akoustis, Inc. Front end module for 5.5 GHz Wi-Fi acoustic wave resonator RF filter circuit
US10979026B2 (en) 2016-03-11 2021-04-13 Akoustis, Inc. 5.5 GHz Wi-fi 5G coexistence acoustic wave resonator RF filter circuit
US11411168B2 (en) 2017-10-16 2022-08-09 Akoustis, Inc. Methods of forming group III piezoelectric thin films via sputtering
US11832521B2 (en) 2017-10-16 2023-11-28 Akoustis, Inc. Methods of forming group III-nitride single crystal piezoelectric thin films using ordered deposition and stress neutral template layers
US10979024B2 (en) 2016-03-11 2021-04-13 Akoustis, Inc. 5.2 GHz Wi-Fi coexistence acoustic wave resonator RF filter circuit
US11394451B2 (en) 2016-03-11 2022-07-19 Akoustis, Inc. Front end module for 6.1 GHz Wi-Fi acoustic wave resonator RF filter circuit
US10523180B2 (en) 2016-03-11 2019-12-31 Akoustis, Inc. Method and structure for single crystal acoustic resonator devices using thermal recrystallization
US10673513B2 (en) 2016-03-11 2020-06-02 Akoustis, Inc. Front end module for 5.2 GHz Wi-Fi acoustic wave resonator RF filter circuit
US11070184B2 (en) 2016-03-11 2021-07-20 Akoustis, Inc. Piezoelectric acoustic resonator manufactured with piezoelectric thin film transfer process
US11677372B2 (en) 2016-03-11 2023-06-13 Akoustis, Inc. Piezoelectric acoustic resonator with dielectric protective layer manufactured with piezoelectric thin film transfer process
US11689186B2 (en) 2016-03-11 2023-06-27 Akoustis, Inc. 5.5 GHz Wi-Fi 5G coexistence acoustic wave resonator RF filter circuit
US11356071B2 (en) 2016-03-11 2022-06-07 Akoustis, Inc. Piezoelectric acoustic resonator with improved TCF manufactured with piezoelectric thin film transfer process
US11683021B2 (en) 2016-03-11 2023-06-20 Akoustis, Inc. 4.5G 3.55-3.7 GHz band bulk acoustic wave resonator RF filter circuit
US11895920B2 (en) 2016-08-15 2024-02-06 Akoustis, Inc. Methods of forming group III piezoelectric thin films via removal of portions of first sputtered material
US10110188B2 (en) 2016-11-02 2018-10-23 Akoustis, Inc. Structure and method of manufacture for acoustic resonator or filter devices using improved fabrication conditions and perimeter structure modifications
US10431580B1 (en) 2017-01-12 2019-10-01 Akoustis, Inc. Monolithic single chip integrated radio frequency front end module configured with single crystal acoustic filter devices
US11856858B2 (en) 2017-10-16 2023-12-26 Akoustis, Inc. Methods of forming doped crystalline piezoelectric thin films via MOCVD and related doped crystalline piezoelectric thin films
US11557716B2 (en) 2018-02-20 2023-01-17 Akoustis, Inc. Method and structure of single crystal electronic devices with enhanced strain interface regions by impurity introduction
CN112840562A (zh) 2018-08-27 2021-05-25 阿库斯蒂斯有限公司 大功率体声波谐振器滤波器装置
CN111326482A (zh) * 2018-12-13 2020-06-23 中芯集成电路（宁波）有限公司 表面声波器件的封装结构及其晶圆级封装方法
CN110690868B (zh) * 2019-09-27 2021-02-19 无锡市好达电子股份有限公司 一种滤波器的新型晶圆级封装方法
US11618968B2 (en) 2020-02-07 2023-04-04 Akoustis, Inc. Apparatus including horizontal flow reactor with a central injector column having separate conduits for low-vapor pressure metalorganic precursors and other precursors for formation of piezoelectric layers on wafers
US11496108B2 (en) 2020-08-17 2022-11-08 Akoustis, Inc. RF BAW resonator filter architecture for 6.5GHz Wi-Fi 6E coexistence and other ultra-wideband applications
US11901880B2 (en) 2021-01-18 2024-02-13 Akoustis, Inc. 5 and 6 GHz Wi-Fi coexistence acoustic wave resonator RF diplexer circuit
CN116398581A (zh) * 2023-03-29 2023-07-07 中国科学院国家空间科学中心 一种用于探空火箭数传发射机的晶振减振装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
US5345201A (en) * 1988-06-29 1994-09-06 Raytheon Company Saw device and method of manufacture
DE19620940A1 (de) * 1995-11-17 1997-05-22 Werner Prof Dr Buff Elektronisches Bauelement und Verfahren zu seiner Herstellung
EP0794616A2 (de) * 1996-03-08 1997-09-10 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
DE10206919A1 (de) * 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283468A (en) * 1988-05-30 1994-02-01 Canon Kabushiki Kaisha Electric circuit apparatus
JPH07231239A (ja) * 1994-02-16 1995-08-29 Kokusai Electric Co Ltd 弾性表面波装置
JP2973940B2 (ja) * 1996-09-20 1999-11-08 日本電気株式会社 素子の樹脂封止構造
JPH11127055A (ja) * 1997-10-23 1999-05-11 Murata Mfg Co Ltd 複合電子部品
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
JP3832102B2 (ja) * 1998-08-10 2006-10-11 ソニー株式会社 半導体装置の製造方法
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
US6448635B1 (en) * 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
JP3880278B2 (ja) * 2000-03-10 2007-02-14 オリンパス株式会社 固体撮像装置及びその製造方法
KR100387395B1 (ko) 2000-11-04 2003-06-18 에쓰에쓰아이 주식회사 에어캐비티를 갖는 플라스틱 패캐지 및 그 제조방법
JP3683179B2 (ja) * 2000-12-26 2005-08-17 松下電器産業株式会社 半導体装置及びその製造方法
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
JP2003249840A (ja) * 2001-12-18 2003-09-05 Murata Mfg Co Ltd 弾性表面波装置
JP4179038B2 (ja) * 2002-06-03 2008-11-12 株式会社村田製作所 表面弾性波装置
US7141782B2 (en) * 2004-05-24 2006-11-28 Exquisite Optical Technology, Ltd. Image sensor with protective package structure for sensing area

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345201A (en) * 1988-06-29 1994-09-06 Raytheon Company Saw device and method of manufacture
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
DE19620940A1 (de) * 1995-11-17 1997-05-22 Werner Prof Dr Buff Elektronisches Bauelement und Verfahren zu seiner Herstellung
EP0794616A2 (de) * 1996-03-08 1997-09-10 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
DE10206919A1 (de) * 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006005419A1 (de) * 2006-02-03 2007-08-16 Infineon Technologies Ag Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE102006005419B4 (de) * 2006-02-03 2019-05-02 Infineon Technologies Ag Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
CN1532901A (zh) 2004-09-29
US20040201090A1 (en) 2004-10-14
CN100380616C (zh) 2008-04-09
US7268436B2 (en) 2007-09-11
DE10310617A1 (de) 2004-09-30

Similar Documents

Publication Publication Date Title
DE10310617B4 (de) Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
DE102005026098B3 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE102004064028B4 (de) Verfahren zum Herstellen eines Waferebenenpakets
DE102006025162B3 (de) Flip-Chip-Bauelement und Verfahren zur Herstellung
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE10103186B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip
EP1869705B1 (de) Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement
DE102005034011B4 (de) Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben
DE10393164T5 (de) Nicht vergossenes Gehäuse auf einer Substratbasis
DE102009035920B4 (de) Halbleiterbauelement, Baugruppe und Verfahren zum Herstellen des Halbleiterbauelements
DE3937996A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE60125888T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102006005994A1 (de) Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile
DE102008011153A1 (de) Anordnung mit mindestens zwei lichtemittierenden Halbleiterbauelementen und Verfahren zur Herstellung einer Anordnung mit mindestens zwei lichtemittierenden Halbleiterbauelementen
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE69535361T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung
DE102005023947B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils mit optisch transparenter Abdeckung
DE19923514B4 (de) Packungsanordnung für Lichtventile mit Siliziumrückseite
EP1688997B1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips
EP3231010B1 (de) Einfach herstellbares elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AVAGO TECHNOLOGIES WIRELESS IP (SINGAPORE) PTE, SG

8328 Change in the person/name/address of the agent

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELLSCHA

R082 Change of representative

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

R081 Change of applicant/patentee

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE., SG

Free format text: FORMER OWNER: AVAGO TECHNOLOGIES WIRELESS IP (SINGAPORE) PTE. LTD., SINGAPORE, SG

Effective date: 20130710

R082 Change of representative

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

Effective date: 20130710

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141001