KR20080042401A

KR20080042401A - 반도체 장치 및 이의 제조 방법

Info

Publication number: KR20080042401A
Application number: KR1020060110766A
Authority: KR
Inventors: 방효재; 김희석; 이동춘; 한성찬; 김중현
Original assignee: 삼성전자주식회사
Priority date: 2006-11-10
Filing date: 2006-11-10
Publication date: 2008-05-15
Also published as: US20100105201A1; US7906423B2; KR100867637B1; US7663219B2; US20080111235A1

Abstract

반도체 장치는 리드를 갖는 반도체 패키지, 리드와 전기적으로 연결되는 제1 랜드를 갖는 회로 기판 및 회로 기판 및 본체의 사이에 개재되며, 리드와 제1 랜드간의 간격을 유지하는 간격 유지 부재를 포함한다. 이로써, 일정한 리드와 랜드간의 간격을 유지하여, 리드와 랜드 사이의 기계적 열적 신뢰성이 향상된다.

Description

반도체 장치 및 이의 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME}

도 1은 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.

도 2 내지 도 6은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.

도 7 내지 도 13은 본 발명의 다른 실시예에 따른 반도체 장치의의 제조 방법을 설명하기 위한 단면도들이다.

<도면의 주요부분에 대한 부호의 설명>

100,200,300：반도체 장치 110, 210, 310：반도체 패키지

111, 211, 311：몸체 113,213,313：리드

120, 220, 320：기판 121, 221, 321：제1 랜드

123, 223, 323：제2 랜드 130 : 도전 부재

231, 331：제1 솔더 235, 335: 제2 솔더

150, 250, 350：간격 유지 부재

본 발명은 반도체 장치 및 이의 제조 방법에 관한 것이다. 보다 자세하게는, 기판 및 상기 기판 상에 실장된 반도체 패키지를 갖는 반도체 장치 및 이의 제조 방법에 관한 것이다.

일반적으로, 반도체 장치(semiconductor device)는, 실리콘 기판(silicon substrate) 상에 집적 회로(integrated circuit)가 형성된 반도체 칩(semiconductor chip)을 제조하는 칩 제조(FAB) 공정, 반도체 칩을 전기적으로 검사하여 소팅(sorting)하는 EDS(electrically die sorting) 공정, 반도체 칩을 보호하기 위한 패키징 공정 및 패키지를 회로 기판에 실장하는 실장(mounting) 공정을 통하여 제조된다.

상기 반도체 패키지는 반도체 칩과 상기 반도체 칩을 보호하기 봉지 부재 및 상기 봉지 부재로부터 돌출되어 반도체 칩에 전기적 신호를 소통하는 리드를 포함한다.

상기 실장 공정을 통하여 상기 리드는 회로 기판에 형성된 도전 패턴(이하, 랜드(land)라 한다)에 전기적으로 연결된다. 즉, 상기 랜드에 솔더를 형성한 후, 상기 리드를 상기 랜드에 마운팅한다. 상기 솔더를 약 200℃ 이상으로 가열하여 상기 솔더를 용융시킨 후, 다시 냉각시켜 상기 솔더를 이용하여 상기 리드를 상기 랜드에 솔더링한다. 하지만, 상기 솔더를 용융시키는 동안, 솔더를 이루는 물질이 상기 리드를 따라 상기 리드의 상부로 이동하여, 상기 랜드와 상기 리드의 단부 간의 간격(이하, 스탠드오프(standoff)라 한다.)이 좁아지게 된다. 따라서, 상기 반도체 소자가 400℃이상의 온도에서 노출될 경우, 상기 랜드와 상기 리드의 단부에 스트레이스가 집중된다. 이는, 솔더에 인가되는 전단 응력은 스탠드오프에 반비례하기 때문이다. 그 결과, 상기 랜드와 상기 리드의 단부 사이에 형성된 솔더에 크랙이 발생한다. 이후, 일정한 열적 또는 기계적 충격이 상기 반도체 소자에 가해질 경우, 상기 크랙이 전파되어 상기 랜드와 상기 리드간의 전기적인 단락 또는 기계적인 분리가 발생하게 된다.

본 발명은 전술한 종래 기술의 문제점들을 해소하고자 안출된 것으로서 본 발명의 일 목적은, 리드와 랜드 사이에 형성되는 도전 부재의 신뢰성을 향상시킬 수 있는 반도체 소자를 제공하는 것이다.

또한, 본 발명의 목적은 상기 도전 부재의 신뢰성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.

상술한 본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 반도체 장치는 리드를 갖는 반도체 패키지, 상기 리드와 전기적으로 연결되는 제1 랜드를 갖는 회로 기판, 및 상기 회로 기판 및 상기 본체의 사이에 개재되며, 상기 리드와 상기 제1 랜드간의 간격을 유지하는 간격 유지 부재를 포함한다.

상술한 본 발명의 다른 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법에 따르면, 본체 및 상기 본체로부터 돌출된 리드를 갖는 반도체 패키지를 제공한 후, 상기 리드와 전기적으로 연결되는 제1 랜드 및 상 기 본체의 하면과 일부 중첩되도록 제2 랜드를 갖는 회로 기판을 제공한다. 상기 제2 랜드 상에 상기 리드와 상기 제1 랜드간의 간격을 유지시키는 간격 유지 부재를 형성한다. 이후, 상기 제1 랜드에 상기 리드를 제1 솔더를 이용하여 솔더링한다.

상술한 본 발명의 다른 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법에 따르면, 본체 및 상기 본체로부터 돌출된 리드를 갖는 반도체 패키지를 제공한 후, 상기 리드와 전기적으로 연결되는 제1 랜드 및 상기 몸체와 일부 중첩되는 제2 랜드를 갖는 회로 기판을 제공한다. 상기 제1 랜드 상에 제1 녹는점을 갖는 제1 솔더를 형성한 후, 상기 제1 및 제2 랜드들 상에 상기 제1 녹는점보다 높은 제2 녹는점을 갖는 제2 솔더를 형성한다. 상기 제1 및 제2 솔더들을 용융시킨 후, 상기 제2 랜드 상의 형성된 제2 솔더를 고화시켜, 상기 제1 랜드 및 상기 리드 사이의 간격을 유지시키는 간격 유지 부재를 형성한다. 이후, 상기 제1 랜드 상의 용융된 제1 및 제2 솔더들을 고화시켜, 상기 제2 랜드 상에 도전 부재를 형성한다.

본 발명에 따르면, 반도체 패키지의 본체와 회로 기판 사이에 간격 유지 부재를 형성함으로써, 일정한 리드와 랜드간의 간격을 유지할 수 있다. 따라서 리드와 랜드 사이에 개재되는 솔더에 열적/기계적 충격이 인가될 경우, 일정한 높이를 갖는 솔더에 가해지는 전단 응력이 감소되어, 리드와 랜드간의 열적 기계적 신뢰성이 향상될 수 있다.

이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하 게 설명한다. 하지만, 본 발명이 하기의 실시예들에 한정되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 구조물들이 다른 구조물들의 "상에", "상부"에 또는 "하부"에 위치하는 것으로 언급되는 경우에는 각 구조물들이 직접 다른 구조물들 위에 위치하거나 또는 아래에 위치하는 것을 의미하거나, 또 다른 구조물들이 상기 구조물들 사이에 추가적으로 형성될 수 있다. 또한, 각 구조물들이 "제1" 및/또는 "제2"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 구조물들을 구분하기 위한 것이다. 따라서, "제1" 및/또는 "제2"는 각 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.

반도체 장치

도 1은 본 발명의 일 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자(100)는 반도체 패키지(110), 회로 기판(120), 도전 부재(130) 및 간격 유지 부재(150)를 포함한다.

반도체 패키지(110)는 얇은 두께를 갖는 플레이트 형상을 갖는다. 반도체 패키지(110)는 몸체(111) 및 리드(113)를 포함한다.

몸체(111)는 반도체 기판(미도시), 상기 반도체 기판 상에 형성되어 데이터를 저장하기 위한 다수의 박막 트랜지스터들 및 저장된 신호를 처리하기 위한 주변 회로들을 포함하는 집적 회로(integrated circuits)(미도시), 상기 집적 회로를 보호하는 봉지 부재(미도시)를 포함한다.

리드(113)는 몸체(111)로부터 돌출된다. 예를 들면, 리드(113)는 몸체(111)의 측면으로부터 돌출된다. 이와 다르게, 리드(113)는 몸체(111)의 상면 또는 하면으로부터 돌출될 수 있다. 리드(113)는 기울어진 "S"자 형상을 가질 수 있다. 이와 다르게 리드(113)는 "L"자 형상을 가질 수 있다. 리드(113)는 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금과 같은 도전성 금속을 포함한다. 리드는 상기 집적 회로와 회로 기판(120) 상에 형성된 소자간의 전기적 신호의 전송 통로로 기능한다. 상기 집적 회로에 여러 가지 신호들을 전달하기 위하여 몸체(11)로부터 돌출된 복수개의 리드(113)들이 형성될 수 있다.

회로 기판(120)은 반도체 패키지(110)의 하부에 배치된다. 회로 기판(120)에는 반도체 패키지(110) 내의 상기 반도체 칩에 전기적 신호를 인가하거나 상기 반도체 칩으로부터 전기적 신호를 받기 위한 소자들(미도시)이 형성된다.

회로 기판(120)은 리드(113)와 전기적으로 연결되는 제1 랜드(121)를 포함한다. 제1 랜드(121)는 반도체 패키지(110)의 리드(113)의 단부에 대응되도록 배치된다. 제1 랜드(121)는 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금과 같은 도전성 금속을 포함한다. 제1 랜드(121)의 개수는 리드(113)의 개수에 대응된다. 예를 들면, 리드(113)가 복수 개일 경우, 제1 랜드(113) 또한 복수 개로 회로 기판(120) 상에 배치된다.

본 발명의 일 실시예에 있어서, 회로 기판(120)은 제2 랜드(123)를 더 포함할 수 있다. 제2 랜드(123)는 간격 유지 부재(150)를 지지한다. 제2 랜드(123)는 반도체 패키지(110) 하면에 대응되는 위치에 배치된다. 예를 들어, 제2 랜드(123)는 반도체 패키지(110)의 주변부에 대응되도록 복수로 형성될 수 있다. 이와 다르게, 반도체 패키지(110)가 사각형의 플레이트 형상을 가질 경우, 랜드(123)는 반도체 패키지(110)의 4개의 코너부에 대응되도록 형성될 수 있다.

제2 랜드(123)는 제1 랜드(121)보다 작은 면적을 가질 수 있다. 제2 랜드가 제1 랜드보다 작은 면적을 가지고, 후술되는 간격 유지 부재가 솔더를 포함할 경우, 간격 유지 부재는 제2 랜드의 면적에 실질적으로 동일한 면적을 가진다. 따라서, 간격 유지 부재는 상대적으로 작은 양의 솔더를 이용하여 회로 기판 상에 형성될 수 있다.

도전 부재(121)는 제1 랜드(121) 및 리드(113) 사이에 개재된다. 예를 들면, 도전 부재(121)는 제1 랜드(121) 및 리드(113)의 단부 사이에 개재된다. 도전 부재(121)는 주석(Sn), 은(Ag), 구리(Cu), 비스무트(Bi) 또는 이들의 합금의 제1 물질을 포함한다. 예를 들면, 도전 부재(121)는 주석, 은, 구리 및 비스무트를 포함하는 합금으로 형성된다. 도전 부재(121)는 제1 녹는점을 갖는 물질을 포함한다. 예를 들면, 96.5:3.0:0.5의 질량비로 주석, 은, 구리를 포함하는 제1 혼합물과 42.0:58.0의 질량비로 주석 및 비스무트를 포함하는 제2 혼합물을 9:1 의 부피비로 혼합한 합금으로 도전 부재(121)를 형성할 경우, 도전 부재(121)는 약 170℃의 녹 는점을 갖는다.

간격 유지 부재(150)는 회로 기판(120) 및 본체(111) 사이에 개재된다. 본 발명의 일 실시예에 있어서, 간격 유지 부재(150)는 제2 랜드(123) 상에 배치될 수 있다. 간격 유지 부재(150)는 제1 랜드(121) 및 리드(113) 사이의 간격을 일정하게 유지시킨다. 예를 들면, 간격 유지 부재(150)는 회로 기판(120)의 상면으로부터 측정하여 약 50 내지 150㎛의 높이를 가질 수 있다.

간격 유지 부재(150)는 몸체(111)의 주변부와 접촉하도록 복수로 형성될 수 있다. 예를 들면, 간격 유지 부재(150)는 몸체 하면의 주변부에 접촉하도록 제1 간격 유지 부재(151) 및 제2 간격 유지 부재(152)를 포함할 수 있다.

간격 유지 부재(150)는 제1 녹는점보다 높은 제2 녹는점을 갖는 제2 물질을 포함한다. 예를 들면, 간격 유지 부재(150)는 주석, 은 및 구리로 이루어진 합금을 포함한다. 간격 유지 부재(150)가 96.5:3.0:0.5의 질량비를 갖는 주석, 은 및 구리의 혼합물을 용융하여 형성될 경우, 간격 유지 부재(150)는 약 217℃의 녹는점을 갖는다.

간격 유지 부재(150)가 도전 부재(121)의 제1 녹는점보다 높은 제2 녹는점을 가지는 제2 물질을 포함할 경우, 상기 제2 물질은 도전 부재(121)의 제1 물질과 함께 제2 녹는점 이상의 온도에서 용융된다. 이후, 상기 제1 및 제2 녹는점 사이의 온도에서 상기 제2 물질이 먼저 고화되어 제2 랜드(123) 상에 간격 유지 부재(150)가 형성된다. 이어서, 상기 제1 물질이 상기 제1 녹는점 이하의 온도에서 고화되어 제1 랜드(121) 상에 도전 부재(130)가 형성되어, 리드(113) 및 제1 랜드(121) 사이 가 접합된다. 따라서, 도전 부재(130)가 형성되기 전, 간격 유지 부재(150)가 제2 랜드(123) 상에 형성됨으로써, 간격 유지 부재(150)는 리드(113) 및 제1 랜드(121) 사이의 간격인 스탠드오프를 일정하게 유지시킨다. 그 결과, 도전 부재(130)가 향상된 열적 신뢰성을 가질 수 있다.

또한, 간격 유지 부재(150)는 반도체 장치(100)에 인가되는 외부적인 충격을 흡수하여 도전 부재(130)에 인가될 수 있는 상기 충격을 분산시킴으로써, 반도체 장치(100)가 개선된 기계적 강도를 가질 수 있다.

반도체 장치의 제조 방법

도 2를 참조하면, 집적 회로가 형성된 회로 기판(220)을 먼저 마련한 후, 회로 기판(220)에 제1 랜드(221) 및 제2 랜드(223)를 형성한다. 제1 랜드(221)는 후술하는 반도체 패키지 리드의 단부에 대응하도록 회로 기판(200) 상에 형성되며, 제2 랜드(223)는 후술하는 간격 유지 부재에 대응하도록 회로 기판(200) 상에 형성된다.

제2 랜드(223)는 상기 반도체 패키지 하면에 대응되는 위치에 형성된다. 제2 랜드(223)는 복수로 형성될 수 있다. 예를 들어, 제2 랜드(223)는 상기 반도체 패키지의 마주보는 주변부의 하면에 대응되도록 2개로 형성될 수 있다. 이와 다르게, 반도체 패키지가 사각형의 플레이트 형상을 가질 경우, 제2 랜드는 반도체 패 키지의 4개의 코너부에 대응하는 위치에 형성될 수 있다.

보다 상세하게는, 회로 기판(200)의 일면 상에 금속막(미도시)을 전면에 걸쳐 형성한다. 상기 금속막을 이루는 금속의 예로서는 구리(copper), 알루미늄(aluminum), 알루미늄 합금 (aluminum alloy) 등을 들 수 있다. 상기 금속막은 도금 공정, 스퍼터링 공정, 화학 기상 증착 공정 등에 의하여 형성될 수 있다. 상기 금속막 상에 포토레지스트 패턴(미도시)을 형성한 후, 상기 포토레지스트 패턴을 마스크로 이용하여 상기 금속막을 패터닝하여 회로 기판(200) 상에 제1 랜드(221) 및 제2 랜드(223)를 각각 형성한다.

도 3을 참조하면, 제1 랜드(221) 상에 제1 솔더(231)를 형성한다. 제1 솔더(231)는 구형을 가질 수 있다. 제1 솔더(231)는 제1 녹는점을 갖는 제1 물질을 포함한다. 예를 들어 제1 솔더(231)는 주석, 은, 구리 및 비스무트를 포함하는 합금이다. 96.5:3.0:0.5의 질량비로 주석, 은, 구리를 포함하는 제1 혼합물과 42.0:58.0의 질량비로 주석 및 비스무트를 포함하는 제2 혼합물을 9:1 의 부피비로 혼합된 합금으로 제1 솔더(231)를 형성할 경우, 제1 솔더(231)는 약 170℃의 녹는점을 갖는다.

본 발명의 일 실시예에 있어서, 제1 솔더(231)는 제1 랜드를 충분히 덮는 면적을 갖는다. 이때, 제1 솔더(231)의 두께 및 면적은 상기 반도체 패키지의 리드 단부의 하면과 제1 랜드(231) 사이의 간격에 의하여 조절될 수 있다.

제2 랜드(223) 상에 제2 솔더(235)를 형성한다. 제2 솔더(235)는 제1 솔더(231)와 서로 다른 물질을 이용하여 형성된다. 또한, 제2 솔더(235)는 제1 솔 더(231)의 제1 녹는점보다 높은 제2 녹는점을 갖는 제2 물질을 포함한다. 예를 들면, 제2 솔더(235)는 주석, 은 및 구리로 이루어진 합금을 포함한다. 제2 솔더(235)가 96.5:3.0:0.5의 질량비를 갖는 주석, 은 및 구리의 혼합물로 형성될 경우, 제2 솔더(235)는 약 217℃의 녹는점을 갖는다.

제2 솔더(235)는 제2 랜드(223)를 충분히 덮는 면적을 가진다. 또한, 제2 솔더(235)의 두께 및 면적은 상기 반도체 패키지의 리드 단부의 하면과 제1 랜드(221) 사이의 간격 및 제2 랜드(223)의 면적을 고려하여 조절될 수 있다.

한편, 제1 솔더(231) 및 제2 솔더(235)를 형성하는 순서에는 제한이 없다. 즉, 제1 솔더(231)를 형성한 후, 제2 솔더(235)를 형성할 수 있다. 이와 다르게, 제2 솔더(235)를 형성한 후, 제1 솔더(231)를 형성할 수 있다.

도 4를 참조하면, 본체(211) 및 본체(211)로부터 돌출된 리드(213)를 갖는 반도체 패키지(210)를 마련한 후, 반도체 패키지(210)를 회로 기판(220) 상에 배치한다. 이때, 리드(213)의 단부와 제1 랜드(221) 사이에는 제1 솔더(232)가 배치되며, 몸체(211) 및 제2 랜드(223) 사이에는 제2 솔더(236)가 배치된다.

이어서, 회로 기판(220) 및 회로 기판(220) 상에 배치된 반도체 패키지(210)를 리플로우 로(reflow furnace)의 내부로 로딩한다. 상기 리플로우 로는 상기 제2 녹는점보다 높은 온도를 유지한다. 예를 들어, 상기 리플로우 로는 약 250℃의 온도를 갖도록 한다. 따라서, 제1 및 제2 솔더들(231, 235)이 용융되어 제1 랜드(221) 상에는 용융된 제1 솔더(232) 및 제2 랜드 상에는 용융된 제2 솔더(236)가 형성된다.

도 5를 참조하면, 상기 리플로우 로는 상기 제1 녹는점과 상기 제2 녹는점 사이의 온도를 유지하여 상기 용융된 제2 솔더(236)를 먼저 고화시킨다. 그 결과, 제2 랜드(223) 상에 고화된 제2 솔더(237)가 형성된다. 이때 용융된 제1 솔더(232)는 여전히 액체 상태를 유지한다.

고화된 제2 솔더(237)는 제2 랜드(223)의 면적과 동일한 면적을 가지며, 고화된 제2 솔더(237)는 표면 장력에 의하여 돔 형상을 가진다. 또한, 리드(223) 단부의 하면과 제1 랜드(221)간의 간격을 유지하게 위하여 고화된 제2 솔더(237)의 높이가 조절된다. 예를 들면, 고화된 제2 솔더(237)는 약 150 내지 250㎛의 높이를 가진다.

고화된 제2 솔더(237)는 간격 유지 부재에 대응된다. 고화된 제2 솔더(237)는 후속하여 형성되는 고화된 제1 솔더 및 제1 랜드(221)와 간격을 유지시킨다.

도 6을 참조하면, 상기 리플로우 로는 제1 녹는점보다 낮은 온도로 유지되어, 상기 액화된 제1 솔더(232)를 고화시켜서, 제1 랜드(221) 상에 고화된 제1 솔더(232)를 형성한다. 그 결과, 제1 랜드(221) 상에 고화된 제1 솔더(233)는 도전 부재(233)에 대응되며 동일한 참조 번호를 이용한다.

도전 부재(233)는 리드(213) 및 제1 랜드(221)를 접합하여 리드(213) 및 제1 랜드(221)가 상호 전기적으로 연결된다. 상기 용융된 제1 솔더(232)가 고화된 제1 솔더(233)로 변화되는 동안, 간격 유지 부재(250)는 리드(213) 단부의 하면과 제1 랜드(221) 사이의 간격인 스탠드오프를 일정하게 유지한다. 예를 들어, 스탠드오프는 회로 기판(120)의 상면으로부터 측정하여 약 30 내지 120㎛의 범위를 가진다.

이와 같이 반도체 패키지(210), 회로 기판(220), 도전 부재(233) 및 간격 유지 부재(250)를 갖는 반도체 장치(200)가 제조된다.

도 7 내지 도 12는 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.

도 7을 참조하면, 집적 회로가 형성된 회로 기판(320)을 먼저 마련한 후, 상기 회로 기판(320)에 제1 랜드(321) 및 제2 랜드(323)를 형성한다. 제1 랜드(321)는 후술하는 반도체 패키지 리드의 단부에 대응하도록 회로 기판(320) 상에 형성되며, 제2 랜드(323)는 간격 유지 부재에 대응하도록 회로 기판(320) 상에 형성된다. 제2 랜드(323)는 반도체 패키지 하면에 대응되는 위치에 형성된다. 제2 랜드(323)는 복수로 형성될 수 있다.

도 8을 참조하면, 제1 랜드(321) 상에 제1 솔더(331)를 형성한다. 제1 솔더(331)는 구형을 가질 수 있다. 제1 솔더(331)는 제1 녹는점을 갖는 제1 물질을 포함한다. 예를 들어 제1 솔더(331)는 주석 및 비스무트를 포함하는 합금이다. 42.0:58.0의 질량비로 주석 및 비스무트를 포함하는 합금으로 제1 솔더(331)가 형성될 경우, 제1 솔더(331)는 약 137℃의 녹는점을 갖는다.

도 9를 참조하면, 제1 랜드(321) 상에 제1 솔더(331)를 형성한 후, 제2 랜드(323) 상에 제2 솔더(335)를 형성한다. 제2 솔더(335)는 제1 솔더(331)와 서로 다른 물질을 이용하여 형성된다. 또한, 제2 솔더(335)는 제1 솔더(331)의 제1 녹는점보다 높은 제2 녹는점을 갖는 제2 물질을 포함한다. 예를 들면, 제2 솔더(335)는 주석, 은 및 구리로 이루어진 합금을 포함한다. 제2 솔더(335)가 96.5:3.0:0.5의 질량비를 갖는 주석, 은 및 구리의 혼합물로 형성될 경우, 제2 솔더(335)는 약 217℃의 녹는점을 갖는다.

한편, 제1 랜드(321) 상에 형성된 제1 솔더(331) 상에 제2 솔더(335)를 형성한다. 따라서, 제1 랜드(321) 상에는 제1 솔더(331) 및 제2 솔더(335)가 적층된다. 제1 랜드(321) 상에 형성된 제1 솔더(331) 및 제2 솔더(335)는 후속하는 가열 공정에 용융될 경우, 상기 제1 및 제2 녹는점 사이의 제3의 녹는점을 가진다. 예를 들어, 42.0:58.0의 질량비로 주석 및 비스무트를 포함하는 제1 솔더(331)와 96.5:3.0:0.5의 질량비로 주석, 은, 구리를 포함하는 제2 솔더(335)가 9:1의 부피비로 혼합된 합금일 경우, 제1 솔더(331) 및 제2 솔더(335)를 포함하는 제3 솔더(341)는 약 170℃의 제3 녹는점을 가진다.

도 10을 참조하면, 본체(311) 및 본체(311)로부터 돌출된 리드(313)를 갖는 반도체 패키지(310)를 마련한 후, 반도체 패키지(310)를 회로 기판(320) 상에 배치한다. 이때, 제1 랜드(321) 상에 형성된 제2 솔더(335) 상에 리드(313)의 단부가 배치되며, 제2 랜드(323) 상에 형성된 제2 솔더(335) 상에 몸체(311)가 배치된다.

이어서, 회로 기판(320) 및 회로 기판(320) 상에 배치된 반도체 패키지(310)를 리플로우 로(reflow furnace)의 내부로 로딩한다. 상기 리플로우 로는 상기 제2 녹는점보다 높은 온도를 유지한다. 예를 들어, 상기 리플로우 로는 약 250℃의 온도를 갖도록 한다. 따라서, 제1 및 제2 솔더들(331, 335)이 용융되어 제1 랜드(321) 상에는 용융된 제1 솔더 및 제2 솔더를 포함하는 용융된 제3 솔더(342)가 형성되며, 제2 랜드(323) 상에는 용융된 제2 솔더(336)가 형성된다.

도 11을 참조하면, 상기 리플로우 로는 제1 녹는점과 제3 녹는점 사이의 온도를 유지하여 상기 용융된 제2 솔더(336)를 먼저 고화시킨다. 그 결과, 제2 랜드(232) 상에 고화된 제2 솔더(337)가 형성된다. 이 경우, 고화된 제2 솔더(337)는 간격 유지 부재에 대응되며, 동일한 참조 번호가 사용된다. 고화된 제2 솔더(337)는 용융 상태의 제3 솔더(342)와 제1 랜드(321)와 간격을 유지시킨다.

고화된 제2 솔더(337)는 제2 랜드(323)의 면적과 동일한 면적을 가지며, 고화된 제2 솔더(337)는 표면 장력에 의하여 돔 형상을 가진다. 또한, 리드(313) 단부의 하면과 제1 랜드(321)간의 간격을 유지하게 위하여 고화된 제2 솔더(337)의 높이가 조절된다. 예를 들면, 고화된 제2 솔더(337)는 약 150 내지 250㎛의 높이를 가진다.

도 12를 참조하면, 상기 리플로우 로는 제3 녹는점보다 낮은 온도로 유지되어, 상기 제1 랜드(321) 상의 용융된 제3 솔더(342)를 고화시켜서, 제1 랜드(321) 상에 고화된 제3 솔더(343)가 형성된다. 고화된 제3 솔더(343)는 도전 부재에 대응되며, 동일한 참조 번호가 이용되었다.

도전 부재(343)는 리드(313) 및 제1 랜드(321)를 접합하여 리드(313) 및 제1 랜드(321)가 상호 전기적으로 연결된다. 상기 용융된 제3 솔더(343)가 고화된 제3 솔더로 변화되는 동안, 간격 유지 부재(337)는 리드(313) 단부의 하면과 제1 랜드(321) 사이의 간격인 스탠드오프를 일정하게 유지한다. 예를 들어, 스탠드오프는 회로 기판(120)의 상면으로부터 측정하여 약 30 내지 120㎛의 범위를 가진다.

이와 같이 반도체 패키지(310), 회로 기판(320), 도전 부재(343) 및 간격 유 지 부재(350)를 갖는 반도체 장치(300)가 제조된다.

상기와 같은 본 발명에 따르면, 반도체 패키지의 본체와 회로 기판 사이에 간격 유지 부재를 형성함으로써, 일정한 리드와 랜드간의 간격을 유지할 수 있다. 따라서 리드와 랜드 사이에 개재되는 솔더에 열적/기계적 충격이 인가될 경우, 일정한 높이를 갖는 솔더에 가해지는 전단 응력이 감소되어, 리드와 랜드간의 열적 기계적 신뢰성이 향상될 수 있다.

또한, 반도체 패키지의 본체와 회로 기판 사이에 형성된 간격 유지 부재가 외부의 기계적 충격을 흡수함으로써, 반도체 장치의 신뢰성이 개선된다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

리드를 갖는 반도체 패키지;

상기 리드와 전기적으로 연결되는 제1 랜드를 갖는 회로 기판; 및

상기 회로 기판 및 상기 본체의 사이에 개재되며, 상기 리드와 상기 제1 랜드간의 간격을 유지하는 간격 유지 부재를 포함하는 반도체 장치.
제 1 항에 있어서, 상기 리드와 상기 제1 랜드 사이에 개재되어, 상기 리드와 상기 제1 랜드를 전기적으로 연결시키는 도전 부재를 더 포함하는 것을 특징으로 하는 반도체 장치.
제 2 항에 있어서, 상기 도전 부재 및 상기 간격 유지 부재는 솔더를 각각 포함하는 것을 특징으로 하는 반도체 장치.
제 3 항에 있어서, 상기 도전 부재와 상기 간격 유지 부재는 서로 다른 물질을 포함하는 것을 특징으로 하는 반도체 장치.
제 4 항에 있어서, 상기 도전 부재는 제1 녹는점을 갖는 물질을 포함하고, 상기 간격 유지 부재는 상기 제1 녹는점보다 높은 제2 녹는점을 갖는 물질을 포함하는 것을 특징으로 하는 반도체 장치.
제 4 항에 있어서, 상기 도전 부재는 주석, 은, 구리 및 비스무트를 갖는 합금이고, 상기 간격 유지 부재는 주석, 은 및 구리를 갖는 합금인 것을 특징으로 하는 반도체 장치.
제 1 항에 있어서, 상기 회로 기판은 상기 간격 유지 부재를 지지하는 제2 랜드를 더 포함하는 것을 특징으로 하는 반도체 장치.
제 1 항에 있어서, 상기 제2 랜드는 상기 제1 랜드보다 좁은 면적을 갖는 것을 특징으로 하는 반도체 장치.
제 1 항에 있어서, 상기 간격 유지 부재는 복수 개이고, 상기 간격 유지 부재들은 상기 제1 랜드에 인접하는 상기 반도체 패키지의 주변부의 하면에 각각 접촉되는 것을 특징으로 하는 반도체 장치.
제 9 항에 있어서, 상기 간격 유지 부재들은 상기 반도체 패키지의 코너부들의 하면에 각각 접촉되는 것을 특징으로 하는 반도체 장치.
본체 및 상기 본체로부터 돌출된 리드를 갖는 반도체 패키지를 제공하는 단계;

상기 리드와 전기적으로 연결되는 제1 랜드 및 상기 본체의 하면과 일부 중첩되도록 제2 랜드를 갖는 회로 기판을 제공하는 단계;

상기 제2 랜드 상에 상기 리드와 상기 제1 랜드간의 간격을 유지시키는 간격 유지 부재를 형성하는 단계; 및

상기 제1 랜드에 상기 리드를 제1 솔더를 이용하여 솔더링하는 단계를 포함하는 반도체 장치의 제조 방법.
제 11 항에 있어서, 상기 간격 유지 부재를 형성하는 단계는 상기 제1 솔더와 다른 물질을 포함하는 제2 솔더를 상기 제2 랜드 상에 형성하는 단계를 포함하는 특징으로 하는 반도체 장치의 제조 방법.
제 12 항에 있어서, 상기 제1 솔더는 제1 녹는점을 갖는 물질을 이용하여 형성되고, 상기 제2 솔더는 상기 제1 녹는점보다 높은 제2 녹는점을 갖는 물질을 이용하여 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
제 13 항에 있어서, 상기 제1 솔더는 주석(Sn) 및 비스무트(Bi)를 포함하는 합금으로 형성되고, 상기 제2 솔더는 주석(Sn), 은(Ag), 구리(Cu)를 포함하는 합금으로 형성된 것을 특징으로 하는 반도체 장치의 제조 방법.
제 13 항에 있어서, 상기 간격 유지 부재를 형성하는 단계는,

상기 제2 랜드 상에 상기 제2 솔더를 형성하는 단계;

상기 제2 녹는점보다 실질적으로 높은 온도에서 상기 제1 및 제2 솔더들을 액화시키는 단계; 및

상기 제1 및 제2 녹는점들 사이의 온도에서 상기 제2 솔더를 고화시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제 15 항에 있어서, 상기 리드를 솔더링하는 단계는 상기 제1 녹는점보다 실질적으로 낮은 온도에서 상기 제1 솔더를 고화시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제 11 항에 있어서, 상기 간격 유지 부재는 복수이며, 상기 제1 랜드에 인접하는 상기 회로 기판의 마주보는 양 주변부의 하면에 대응되는 위치에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
본체 및 상기 본체로부터 돌출된 리드를 갖는 반도체 패키지를 제공하는 단계;

상기 리드와 전기적으로 연결되는 제1 랜드 및 상기 몸체와 일부 중첩되는 제2 랜드를 갖는 회로 기판을 제공하는 단계;

상기 제1 랜드 상에 제1 녹는점을 갖는 제1 솔더를 형성하는 단계;

상기 제1 및 제2 랜드들 상에 상기 제1 녹는점보다 높은 제2 녹는점을 갖는 제2 솔더를 형성하는 단계;

상기 제1 및 제2 솔더들을 용융시키는 단계;

상기 제2 랜드 상의 형성된 제2 솔더를 고화시켜, 상기 제1 랜드 및 상기 리드 사이의 간격을 유지시키는 간격 유지 부재를 형성하는 단계;

상기 제1 랜드 상의 용융된 제1 및 제2 솔더들을 고화시켜, 상기 제2 랜드 상에 도전 부재를 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
제 18 항에 있어서, 상기 제1 솔더는 주석 및 비스무트를 포함하는 합금으로 형성되고, 상기 제2 솔더는 주석, 은 및 구리를 포함하는 합금으로 형성된 것을 특징으로 하는 반도체 장치의 제조 방법.
제 18 항에 있어서, 상기 제1 랜드 상의 제1 및 제2 솔더들을 고화시키는 단계는, 상기 용융된 제1 및 제2 솔더들의 제3 녹는점보다 낮은 온도에서 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.