KR101261926B1 - 볼 그리드 어레이 반도체패키지의 솔더링 방법 - Google Patents

볼 그리드 어레이 반도체패키지의 솔더링 방법 Download PDF

Info

Publication number
KR101261926B1
KR101261926B1 KR1020110100933A KR20110100933A KR101261926B1 KR 101261926 B1 KR101261926 B1 KR 101261926B1 KR 1020110100933 A KR1020110100933 A KR 1020110100933A KR 20110100933 A KR20110100933 A KR 20110100933A KR 101261926 B1 KR101261926 B1 KR 101261926B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
grid array
ball grid
lead
array semiconductor
Prior art date
Application number
KR1020110100933A
Other languages
English (en)
Other versions
KR20130036791A (ko
Inventor
한정기
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR1020110100933A priority Critical patent/KR101261926B1/ko
Publication of KR20130036791A publication Critical patent/KR20130036791A/ko
Application granted granted Critical
Publication of KR101261926B1 publication Critical patent/KR101261926B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 볼 그리드 어레이 반도체 패키지의 솔더링 방법에 관한 것으로서, 더욱 상세하게는 히트싱크를 이용하여 무연 솔더볼을 갖는 볼 그리드 어레이 반도체 패키지를 전자제품의 마더보드에 용이하게 접합시킬 수 있도록 한 볼 그리드 어레이 반도체패키지의 솔더링 방법에 관한 것이다.
즉, 본 발명은 하나의 마더보드에 무연 솔더볼을 갖는 볼 그리드 어레이 반도체 패키지와, 유연 솔더링을 이용한 반도체 패키지를 동시에 접합하는 리플로우 공정시, 리플로우 공정을 위한 오븐내의 온도를 유연 솔더링이 이루어질 수 있는 온도로 맞추어주고, 볼 그리드 어레이 반도체 패키지에 별도의 히트싱크를 밀착시켜 유연 솔더볼에 열이 전달되도록 함으로써, 유연 솔더링 및 무연 솔더링이 동시에 용이하게 이루어질 수 있도록 한 볼 그리드 어레이 반도체패키지의 솔더링 방법을 제공하고자 한 것이다.

Description

볼 그리드 어레이 반도체패키지의 솔더링 방법{Sodering method for ball grid array semiconductor package}
본 발명은 볼 그리드 어레이 반도체 패키지의 솔더링 방법에 관한 것으로서, 더욱 상세하게는 히트싱크를 이용하여 무연 솔더볼을 갖는 볼 그리드 어레이 반도체 패키지를 전자제품의 마더보드에 용이하게 접합시킬 수 있도록 한 볼 그리드 어레이 반도체패키지의 솔더링 방법에 관한 것이다.
일반적으로, 각종 전자기기에 로직 또는 메모리 칩 등이 패키징된 반도체 패키지가 탑재되고 있으며, 이러한 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등 여러가지 기판을 이용하여 다양한 구조로 제조되고 있다.
상기 리드프레임을 이용한 반도체 패키지의 경우는 리드프레임의 칩탑재판에 부착되는 반도체 칩과, 반도체 칩과 리드프레임의 리드를 전기적 신호 교환 가능하게 연결하는 도전성 와이어와, 반도체 칩과 와이어 등을 외부로부터 보호하기 위하여 봉지하는 몰딩수지를 포함하여 구성된다.
이때, 상기 리드들은 몰딩수지의 외부로 돌출된 상태에서 포밍되어, 해당 전자기기의 마더보드에 대한 실장을 위한 입출력단자가 된다.
상기 인쇄회로기판을 이용한 반도체 패키지의 경우에는 그 입출력단자를 미세한 구 형상의 솔더볼(solder ball)을 주로 사용하고 있다.
상기 솔더볼을 입출력단자로 사용하는 패키지중 대표적인 것은 볼 그리드 어레이(BGA) 반도체 패키지이며, 첨부한 도 7을 참조로 그 구조 및 제조 방법을 간략히 살펴보면 다음과 같다.
먼저, 인쇄회로기판의 제공 단계이다.
상기 인쇄회로기판(100)은 열경화성 수지층(1)과, 이 열경화성 수지층(1)을 중심으로 그 상하면에 식각 등의 공정으로 형성되는 구리박막의 전도성패턴(2) 및 볼랜드(3)와, 상면의 전도성패턴(2)과 저면의 볼랜드(3)간을 통전시키기 위하여 관통 형성되는 비아홀(4)과, 상면의 와이어 본딩용 전도성패턴(2)과 솔더볼 부착을 위한 저면의 볼랜드(3) 영역 등을 제외한 표면에 코팅되는 솔더마스크(5) 등으로 구성된다.
다음으로, 상기 인쇄회로기판(100)의 칩탑재영역에 반도체 칩(6)을 부착하는 공정과, 상기 반도체 칩(6)의 본딩패드와 상기 기판(100)의 와이어 본딩용 전도성패턴(2)간을 전기적 신호 교환을 위하여 도전성 와이어(7)로 연결하는 공정과, 상기 반도체 칩(6)과 와이어(7) 등을 외부로부터 보호하기 위하여 몰딩수지(8)로 몰딩하는 몰딩 공정이 진행되고, 최종적으로 볼랜드(3)에 입출력단자로서 구 형상의 솔더볼(9)을 융착시키는 공정을 통하여 BGA 반도체 패키지가 제조된다.
이러한 반도체 패키지가 자동차의 제어유니트 등을 비롯하여 소형 전자제품이나 이동통신기기 등의 제품에 탑재되면서, 보드 레벨 신뢰성 즉, 반도체 패키지가 입출력단자(리드 또는 솔더볼)를 통해 메인보드에 견고한 부착력을 유지하는지가 중요하게 여겨지고 있다.
최근에는 납 사용 규제로 인하여 볼 그리드 어레이 반도체 패키지의 솔더볼을 무연 솔더볼로 대체하고 있다.
따라서, 볼 그리드 어레이 반도체 패키지의 솔더볼을 일반 유연 제품(예를 들어, 리드프레임을 이용한 반도체 패키지의 리드를 마더보드에 융착시킬 때 사용하는 납땜)과 함께 혼용하여 해당 전자기기의 마더보드에 융착시키는 리플로우 공정시, 무연 솔더볼과 유연 솔더링 간의 융점 차이로 인한 접합문제가 발생하여, 볼 그리드 어레이 반도체 패키지의 솔더볼이 마더보드에 제대로 융착되지 못하는 문제점이 있었다.
여기서, 볼 그리드 어레이 반도체 패키지의 무연 솔더볼과, 일반 유연 반도패키지를 혼용하여 해당 전자기기의 마더보드에 융착시키는 솔더링 공정을 첨부한 도 4 및 도 5를 참조로 좀 더 상세하게 살펴보면 다음과 같다.
솔더링 공정은 PCB로 만들어진 마더보드 로딩 단계와, 마더보드의 입출력단자 융착자리면에 대한 솔더 크림 인쇄 및 인쇄 상태 검사 단계와, 마더보드의 입출력단자 융착자리면에 반도체 패키지를 탑재하는 단계와, 반도체 패키지와 마더보드 간을 전기적으로 접합시키는 리플로우 공정을 포함하여 진행된다.
상기 마더보드의 입출력단자 융착자리면에 반도체 패키지를 탑재하는 단계에서, 전자기기의 마더보드에는 다수의 반도체 패키지가 탑재되는 바, 상기와 같이 볼 그리드 어레이 반도체 패키지는 무연 솔더볼을 매개로 접합되고, 리드프레임을 이용한 반도체 패키지를 유연 솔더링을 통하여 접합된다.
즉, 볼 그리드 어레이 반도체 패키지의 무연 솔더볼을 마더보드의 해당 입출력단자 융착자리면에 올리는 동시에 리드프레임을 이용한 반도체 패키지의 리드를 마더보드의 해당 입출력단자 융착자리면에 올린 다음, 오븐내의 특정 온도에서 무연 솔더볼이 녹는 동시에 리드를 접합하는 솔더링이 이루어짐으로써, 결과적으로 볼 그리드 어레이 반도체 패키지는 무연 솔더볼을 매개로 접합되고, 리드프레임을 이용한 반도체 패키지를 유연 솔더링을 통하여 접합된다.
그러나, 첨부한 도 6의 그래프에 나타낸 바와 같이 무연 솔더볼의 녹는 점은 235℃ 이상이고, 유연 솔더링의 온도는 보다 낮은 223℃ 이므로, 오븐내에서 이루어지는 리플로우 공정의 온도를 235℃ 이상으로 맞추면 무연 솔더볼의 접합이 용이하게 이루어지지만, 유연 솔더링에 의하여 탑재되는 리드프레임을 이용한 반도체 패키지의 경우 내열성 문제로 부품 소손이 발생되는 문제점이 있다.
반면에, 오븐내에서 이루어지는 리플로우 공정의 온도를 223℃ 정도로 맞추면 유연 솔더링에 의하여 리드프레임을 이용한 반도체 패키지의 경우에는 마더보드에 용이하게 접합되지만, 첨부한 도 5의 사진에서 보듯이 볼 그리드 어레이 반도체 패키지의 무연 솔더볼이 제대로 녹지 않아 접합이 제대로 이루어지지 않는 문제점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 하나의 마더보드에 무연 솔더볼을 갖는 볼 그리드 어레이 반도체 패키지와, 유연 솔더링을 이용한 반도체 패키지를 동시에 접합하는 리플로우 공정시, 리플로우 공정을 위한 오븐내의 온도를 유연 솔더링이 이루어질 수 있는 온도로 맞추어주고, 볼 그리드 어레이 반도체 패키지에 별도의 히트싱크를 밀착시켜 무연 솔더볼에 열이 전달되도록 함으로써, 유연 솔더링 및 무연 솔더링이 동시에 용이하게 이루어질 수 있도록 한 볼 그리드 어레이 반도체패키지의 솔더링 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 하나의 마더보드에 볼 그리드 어레이 반도체 패키지의 무연 솔더볼과, 유연 솔더링을 이용하는 반도체 패키지를 동시에 접합하는 리플로우 공정시, 오븐내의 온도를 유연 솔더링이 이루어질 수 있는 온도로 유지하고, 볼 그리드 어레이 반도체 패키지에 별도의 히트싱크를 밀착시켜 유연 솔더볼에 열이 전달되도록 함으로써, 유연 솔더링 및 무연 솔더링이 동시에 이루어질 수 있도록 한 것을 특징으로 하는 볼 그리드 어레이 반도체패키지의 솔더링 방법을 제공한다.
바람직하게는, 상기 히트싱크는 볼 그리드 어레이 반도체 패키지의 크기에 맞게 절단된 금속 패드로 채택된 것임을 특징으로 한다.
더욱 바람직하게는, 상기 히트싱크는 하나의 격자형 트레이에 다수개가 안착된 상태에서 픽업 툴에 의하여 하나씩 픽업되어 리플로우 공정시 볼 그리드 어레이 반도체 패키지의 상면에 안착되는 것을 특징으로 한다.
또한, 상기 히트싱크는 리플로우 공정 후, 재사용을 위하여 픽업 툴에 의하여 픽업되어 트레이에 다시 안착되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 하나의 마더보드에 무연 솔더볼을 매개로 볼 그리드 어레이 반도체 패키지를 전기적으로 접합하는 동시에 유연 솔더링을 이용하여 반도체 패키지(예를 들어, 리드프레임을 이용한 반도체 패키지)를 접합하는 리플로우 공정시, 오븐내의 온도를 유연 솔더링이 이루어질 수 있는 온도로 유지하여 리드프레임을 이용한 반도체 패키지가 마더보드에 용이하게 접합될 수 있을 뿐만 아니라, 볼 그리드 어레이 반도체 패키지의 상면부에 별도의 히트싱크를 밀착시켜 무연 솔더볼에 오븐의 열이 전달되어 집중도록 함으로써, 마더보드에 대한 볼 그리드 어레이 반도체 패키지의 무연 솔더볼 접합이 견고하게 이루어질 수 있다.
도 1 및 도 2는 본 발명에 따른 볼 그리드 어레이 반도체패키지의 솔더링 방법을 설명하는 공정도,
도 3은 본 발명에 따른 볼 그리드 어레이 반도체패키지의 솔더링 방법에 의한 무연 솔더볼의 접합 상태를 보여주는 전자현미경 사진,
도 4는 기존의 볼 그리드 어레이 반도체패키지의 솔더링 방법을 설명하는 공정도,
도 5는 기존의 볼 그리드 어레이 반도체패키지의 솔더링 방법에 의한 무연 솔더볼의 접합 상태를 보여주는 전자현미경 사진,
도 6은 볼 그리드 어레이 반도체패키지의 무연 솔더볼의 녹는점과, 일반 반도체 패키지의 유연 솔더링 온도를 비교한 그래프,
도 7은 볼 그리드 어레이 반도체패키지의 구조를 설명하는 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
전술한 바와 같이, 볼 그리드 어레이 반도체 패키지의 무연 솔더볼과, 리드프레임을 이용한 일반 반도패키지의 리드 부분을 해당 전자기기의 마더보드에 전기적으로 융착시키는 솔더링 공정은 솔더링 공정은 PCB로 만들어진 마더보드 로딩 단계와, 마더보드의 입출력단자 융착자리면에 대한 솔더 크림 인쇄 및 인쇄 상태 검사 단계와, 마더보드의 입출력단자 융착자리면에 반도체 패키지를 탑재하는 단계와, 반도체 패키지와 마더보드 간을 전기적으로 접합시키는 리플로우 공정을 포함하여 진행된다.
본 발명은 마더보드의 입출력단자 융착자리면에 반도체 패키지를 탑재하는 단계에서, 리드프레임을 이용한 반도체 패키지를 유연 솔더링을 통하여 마더보드의 입출력단자 융착자리면에 접합하는 동시에 볼 그리드 어레이 반도체 패키지의 무연 솔더볼도 리플로우를 위한 오븐내의 같은 온도에서 용이하게 접합시킬 수 있도록 한 점에 주안점이 있다.
즉, 볼 그리드 어레이 반도체 패키지의 무연 솔더볼을 마더보드의 해당 입출력단자 융착자리면에 올리는 동시에 리드프레임을 이용한 일반 반도체 패키지의 리드를 마더보드의 해당 입출력단자 융착자리면에 올린 다음, 오븐내의 특정 온도(약 223℃)에서 리드를 접합하는 유연 솔더링이 이루어짐과 동시에 무연 솔더볼까지 용이하게 녹으면서 접합될 수 있도록 한 점에 특징이 있다.
이를 위해, 첨부한 도 1 및 도 2에 도시된 바와 같이 해당 전자기기(예를 들어, 자동차용 제어유니트)를 구성하는 메인 기판인 마더보드(100)에 무연 솔더볼(120)을 매개로 볼 그리드 어레이 반도체 패키지(110)를 탑재하는 동시에 유연 솔더링을 이용하는 일반 반도체 패키지(130)를 접합하는 리플로우 공정시, 리플로우를 위한 오븐내의 온도를 유연 솔더링이 이루어질 수 있는 온도(약 223℃)로 유지하고, 볼 그리드 어레이 반도체 패키지(110)에는 별도의 히트싱크(140)를 밀착시켜 무연 솔더볼(120)에 열이 전달되도록 한다.
상기 히트싱크(140)는 볼 그리드 어레이 반도체 패키지(110)의 크기에 맞게 절단된 금속 패드로 채택된 것이며, 이를 리플로우 공정시 볼 그리드 어레이 반도체 패키지(110)의 상면에 안착시켜서 무연 솔더볼(120)에 열을 전달할 수 있도록 한다.
보다 상세하게는, 첨부한 도 2에 도시된 바와 같이 상기 히트싱크(140)는 격자형 트레이(150)의 각 격자공간내에 안착된 상태로 구비되어, 리플로우 공정시 픽업 툴(160)에 의하여 하나씩 픽업하여 볼 그리드 어레이 반도체 패키지(110)의 상면에 안착시키게 된다.
따라서, 오븐내에서 이루어지는 리플로우 공정의 온도를 유연 솔더링이 이루어질 수 있는 223℃ 정도의 온도로 맞추면, 유연 솔더링에 의하여 리드프레임을 이용한 일반 반도체 패키지(130)가 마더보드(100)에 용이하게 접찹되고, 이와 동시에 리플로우 공정시 히트싱크(140)가 가열됨에 따라 히트싱크(140)의 열이 볼 그리드 어레이 반도체 패키지(110)의 무연 솔더볼(120)로 전달되어, 무연 솔더볼(120)의 온도가 녹는 점(약 235℃)까지 상승하게 됨으로써, 무연 솔더볼(120)의 접합도 용이하게 이루어질 수 있다.
한편, 상기 히트싱크(140)는 리플로우 공정 후, 재사용을 위하여 픽업 툴(160)에 의하여 재픽업되어 트레이(150)의 각 격자공간내에 다시 안착된다.
이와 같이, 열 전달 효과가 큰 메탈 재질의 히트싱크(heat sink)를 볼 그리드 어레이 반도체패키지 상단에 부착하여 국부적으로 무연 솔더볼의 온도 상승을 유도하여 무연 솔더볼을 잘 녹게함으로써, 일반 반도체 패키지와 함께 혼용되어 탑재되는 볼 그리드 어레이 반도체 패키지의 접합면 신뢰성 품질을 향상시킬 수 있다.
100 : 마더보드
110 : 볼 그리드 어레이 반도체 패키지
120 : 무연 솔더볼
130 : 일반 반도체 패키지
140 : 히트싱크
150 : 격자형 트레이
160 : 픽업 툴

Claims (4)

  1. 하나의 마더보드에 볼 그리드 어레이 반도체 패키지의 무연 솔더볼과, 유연 솔더링을 이용하는 반도체 패키지를 동시에 접합하는 리플로우 공정시,
    오븐내의 온도를 유연 솔더링이 이루어질 수 있는 온도로 유지하고, 볼 그리드 어레이 반도체 패키지에 별도의 히트싱크를 밀착시켜 무연 솔더볼에 열이 전달되도록 함으로써, 유연 솔더링에 의하여 리드프레임을 이용한 일반 반도체 패키지가 마더보드에 접합되고, 이와 동시에 히트싱크의 열이 볼 그리드 어레이 반도체 패키지의 무연 솔더볼에 전달되어 무연 솔더볼도 마더보드에 접합되며,
    상기 히트싱크는 하나의 격자형 트레이에 다수개가 안착된 상태에서 픽업 툴에 의하여 하나씩 픽업되어 리플로우 공정시 볼 그리드 어레이 반도체 패키지의 상면에 안착됨과 더불어, 리플로우 공정 후에는 재사용을 위하여 픽업 툴에 의하여 픽업되어 트레이에 다시 안착되는 것을 특징으로 하는 볼 그리드 어레이 반도체패키지의 솔더링 방법.
  2. 청구항 1에 있어서,
    상기 히트싱크는 볼 그리드 어레이 반도체 패키지의 크기에 맞게 절단된 금속 패드로 채택된 것임을 특징으로 하는 볼 그리드 어레이 반도체패키지의 솔더링 방법.
  3. 삭제
  4. 삭제
KR1020110100933A 2011-10-05 2011-10-05 볼 그리드 어레이 반도체패키지의 솔더링 방법 KR101261926B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110100933A KR101261926B1 (ko) 2011-10-05 2011-10-05 볼 그리드 어레이 반도체패키지의 솔더링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110100933A KR101261926B1 (ko) 2011-10-05 2011-10-05 볼 그리드 어레이 반도체패키지의 솔더링 방법

Publications (2)

Publication Number Publication Date
KR20130036791A KR20130036791A (ko) 2013-04-15
KR101261926B1 true KR101261926B1 (ko) 2013-05-08

Family

ID=48437968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110100933A KR101261926B1 (ko) 2011-10-05 2011-10-05 볼 그리드 어레이 반도체패키지의 솔더링 방법

Country Status (1)

Country Link
KR (1) KR101261926B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154559A (ja) 1997-07-29 1999-02-26 Matsushita Electric Ind Co Ltd バンプ付きワークのボンディング装置およびボンディング方法
JP2007043010A (ja) 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd 電子部品の実装方法
KR100867637B1 (ko) 2006-11-10 2008-11-10 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154559A (ja) 1997-07-29 1999-02-26 Matsushita Electric Ind Co Ltd バンプ付きワークのボンディング装置およびボンディング方法
JP2007043010A (ja) 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd 電子部品の実装方法
KR100867637B1 (ko) 2006-11-10 2008-11-10 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20130036791A (ko) 2013-04-15

Similar Documents

Publication Publication Date Title
US9793251B2 (en) Semiconductor package and manufacturing method thereof
US10770446B2 (en) Semiconductor packages and methods of manufacturing the same
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
TW201426928A (zh) 具有在封裝間之電絕緣材料之層疊封裝（ＰｏＰ）
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US9633966B2 (en) Stacked semiconductor package and manufacturing method thereof
JP5272922B2 (ja) 半導体装置及びその製造方法
EP1571706A1 (en) Electronic device
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
TWI770405B (zh) 封裝元件及其製備方法
TWI750451B (zh) 封裝上的印刷電路板模組
WO2012171320A1 (zh) 一种新的接触式智能卡的封装方法
US20090200362A1 (en) Method of manufacturing a semiconductor package
JP2002198458A (ja) 半導体装置及び半導体装置製造方法
KR101261926B1 (ko) 볼 그리드 어레이 반도체패키지의 솔더링 방법
JP2009266972A (ja) 積層型半導体モジュール及びその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
US20070278677A1 (en) Semiconductor module featuring solder balls having lower melting point than that of solder electrode terminals of passive element device
US20070273010A1 (en) Design and Method for Attaching a Die to a Leadframe in a Semiconductor Device
KR101891594B1 (ko) 솔더일체형금속레이어, 이를 포함하는 솔더일체형pcb 및 솔더접합방법
CN108288608B (zh) 芯片封装体及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee