JP2914370B1 - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JP2914370B1 JP2914370B1 JP9362196A JP36219697A JP2914370B1 JP 2914370 B1 JP2914370 B1 JP 2914370B1 JP 9362196 A JP9362196 A JP 9362196A JP 36219697 A JP36219697 A JP 36219697A JP 2914370 B1 JP2914370 B1 JP 2914370B1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- mounting bracket
- back surface
- circuit board
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【要約】
【課題】 バンプを微細ピッチで配列する場合にも対応
でき、そして取り付け時の製造工数が少なく、さらに交
換も安全かつ容易に行えるようにする。 【解決手段】 まず、図２の（Ａ）のようにＣＳＰ２
を、各取り付け金具１０が各ランド２２に位置合わせさ
れた状態で回路基板１８上に配置し、取り付け金具１０
の先端部１４を各ランド２２に半田付けして固定する。
その後、取り付け金具１０を冷却すると、取り付け金具
１０は記憶形状に復帰変形する。これにより、図２の
（Ｂ）のように取り付け金具１０の先端部１４と裏面６
との距離Ｌが短縮し、取り付け金具１０の先端部１４は
裏面６の正面方向と反対の方向に変位して隙間Ｇが解消
される。そして、取り付け金具１０の先端部１４が回路
基板１８に固定されているので、各バンプ８は回路基板
１８上の各電極２０に強く押圧され、電極２０に対して
電気的に接続される。
でき、そして取り付け時の製造工数が少なく、さらに交
換も安全かつ容易に行えるようにする。 【解決手段】 まず、図２の（Ａ）のようにＣＳＰ２
を、各取り付け金具１０が各ランド２２に位置合わせさ
れた状態で回路基板１８上に配置し、取り付け金具１０
の先端部１４を各ランド２２に半田付けして固定する。
その後、取り付け金具１０を冷却すると、取り付け金具
１０は記憶形状に復帰変形する。これにより、図２の
（Ｂ）のように取り付け金具１０の先端部１４と裏面６
との距離Ｌが短縮し、取り付け金具１０の先端部１４は
裏面６の正面方向と反対の方向に変位して隙間Ｇが解消
される。そして、取り付け金具１０の先端部１４が回路
基板１８に固定されているので、各バンプ８は回路基板
１８上の各電極２０に強く押圧され、電極２０に対して
電気的に接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、裏面に端子として
複数のバンプが配列され、回路基板上に配列された電極
にバンプが接続される半導体パッケージに関するもので
ある。
複数のバンプが配列され、回路基板上に配列された電極
にバンプが接続される半導体パッケージに関するもので
ある。
【０００２】
【従来の技術】近年、ＬＳＩ（大規模集積回路）半導体
パッケージの小型化が要求されＱＦＰ（Ｑｕａｄ Ｆｌ
ａｔ Ｐａｃｋａｇｅ）などのリード付きのパッケージ
に代るＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）
が各種提案されている。図４は従来のＣＳＰの一例を示
す斜視図であり、回路基板との接続面、すなわち裏面を
上に向けた状態を示している。図４に示したように、Ｃ
ＳＰ１０２は平面視矩形の概ね板状に形成され、裏面１
０４には、回路基板上に配列された電極に接続する端子
としての半田ボール、すなわちバンプ１０６がエリアア
レイ状（マトリクス状ともいう）に多数配列されてい
る。
パッケージの小型化が要求されＱＦＰ（Ｑｕａｄ Ｆｌ
ａｔ Ｐａｃｋａｇｅ）などのリード付きのパッケージ
に代るＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）
が各種提案されている。図４は従来のＣＳＰの一例を示
す斜視図であり、回路基板との接続面、すなわち裏面を
上に向けた状態を示している。図４に示したように、Ｃ
ＳＰ１０２は平面視矩形の概ね板状に形成され、裏面１
０４には、回路基板上に配列された電極に接続する端子
としての半田ボール、すなわちバンプ１０６がエリアア
レイ状（マトリクス状ともいう）に多数配列されてい
る。
【０００３】このようなＣＳＰ１０２を回路基板に実装
する際には、回路基板上の上記電極に、他のＳＭＤ（Ｓ
ｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ：表面実装デ
バイス）用の電極と同様にクリーム半田が印刷塗布さ
れ、その上に各バンプ１０６を位置合わせしてＣＳＰ１
０２を配置した後、一括リフローにより各バンプ１０６
を対応する各電極に電気的および機械的に接続すること
でＣＳＰ１０２が回路基板に実装される。このようなＣ
ＳＰ１０２は、バンプ１０６が裏面の広い領域に上述の
ようにエリアアレイ状に配置されているため、ＱＦＰに
比べ端子としてのバンプ１０６のピッチを大きくするこ
とができ、実装歩留まりを高める上で有利である。
する際には、回路基板上の上記電極に、他のＳＭＤ（Ｓ
ｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ：表面実装デ
バイス）用の電極と同様にクリーム半田が印刷塗布さ
れ、その上に各バンプ１０６を位置合わせしてＣＳＰ１
０２を配置した後、一括リフローにより各バンプ１０６
を対応する各電極に電気的および機械的に接続すること
でＣＳＰ１０２が回路基板に実装される。このようなＣ
ＳＰ１０２は、バンプ１０６が裏面の広い領域に上述の
ようにエリアアレイ状に配置されているため、ＱＦＰに
比べ端子としてのバンプ１０６のピッチを大きくするこ
とができ、実装歩留まりを高める上で有利である。
【０００４】
【発明が解決しようとする課題】しかし、バンプ１０６
をさらに高密度で配置し、バンプ１０６のピッチが微細
になった場合には、隣接するバンプ１０６間、および回
路基板の隣接する電極間で半田ブリッジが発生しやすく
なり、また、回路基板上の電極に安定して半田クリーム
を塗布することが難しくなるといった問題がある。そし
て、上述のようにして回路基板に実装したＣＳＰ１０２
が例えば不良品であり交換が必要となった場合、ＣＳＰ
１０２を取り外すためには、バンプ１０６と回路基板上
の電極との接続を解消するためにＣＳＰ１０２全体を加
熱する必要がある。その結果、回路基板上のＣＳＰ１０
２周辺に実装された他の部品も高温となり、その性能劣
化や破損の虞がある。また、ＣＳＰ１０２を取り外し、
新しいＣＳＰ１０２を取り付ける際には、まず、回路基
板の電極を清掃し、そして電極上に半田クリームを塗布
する必要があり、手間と時間がかかる。本発明はこのよ
うな問題を解決するためになされたもので、その目的
は、バンプを微細ピッチで配列する場合にも対応でき、
そして取り付け時の製造工数が少なく、さらに交換も安
全かつ容易に行える半導体パッケージを提供することに
ある。
をさらに高密度で配置し、バンプ１０６のピッチが微細
になった場合には、隣接するバンプ１０６間、および回
路基板の隣接する電極間で半田ブリッジが発生しやすく
なり、また、回路基板上の電極に安定して半田クリーム
を塗布することが難しくなるといった問題がある。そし
て、上述のようにして回路基板に実装したＣＳＰ１０２
が例えば不良品であり交換が必要となった場合、ＣＳＰ
１０２を取り外すためには、バンプ１０６と回路基板上
の電極との接続を解消するためにＣＳＰ１０２全体を加
熱する必要がある。その結果、回路基板上のＣＳＰ１０
２周辺に実装された他の部品も高温となり、その性能劣
化や破損の虞がある。また、ＣＳＰ１０２を取り外し、
新しいＣＳＰ１０２を取り付ける際には、まず、回路基
板の電極を清掃し、そして電極上に半田クリームを塗布
する必要があり、手間と時間がかかる。本発明はこのよ
うな問題を解決するためになされたもので、その目的
は、バンプを微細ピッチで配列する場合にも対応でき、
そして取り付け時の製造工数が少なく、さらに交換も安
全かつ容易に行える半導体パッケージを提供することに
ある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため、裏面に端子として複数のバンプが配列され、
回路基板上に配列された電極に前記バンプが接続される
半導体パッケージにおいて、前記半導体パッケージの本
体の両側部より突出して前記裏面の正面方向に屈曲した
形状記憶合金から成る帯状の複数の取り付け金具を備
え、前記取り付け金具の先端部どうしを結ぶ仮想直線と
前記バンプの先端との間には前記裏面の前記正面方向に
おいて隙間が形成され、前記取り付け金具を加熱後、冷
却して、前記取り付け金具を記憶形状に復帰変形させた
状態では、前記取り付け金具の先端部は前記裏面の前記
正面方向と反対の方向に変位して前記仮想直線と前記バ
ンプの先端との間の前記隙間は解消されることを特徴と
する。本発明の半導体パッケージでは、半導体パッケー
ジを回路基板に実装する場合には、まず、半導体パッケ
ージ本体が取り付け金具により支持された状態で半導体
パッケージを回路基板上の所定位置に配置する。そし
て、取り付け金具の先端部を回路基板の例えばランドに
例えば半田付けにより固定すると共に取り付け金具を加
熱した後、取り付け金具を冷却する。その結果、取り付
け金具は記憶形状に復帰変形し、取り付け金具の先端部
が回路基板に固定されているので、各バンプは回路基板
上の各電極に強く押圧され、電極に対して電気的に接続
される。
するため、裏面に端子として複数のバンプが配列され、
回路基板上に配列された電極に前記バンプが接続される
半導体パッケージにおいて、前記半導体パッケージの本
体の両側部より突出して前記裏面の正面方向に屈曲した
形状記憶合金から成る帯状の複数の取り付け金具を備
え、前記取り付け金具の先端部どうしを結ぶ仮想直線と
前記バンプの先端との間には前記裏面の前記正面方向に
おいて隙間が形成され、前記取り付け金具を加熱後、冷
却して、前記取り付け金具を記憶形状に復帰変形させた
状態では、前記取り付け金具の先端部は前記裏面の前記
正面方向と反対の方向に変位して前記仮想直線と前記バ
ンプの先端との間の前記隙間は解消されることを特徴と
する。本発明の半導体パッケージでは、半導体パッケー
ジを回路基板に実装する場合には、まず、半導体パッケ
ージ本体が取り付け金具により支持された状態で半導体
パッケージを回路基板上の所定位置に配置する。そし
て、取り付け金具の先端部を回路基板の例えばランドに
例えば半田付けにより固定すると共に取り付け金具を加
熱した後、取り付け金具を冷却する。その結果、取り付
け金具は記憶形状に復帰変形し、取り付け金具の先端部
が回路基板に固定されているので、各バンプは回路基板
上の各電極に強く押圧され、電極に対して電気的に接続
される。
【０００６】
【発明の実施の形態】次に本発明の実施の形態を実施例
にもとづき図面を参照して説明する。図１は本発明によ
る半導体パッケージの一例であるＣＳＰを示す斜視図、
図２の（Ａ）は図１のＣＳＰを回路基板に取り付けた状
態を示す側面図、（Ｂ）はＣＳＰを回路基板に取り付け
た後、取り付け金具を記憶形状に復帰変形させた状態を
示す側面図である。
にもとづき図面を参照して説明する。図１は本発明によ
る半導体パッケージの一例であるＣＳＰを示す斜視図、
図２の（Ａ）は図１のＣＳＰを回路基板に取り付けた状
態を示す側面図、（Ｂ）はＣＳＰを回路基板に取り付け
た後、取り付け金具を記憶形状に復帰変形させた状態を
示す側面図である。
【０００７】このＣＳＰ２は、図１に示したように、そ
の本体４が平面視矩形の概ね板状に形成され、本体４の
裏面６には端子として例えば半田ボールなどから成るバ
ンプ８が多数、エリアアレイ状に配列されている。本体
４の両側部には形状記憶合金から成る帯状の取り付け金
具１０が突設されている。本実施例では、一方の側部１
２に２つの取り付け金具１０が相互に間隔をおいて配置
され、反対側の側部にも２つの取り付け金具１０が相互
に間隔をおいて配置されている。なお、形状記憶合金と
しては具体的には、Ｎｉ−Ｔｉ合金などを用いることが
できる。
の本体４が平面視矩形の概ね板状に形成され、本体４の
裏面６には端子として例えば半田ボールなどから成るバ
ンプ８が多数、エリアアレイ状に配列されている。本体
４の両側部には形状記憶合金から成る帯状の取り付け金
具１０が突設されている。本実施例では、一方の側部１
２に２つの取り付け金具１０が相互に間隔をおいて配置
され、反対側の側部にも２つの取り付け金具１０が相互
に間隔をおいて配置されている。なお、形状記憶合金と
しては具体的には、Ｎｉ−Ｔｉ合金などを用いることが
できる。
【０００８】各取り付け金具１０は、図２の（Ａ）に示
したように、本体４の両側部より裏面６にほぼ平行に突
出し、中程の箇所でほぼ直角に裏面６の正面方向に屈曲
し、さらに先端近傍で屈曲して先端部１４は裏面６とほ
ぼ平行に延在している。ここで、取り付け金具１０の先
端部１４どうしを結ぶ仮想直線とバンプ８の先端との間
には裏面６の正面方向において隙間Ｇが形成されてい
る。そして、図１、図２の（Ａ）に示した取り付け金具
１０は、その記憶形状から加工変形させたものであり、
常温ではこの形状を維持している。この状態で、裏面６
を回路基板１８に向けてＣＳＰ２を回路基板１８上に配
置すると、取り付け金具１０の先端部１４が回路基板の
表面に当接して本体４は回路基板上に回路基板との間に
隙間Ｇを形成して取り付け金具１０により支持される。
一方、取り付け金具１０を加熱後、冷却して記憶形状に
復帰変形させると、図２の（Ｂ）に示したように、取り
付け金具１０は上記中程の箇所における屈曲が解消する
と共に、より先端に近い複数箇所（本実施例では３箇
所）で屈曲して、本体４の裏面６の正面方向における、
取り付け金具１０の先端部１４と裏面６との距離Ｌが短
縮し、取り付け金具１０の先端部１４は裏面６の正面方
向と反対の方向に変位して上記仮想直線とバンプ８の先
端との間の隙間Ｇは解消される。
したように、本体４の両側部より裏面６にほぼ平行に突
出し、中程の箇所でほぼ直角に裏面６の正面方向に屈曲
し、さらに先端近傍で屈曲して先端部１４は裏面６とほ
ぼ平行に延在している。ここで、取り付け金具１０の先
端部１４どうしを結ぶ仮想直線とバンプ８の先端との間
には裏面６の正面方向において隙間Ｇが形成されてい
る。そして、図１、図２の（Ａ）に示した取り付け金具
１０は、その記憶形状から加工変形させたものであり、
常温ではこの形状を維持している。この状態で、裏面６
を回路基板１８に向けてＣＳＰ２を回路基板１８上に配
置すると、取り付け金具１０の先端部１４が回路基板の
表面に当接して本体４は回路基板上に回路基板との間に
隙間Ｇを形成して取り付け金具１０により支持される。
一方、取り付け金具１０を加熱後、冷却して記憶形状に
復帰変形させると、図２の（Ｂ）に示したように、取り
付け金具１０は上記中程の箇所における屈曲が解消する
と共に、より先端に近い複数箇所（本実施例では３箇
所）で屈曲して、本体４の裏面６の正面方向における、
取り付け金具１０の先端部１４と裏面６との距離Ｌが短
縮し、取り付け金具１０の先端部１４は裏面６の正面方
向と反対の方向に変位して上記仮想直線とバンプ８の先
端との間の隙間Ｇは解消される。
【０００９】次に、このようなＣＳＰ２を回路基板にい
かに取り付けるかについて説明する。図２の（Ａ）に示
したように、ＣＳＰ２を取り付ける回路基板１８上には
バンプ８をそれぞれ接続するための電極２０が各バンプ
８に対応して多数配設され、またその両側部には取り付
け金具１０を固定するためのランド２２が配設されてい
る。
かに取り付けるかについて説明する。図２の（Ａ）に示
したように、ＣＳＰ２を取り付ける回路基板１８上には
バンプ８をそれぞれ接続するための電極２０が各バンプ
８に対応して多数配設され、またその両側部には取り付
け金具１０を固定するためのランド２２が配設されてい
る。
【００１０】まず、回路基板１８のランド２２に半田ク
リームを印刷し、そして、ＣＳＰ２を、各取り付け金具
１０が各ランド２２に位置合わせされた状態で回路基板
１８上に配置する。つづいて、リフロー炉において加熱
してランド２２上の半田クリームを溶融させて取り付け
金具１０の先端部１４を各ランド２２に半田２４により
接合し、同時に取り付け金具１０を半田溶融温度にまで
加熱する。この段階では、図２の（Ａ）に示したよう
に、取り付け金具１０の先端部１４がそれぞれ各ランド
２２に半田付けされ、本体４は回路基板１８上に回路基
板１８との間に隙間を形成して取り付け金具１０により
支持されている。
リームを印刷し、そして、ＣＳＰ２を、各取り付け金具
１０が各ランド２２に位置合わせされた状態で回路基板
１８上に配置する。つづいて、リフロー炉において加熱
してランド２２上の半田クリームを溶融させて取り付け
金具１０の先端部１４を各ランド２２に半田２４により
接合し、同時に取り付け金具１０を半田溶融温度にまで
加熱する。この段階では、図２の（Ａ）に示したよう
に、取り付け金具１０の先端部１４がそれぞれ各ランド
２２に半田付けされ、本体４は回路基板１８上に回路基
板１８との間に隙間を形成して取り付け金具１０により
支持されている。
【００１１】その後、取り付け金具１０を冷却すると、
取り付け金具１０は記憶形状に復帰変形する。その結
果、図２の（Ｂ）に示したように、取り付け金具１０は
上記中程の箇所における屈曲が解消すると共に、より先
端に近い複数箇所で屈曲して、本体４の裏面６の正面方
向における、取り付け金具１０の先端部１４と裏面６と
の距離Ｌが短縮し、取り付け金具１０の先端部１４は裏
面６の正面方向と反対の方向に変位して上記仮想直線と
バンプ８の先端との間の隙間Ｇは解消される。そして、
取り付け金具１０の先端部１４が回路基板１８に固定さ
れているので、各バンプ８は回路基板１８上の各電極２
０に強く押圧され、電極２０に対して電気的に接続され
る。
取り付け金具１０は記憶形状に復帰変形する。その結
果、図２の（Ｂ）に示したように、取り付け金具１０は
上記中程の箇所における屈曲が解消すると共に、より先
端に近い複数箇所で屈曲して、本体４の裏面６の正面方
向における、取り付け金具１０の先端部１４と裏面６と
の距離Ｌが短縮し、取り付け金具１０の先端部１４は裏
面６の正面方向と反対の方向に変位して上記仮想直線と
バンプ８の先端との間の隙間Ｇは解消される。そして、
取り付け金具１０の先端部１４が回路基板１８に固定さ
れているので、各バンプ８は回路基板１８上の各電極２
０に強く押圧され、電極２０に対して電気的に接続され
る。
【００１２】このように、本実施例のＣＳＰ２では、バ
ンプ８を回路基板１８上の電極２０に対して半田接続す
る必要がないので、バンプピッチが微細でも半田ブリッ
ジは一切発生せず、また、回路基板１８上の電極２０に
半田クリームを安定に塗布することが難しいという問題
も解消する。さらに、取り付け金具１０の回路基板１８
への固定は、他の半導体パッケージなどの電子部品と同
一の工程でリフロー半田付けを行えばよく、製造工数を
低減できる。そして、回路基板１８に実装したＣＳＰ２
を交換する場合にも、ＣＳＰ２全体を加熱する必要がな
いので、他の部品の性能劣化や破損を招く虞がない。ま
た、回路基板１８の電極２０を清掃したり、電極２０上
に半田クリームを塗布する必要がなく、本体４の側方に
突出した取り付け金具１０の先端部１４で半田を溶融さ
せればよいので作業は容易であり、手間および時間がか
からない。さらに、取り付け金具１０の先端部１４を回
路基板１８のランド２２にリフロー半田付けにより固定
する場合には、溶融した半田の表面張力の作用により取
り付け金具１０の先端部１４が自動的にランド２２に正
確に位置合わせされるセルフアライメント効果が期待で
きる。
ンプ８を回路基板１８上の電極２０に対して半田接続す
る必要がないので、バンプピッチが微細でも半田ブリッ
ジは一切発生せず、また、回路基板１８上の電極２０に
半田クリームを安定に塗布することが難しいという問題
も解消する。さらに、取り付け金具１０の回路基板１８
への固定は、他の半導体パッケージなどの電子部品と同
一の工程でリフロー半田付けを行えばよく、製造工数を
低減できる。そして、回路基板１８に実装したＣＳＰ２
を交換する場合にも、ＣＳＰ２全体を加熱する必要がな
いので、他の部品の性能劣化や破損を招く虞がない。ま
た、回路基板１８の電極２０を清掃したり、電極２０上
に半田クリームを塗布する必要がなく、本体４の側方に
突出した取り付け金具１０の先端部１４で半田を溶融さ
せればよいので作業は容易であり、手間および時間がか
からない。さらに、取り付け金具１０の先端部１４を回
路基板１８のランド２２にリフロー半田付けにより固定
する場合には、溶融した半田の表面張力の作用により取
り付け金具１０の先端部１４が自動的にランド２２に正
確に位置合わせされるセルフアライメント効果が期待で
きる。
【００１３】なお、この実施例では、取り付け金具１０
の先端部１４は回路基板１８のランド２２に対して半田
付けにより固定するとしたが、半田付けを行う代りに、
図３の側面図に示したように、接着剤２６により取り付
け金具１０の先端部１４をランド２２に固定することも
可能である。この場合には、バンプ８の接続も含め一切
半田接続を行うことなくＣＳＰ２を回路基板１８に実装
できることになる。なお、図３において、図１、図２と
同一の要素には同一の符号が付されている。
の先端部１４は回路基板１８のランド２２に対して半田
付けにより固定するとしたが、半田付けを行う代りに、
図３の側面図に示したように、接着剤２６により取り付
け金具１０の先端部１４をランド２２に固定することも
可能である。この場合には、バンプ８の接続も含め一切
半田接続を行うことなくＣＳＰ２を回路基板１８に実装
できることになる。なお、図３において、図１、図２と
同一の要素には同一の符号が付されている。
【００１４】
【発明の効果】以上説明したように本発明の半導体パッ
ケージは、裏面に端子として複数のバンプが配列され、
回路基板上に配列された電極に前記バンプが接続される
半導体パッケージにおいて、前記半導体パッケージの本
体の両側部より突出して前記裏面の正面方向に屈曲した
形状記憶合金から成る帯状の複数の取り付け金具を備
え、前記取り付け金具の先端部どうしを結ぶ仮想直線と
前記バンプの先端との間には前記裏面の前記正面方向に
おいて隙間が形成され、前記取り付け金具を加熱後、冷
却して、前記取り付け金具を記憶形状に復帰変形させた
状態では、前記取り付け金具の先端部は前記裏面の前記
正面方向と反対の方向に変位して前記仮想直線と前記バ
ンプの先端との間の前記隙間は解消されることを特徴と
する。そして、半導体パッケージを回路基板に実装する
場合には、まず、半導体パッケージ本体が取り付け金具
により支持された状態で半導体パッケージを回路基板上
の所定位置に配置する。そして、取り付け金具の先端部
を回路基板の例えばランドに例えば半田付けにより固定
すると共に取り付け金具を加熱した後、取り付け金具を
冷却する。その結果、取り付け金具は記憶形状に復帰変
形し、取り付け金具の先端部が回路基板に固定されてい
るので、各バンプは回路基板上の各電極に強く押圧さ
れ、電極に対して電気的に接続される。
ケージは、裏面に端子として複数のバンプが配列され、
回路基板上に配列された電極に前記バンプが接続される
半導体パッケージにおいて、前記半導体パッケージの本
体の両側部より突出して前記裏面の正面方向に屈曲した
形状記憶合金から成る帯状の複数の取り付け金具を備
え、前記取り付け金具の先端部どうしを結ぶ仮想直線と
前記バンプの先端との間には前記裏面の前記正面方向に
おいて隙間が形成され、前記取り付け金具を加熱後、冷
却して、前記取り付け金具を記憶形状に復帰変形させた
状態では、前記取り付け金具の先端部は前記裏面の前記
正面方向と反対の方向に変位して前記仮想直線と前記バ
ンプの先端との間の前記隙間は解消されることを特徴と
する。そして、半導体パッケージを回路基板に実装する
場合には、まず、半導体パッケージ本体が取り付け金具
により支持された状態で半導体パッケージを回路基板上
の所定位置に配置する。そして、取り付け金具の先端部
を回路基板の例えばランドに例えば半田付けにより固定
すると共に取り付け金具を加熱した後、取り付け金具を
冷却する。その結果、取り付け金具は記憶形状に復帰変
形し、取り付け金具の先端部が回路基板に固定されてい
るので、各バンプは回路基板上の各電極に強く押圧さ
れ、電極に対して電気的に接続される。
【００１５】このように、本発明の半導体パッケージで
は、バンプを回路基板上の電極に対して半田接続する必
要がないので、バンプピッチが微細でも半田ブリッジは
一切発生せず、また、回路基板上の電極に半田クリーム
を安定に塗布することが難しいという問題も解消する。
さらに、取り付け金具の回路基板への固定は、他の半導
体パッケージなどの電子部品と同一の工程でリフロー半
田付けを行えばよく、製造工数を低減できる。そして、
回路基板に実装した半導体パッケージを実装し直す場合
にも、半導体パッケージ全体を加熱する必要がないの
で、他の部品の性能劣化や破損を招く虞がない。また、
回路基板の多数の電極を清掃したり、多数の電極上に半
田クリームを塗布する必要がないので、手間および時間
がかからない。さらに、取り付け金具の先端部を回路基
板の例えばランドにリフロー半田付けにより固定する場
合には、溶融した半田の表面張力の作用によるセルフア
ライメント効果が期待できる。
は、バンプを回路基板上の電極に対して半田接続する必
要がないので、バンプピッチが微細でも半田ブリッジは
一切発生せず、また、回路基板上の電極に半田クリーム
を安定に塗布することが難しいという問題も解消する。
さらに、取り付け金具の回路基板への固定は、他の半導
体パッケージなどの電子部品と同一の工程でリフロー半
田付けを行えばよく、製造工数を低減できる。そして、
回路基板に実装した半導体パッケージを実装し直す場合
にも、半導体パッケージ全体を加熱する必要がないの
で、他の部品の性能劣化や破損を招く虞がない。また、
回路基板の多数の電極を清掃したり、多数の電極上に半
田クリームを塗布する必要がないので、手間および時間
がかからない。さらに、取り付け金具の先端部を回路基
板の例えばランドにリフロー半田付けにより固定する場
合には、溶融した半田の表面張力の作用によるセルフア
ライメント効果が期待できる。
【図１】本発明による半導体パッケージの一例であるＣ
ＳＰを示す斜視図である。
ＳＰを示す斜視図である。
【図２】（Ａ）は図１のＣＳＰを回路基板に取り付けた
状態を示す側面図、（Ｂ）はＣＳＰを回路基板に取り付
けた後、取り付け金具を記憶形状に復帰変形させた状態
を示す側面図である。
状態を示す側面図、（Ｂ）はＣＳＰを回路基板に取り付
けた後、取り付け金具を記憶形状に復帰変形させた状態
を示す側面図である。
【図３】本発明の他の実施例を示す側面図である。
【図４】従来のＣＳＰの一例を示す斜視図である。
２……ＣＳＰ、４……本体、６……裏面、８……バン
プ、１０……取り付け金具、１２……側部、１４……先
端部、１８……回路基板、２０……電極、２２……ラン
ド、２４……半田、２６……接着剤、１０２……ＣＳ
Ｐ、１０４……裏面、１０６……バンプ。
プ、１０……取り付け金具、１２……側部、１４……先
端部、１８……回路基板、２０……電極、２２……ラン
ド、２４……半田、２６……接着剤、１０２……ＣＳ
Ｐ、１０４……裏面、１０６……バンプ。
Claims (7)
- 【請求項１】 裏面に端子として複数のバンプが配列さ
れ、回路基板上に配列された電極に前記バンプが接続さ
れる半導体パッケージにおいて、 前記半導体パッケージの本体の両側部より突出して前記
裏面の正面方向に屈曲した形状記憶合金から成る帯状の
複数の取り付け金具を備え、 前記取り付け金具の先端部どうしを結ぶ仮想直線と前記
バンプの先端との間には前記裏面の前記正面方向におい
て隙間が形成され、 前記取り付け金具を加熱後、冷却して、前記取り付け金
具を記憶形状に復帰変形させた状態では、前記取り付け
金具の先端部は前記裏面の前記正面方向と反対の方向に
変位して前記仮想直線と前記バンプの先端との間の前記
隙間は解消される、 ことを特徴とする半導体パッケージ。 - 【請求項２】 各取り付け金具は、前記半導体パッケー
ジ本体の両側部より前記裏面にほぼ平行に突出し、中程
の箇所でほぼ直角に屈曲し、さらに先端近傍で屈曲して
前記先端部は前記裏面とほぼ平行に延在していることを
特徴とする請求項１記載の半導体パッケージ。 - 【請求項３】 前記取り付け金具は、加熱後、冷却して
記憶形状に復帰変形させた状態では、前記中程の箇所に
おける屈曲が解消されると共に、より先端に近い複数箇
所で屈曲して、前記半導体パッケージ本体の前記裏面の
正面方向における、前記先端部と前記半導体パッケージ
本体の前記裏面との距離が短縮することを特徴とする請
求項２記載の半導体パッケージ。 - 【請求項４】 前記半導体パッケージ本体の一方の側部
に２つの前記取り付け金具が相互に間隔をおいて突設さ
れ、前記半導体パッケージ本体の反対側の側部に２つの
前記取り付け金具が相互に間隔をおいて突設されている
ことを特徴とする請求項１記載の半導体パッケージ。 - 【請求項５】 前記半導体パッケージ本体は平面視矩形
に形成されていることを特徴とする請求項１記載の半導
体パッケージ。 - 【請求項６】 前記バンプは前記半導体パッケージ本体
の前記裏面にエリアアレイ状に配列されていることを特
徴とする請求項１記載の半導体パッケージ。 - 【請求項７】 前記取り付け金具は半田溶融温度程度に
加熱した後、冷却することで記憶形状に復帰変形するこ
とを特徴とする請求項１記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9362196A JP2914370B1 (ja) | 1997-12-10 | 1997-12-10 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9362196A JP2914370B1 (ja) | 1997-12-10 | 1997-12-10 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2914370B1 true JP2914370B1 (ja) | 1999-06-28 |
| JPH11177222A JPH11177222A (ja) | 1999-07-02 |
Family
ID=18476233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9362196A Expired - Fee Related JP2914370B1 (ja) | 1997-12-10 | 1997-12-10 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2914370B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080079129A1 (en) * | 2006-09-29 | 2008-04-03 | Shankar Ganapathysubramanian | Shape memory based mechanical enabling mechanism |
| KR100867637B1 (ko) | 2006-11-10 | 2008-11-10 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
-
1997
- 1997-12-10 JP JP9362196A patent/JP2914370B1/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11177222A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926022A (en) | Laser reflow soldering process and bonded assembly formed thereby | |
| JPH0810716B2 (ja) | 電子パッケージ | |
| EP0889512A2 (en) | Method for controlling solder bump shape and stand-off height | |
| US6184581B1 (en) | Solder bump input/output pad for a surface mount circuit device | |
| JPH10313089A (ja) | 電子部品およびその実装構造 | |
| EP0998175A1 (en) | Method for soldering Dpak-type electronic components to circuit boards | |
| JP2914370B1 (ja) | 半導体パッケージ | |
| JP2000058739A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JP3675365B2 (ja) | Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法 | |
| JP2643074B2 (ja) | 電気的接続構造 | |
| JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
| JP2692522B2 (ja) | パッケージモジュール基板 | |
| JP2003046211A (ja) | 電子部品の実装構造 | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JPH04184968A (ja) | 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法 | |
| JP2000151056A (ja) | パッケージ | |
| JP3671856B2 (ja) | Ｌｓｉパッケージ構造 | |
| JP3048236B2 (ja) | 電子部品 | |
| JP2595881B2 (ja) | 表面実装型集積回路パッケージのリード端子の固着方法 | |
| JP3157795B2 (ja) | 裏面電極型電子部品およびその取付方法 | |
| JP3651389B2 (ja) | 電子部品の冷却構造およびこの冷却構造を有する電子回路装置 | |
| JP3214009B2 (ja) | 半導体素子の実装基板および方法 | |
| JPH11298125A (ja) | 表面実装用ランド | |
| JP2543844B2 (ja) | 電子部品の半田付け方法 | |
| JPH1140605A (ja) | テープキャリアパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |