JP2595881B2 - 表面実装型集積回路パッケージのリード端子の固着方法 - Google Patents

表面実装型集積回路パッケージのリード端子の固着方法

Info

Publication number
JP2595881B2
JP2595881B2 JP5296492A JP29649293A JP2595881B2 JP 2595881 B2 JP2595881 B2 JP 2595881B2 JP 5296492 A JP5296492 A JP 5296492A JP 29649293 A JP29649293 A JP 29649293A JP 2595881 B2 JP2595881 B2 JP 2595881B2
Authority
JP
Japan
Prior art keywords
solder
integrated circuit
lead terminals
circuit package
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5296492A
Other languages
English (en)
Other versions
JPH07147370A (ja
Inventor
廣 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5296492A priority Critical patent/JP2595881B2/ja
Publication of JPH07147370A publication Critical patent/JPH07147370A/ja
Application granted granted Critical
Publication of JP2595881B2 publication Critical patent/JP2595881B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路パッケージの
リード端子の固着方法に関し、特にリード端子と実装基
板のパッドの半田付けによる接合部の構造とリード端子
の固着方法に関する。
【0002】
【従来の技術】通常、集積回路パッケージのなかで、図
4に示されるような側面にリード端子を有する表面実装
型パッケージは、実装基板の表面に形成されたパッドに
リード端子の位置が合わせられて配置され、半田付けに
より固着される。半田付けは、あらかじめを半田印刷機
によりパッドに印刷されたクリーム半田等が用いられ、
半田印刷後に高速チップ搭載機によりパッケージが搭載
され、リフロー処理により半田が溶融され固着される。
【0003】従来の表面実装型集積回路パッケージのな
かで、図4に示されるような4方向端子IC(QFP−
IC)パッケージのリード端子構造について説明する。
従来は、図5に示されるように、パッケージの本体3の
側面からでたリード端子は一旦下方に曲げられ、本体3
の底面とほぼ同じ高さの位置で再び水平方向に曲げられ
ている。この曲げられた水平方向部6と実装基板1のパ
ッド2が接触され、間に半田を介在させて両者が固着さ
れていた。
【0004】ところで、集積回路パッケージは、表面実
装密度の向上と集積回路の集積度の向上により、リード
端子の間隔が狭まる傾向にある。隣接するリード端子ど
うしの間隔が狭まってくるにつれて、リード端子の幅と
実装基板側のパッドの幅との差が小さくなるので、半田
材がぬれ上がる領域が小さくなり、実装後の固着ついて
の信頼性が低下するという問題がある。
【0005】上述の問題を解決する構造として、例え
ば、特開昭63−239851号公報記載の電子装置が
ある。これは、各リードがそのアウタリリードにおける
ランドパッドとの接触面の面積がアウタリリードの横断
面面積よりも小さくなるように構成されていることを特
徴としている。また、各リードがアウタリリードの側面
に切欠き部が形成されるか、アウタリリードが湾曲され
ていることによりランドパッド接触面の面積を小さく構
成されることを特徴としている。
【0006】
【発明が解決しようとする課題】しかしながら、特開昭
63−239851号公報記載の電子装置の構造は、リ
ードの側面における半田との接触面積が増え、従来より
も強度が増すものの十分ではない。特に、リード端子の
断面形状を変形させるだけでは、リード端子とパッドに
おけるフィレットが少なく半田の量が不足する問題を十
分解決し得ない。
【0007】また、リフロー処理による半田付け後に半
田付け状態を外部、特に実装基板の上面から観察する場
合に、半田付け部がリードの陰に隠れて十分観察できな
いという欠点がある。さらに、リードの断面形状が複雑
であるので、低価格化の観点から問題があった。
【0008】本発明の目的は、上述の欠点を解決し、十
分な半田付け強度が得られて、しかも半田付け後に外部
から固着状態が容易に観察できる簡易なリード端子の固
着方法を提供することにある。
【0009】
【課題を解決するための手段】上述の欠点を除去するた
めに、本発明の表面実装型集積回路パッケージのリード
端子の固着方法は、リード端子の先端が上方に折曲げら
れている。そして、この折曲げ部に、リード端子の間隔
にほぼ一致した間隔でリード端子数と同じ数の穴が形
成された棒状の半田をリード端子にかぶせ、集積回路パ
ッケージを実装基板の表面に形成されたパッドにリード
端子の位置を合わせて配置し、半田を加熱して溶融させ
冷却して固化して、リード端子をパッドに固着すること
を特徴としている。
【0010】
【作用】本発明は、集積回路パッケージのリード端子の
先端を上方に折り曲げることで、実装基板のパッドに半
田付けされたときに、溶融した半田が表面張力によって
リード端子の先端にまでくるので、固着強度を増すこと
ができる。さらに、この半田固着部は、リード端子先端
の折曲げ部とそのリード端子先端からでたパッド部分の
間にも広がるので、実装基板の上からみて、半田の固着
状態の確認が容易にできるようになる。そして、棒状の
半田を先端部にかぶせて溶融、冷却すれば各リード端子
とパッドが半田により固着される。
【0011】
【実施例】次に図面を参照して本発明の一実施例を詳細
に説明する。
【0012】図1は本発明の集積回路パッケージの一実
施例の斜視図であり、図2は図1に示されるパッケージ
のリード端子部の拡大図である。本実施例の集積回路パ
ッケージは、パッケージの4方向の側面すべてにリード
端子が設けられている4方向端子IC(QFP−IC)
パッケージであり、リード端子数は160ピン、端子配
列ピッチは0.5mmである。
【0013】パッケージ本体3の側面からでたリード端
子4は、一旦下方に曲げられ、本体3の底面とほぼ同じ
高さの位置で再び水平方向に曲げられている。そして、
この水平方向部6の先端がさらに上方に曲げられて上方
曲げ部5を有している。水平方向部6とこの上方曲げ部
5の部分の長さは、本実施例では、それぞれ約2mm、
約0.5mmである。一方、リード端子が配置される実
装基板1のパッド2は、幅が0.4mm、端子方向の長
さが約2.5mmである。
【0014】上述のリード端子構造をもつQFP−IC
を、従来技術で述べたのと同様の方法でプリント板に半
田付けにより実装した。但し、あらかじめ印刷によりパ
ッドに塗布する半田の量はわずかに多めに設定した。実
装後のパッケージの固着強度を従来のものと比較したと
ころ、約50%の強度の向上が確認された。これは、単
に半田量を増やしたことによるものでなく、半田が折り
曲げられたリード端子の先端にまで固着したことによる
ものと考えられる。
【0015】また、固着後の半田付け部は、従来リード
端子の陰に隠れて確認が困難であったが、本実施例のリ
ード端子構造では、リード端子の先端まで半田が塗れて
固着されているかを外部から容易に確認できる。特に、
半田がリード端子の先端にまで表面張力で上がってくる
のは、熱伝導の点から半田溶融工程のなかで最後にな
る。従って、この部分が十分に塗れていれば、リード端
子の裏面とパッド間は確実に塗れ性よく固着されている
ことになり、塗れ性の確認もしやすくなった。
【0016】上記の先端が上方に折り曲げられたリード
端子の製造は、プレスにより行えるので全くコスト上昇
を伴わない。また、すでに従来のリード端子構造で製造
された集積回路パッケージに本発明のリード端子構造を
適用するとしても、パッケージの実装直前に、治具等に
よりリード端子先端を折り曲げてもよい。
【0017】上述の本発明の一実施例では、QFP−I
Cについての例を示したが、本発明はこれに限るもので
はなく、2方向にパッケージ側面から端子が配列された
集積回路パッケージ等にも適用できる。
【0018】次に、本発明の集積回路パッケージのリー
ド端子構造を生かしたリード端子の固着方法について説
明する。
【0019】図3は、本発明のリード端子構造をもつ集
積回路パッケージの基板への実装の工程を示す図であ
る。まず、最初にあらかじめ棒状半田8の穴をパッケー
ジのリード端子4の各々の上方折曲げ部5にはめ込んで
おく((a)参照)。この状態で、実装基板1のパッド
2にリード端子4の位置をあわせてのせる((b)参
照)。次に、基板1を加熱して棒状半田8を溶融させ
る。棒状半田8は溶融すると、溶融前は一体であった棒
状半田8は表面張力の影響で、各パッド上に分離されて
リード端子4とともに固着される((c)参照)。従っ
て、各リード端子4の間ではブリッジによる短絡の問題
は生じない。
【0020】このように、本発明のリード端子構造によ
ればリード端子4が上方に折曲げられているので、ここ
にあらかじめ半田をはめ込んでおくことが可能になる。
これにより、リード端子数が増加してリード端子の間隔
が狭くなっても、印刷により半田を塗布する必要がなく
なるため、集積回路パッケージの実装工程が容易にな
る。なお、上述の工程の中で、棒状半田8をリード端子
4にはめる工程(a)は、パッケージを基板1に位置合
わせする工程(b)の後で行ってもよい。また、棒状半
田8の加熱溶融は実装基板を加熱してもよいが、YAG
レーザを照射したり、赤外線照射により加熱してもよ
い。
【0021】
【発明の効果】以上述べたように、本発明の集積回路パ
ッケージのリード端子の固着方法は、先端部を上方に折
り曲げてあるので、半田を溶融した際に表面張力によっ
て半田がリード端子先端まで固着され、十分な半田付け
強度を得ることができ、実装の信頼性が向上する。しか
も、リード端子とパッド間の半田の固着状態を、実装基
板の外部から容易に観察できるので、検査工程における
時間を節約でき、集積回路パッケージ実装の生産性を向
上させることができる。また、本発明のリード端子の固
着方法は、きわめて簡易に実現することができるので、
集積回路パッケージのコスト上昇もなく、これを行うこ
とができる。
【0022】また、リード端子の先端の折曲げ部には、
あらかじめ棒状の半田をかぶせておき、この状態でパッ
ケージを基板に実装してそのまま半田を加熱溶融して固
着することもできるので、パッケージの実装工程を簡便
化することも可能である。
【図面の簡単な説明】
【図1】本発明の集積回路パッケージのリード端子の固
着方法の一実施例における固着部の構造を示す斜視図で
ある。
【図2】本発明の集積回路パッケージのリード端子の固
着方法の一実施例におけるリード端子部の拡大図であ
る。
【図3】本発明の集積回路パッケージのリード端子の固
着の工程を示す図である。
【図4】従来の集積回路パッケージのリード端子構造を
示す斜視図。
【図5】従来の集積回路パッケージのリード端子構造の
リード端子部の拡大図である。
【符号の説明】
1 実装基板 2 パッド 3 本体 4 リード端子 5 上方折曲げ部 6 水平方向部 7 半田 8 棒状半田

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 側面にリード端子を有する表面実装型集
    積回路パッケージのリード端子の先端部の上方に折り曲
    げられた折曲げ部に、前記リード端子の間隔にほぼ一致
    した間隔で前記リード端子数と同じ数の穴が形成され
    た棒状の半田を前記リード端子にかぶせる工程と、 前記集積回路パッケージを実装基板の表面に形成された
    パッドに前記リード端子の位置を合わせて配置する工程
    と、 前記半田を加熱して 溶融させる工程と、 前記半田を冷却して固化して、前記リード端子を前記パ
    ッドに前記半田で固着する工程とを含むことを特徴とす
    る表面実装型集積回路パッケージのリード端子の固着方
    法。
JP5296492A 1993-11-26 1993-11-26 表面実装型集積回路パッケージのリード端子の固着方法 Expired - Lifetime JP2595881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5296492A JP2595881B2 (ja) 1993-11-26 1993-11-26 表面実装型集積回路パッケージのリード端子の固着方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5296492A JP2595881B2 (ja) 1993-11-26 1993-11-26 表面実装型集積回路パッケージのリード端子の固着方法

Publications (2)

Publication Number Publication Date
JPH07147370A JPH07147370A (ja) 1995-06-06
JP2595881B2 true JP2595881B2 (ja) 1997-04-02

Family

ID=17834260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5296492A Expired - Lifetime JP2595881B2 (ja) 1993-11-26 1993-11-26 表面実装型集積回路パッケージのリード端子の固着方法

Country Status (1)

Country Link
JP (1) JP2595881B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115407549A (zh) * 2021-05-28 2022-11-29 海信视像科技股份有限公司 一种显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02150052A (ja) * 1988-11-30 1990-06-08 Nec Corp 集積回路用フラットパッケージ
JP2620611B2 (ja) * 1989-01-12 1997-06-18 イビデン株式会社 電子部品搭載用基板

Also Published As

Publication number Publication date
JPH07147370A (ja) 1995-06-06

Similar Documents

Publication Publication Date Title
KR910007103B1 (ko) 도선형성 및 도선 없는 부품에 도선을 접착시키는 방법
US5692669A (en) Printed circuit board
US5926731A (en) Method for controlling solder bump shape and stand-off height
KR19990031914A (ko) 칩 스케일 패키지
US6323551B1 (en) Resin sealed-type semiconductor device and method of manufacturing the same
JP2595881B2 (ja) 表面実装型集積回路パッケージのリード端子の固着方法
JPS61102089A (ja) フラツトパツケ−ジicの実装構造
JP3048236B2 (ja) 電子部品
JP2001144214A (ja) 半導体装置およびその接合構造
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JPH0626280U (ja) 半導体装置のリード構造
JPH02151095A (ja) 基板に対するicの実装方法およびic実装基板
JPS63128574A (ja) コネクタピン
JP2537325B2 (ja) 表面実装電子部品と製法
JPH11298125A (ja) 表面実装用ランド
JPS62169354A (ja) 半導体装置の実装構造
JPH10256421A (ja) 半導体装置及びその実装方法
JP3721614B2 (ja) リードフレーム及び電子部品搭載用基板の製造方法
JP2002184791A (ja) 半導体デバイス
JPH05347473A (ja) 配線基板
JPH05206359A (ja) 半導体電子部品及び半導体電子部品の実装方法
JPH06164117A (ja) コネクタ付き配線基板の製造方法
JPH0435917B2 (ja)
JP2002353372A (ja) 接合部品及び実装基板
JPH06334322A (ja) リフローはんだ付け方法およびメタルマスク

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961105