JP2003124381A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP2003124381A
JP2003124381A JP2001320022A JP2001320022A JP2003124381A JP 2003124381 A JP2003124381 A JP 2003124381A JP 2001320022 A JP2001320022 A JP 2001320022A JP 2001320022 A JP2001320022 A JP 2001320022A JP 2003124381 A JP2003124381 A JP 2003124381A
Authority
JP
Japan
Prior art keywords
semiconductor
dielectric
hole
mounting
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001320022A
Other languages
English (en)
Inventor
Naoki Akiba
直樹 秋庭
Hidekazu Hase
英一 長谷
Ryoichi Ito
良一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2001320022A priority Critical patent/JP2003124381A/ja
Publication of JP2003124381A publication Critical patent/JP2003124381A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 積層した誘電体に半導体を実装するために形
成した穴と半導体の間にできる垂直方向の間隙へ、接着
剤あるいはロウ材がせり上がり、半導体または誘電体表
面へ流れ出し、付着することを防ぐ。 【解決手段】 半導体１を実装するために形成した穴よ
り更に大きい穴を形成した誘電体９を、半導体１の下に
位置する誘電体１０の上方向へ少なくとも１枚積層し、
更にその上へ積層する誘電体７及び８には半導体１を実
装するための穴を形成することで半導体パッケージおよ
び基板構造を構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
および基板構造に関するものである。
【０００２】
【従来の技術】アルミナ、セラミック等の誘電体を積層
して構成する半導体パッケージおよび基板構造の断面図
の概略を図２に示す。図２において、はじめに誘電体１
０および誘電体１１を積層する。更に半導体１を実装す
るために、誘電体７、誘電体８および誘電体１２に穴１
３を形成して積層することで半導体パッケージおよび基
板構造を構成する。半導体１を実装するために形成した
穴１３の底面１６へ接着剤あるいはロウ材６を塗布した
後、半導体１を接着し、誘電体７上面には例えば導電性
のパターン４および導電性のパターン５を形成し、ボン
ディングワイヤ２およびボンディングワイヤ３で半導体
１と接続する。
【０００３】
【発明が解決しようとする課題】上記の従来技術で示し
た例では、半導体１を実装するために形成した穴１３の
底面１６へ接着剤あるいはロウ材６を塗布し、半導体１
を接着すると、誘電体７、誘電体８および誘電体１２と
半導体１の間にできる垂直方向の間隙に、接着剤あるい
はロウ材６が半導体１の底面１６からはみ出し、せり上
がる。接着剤あるいはロウ材６の分量が多すぎ、かつ誘
電体７、誘電体８および誘電体１２の厚みが半導体１よ
り薄い場合、誘電体７、誘電体８および誘電体１２と半
導体１の間にできる垂直方向の間隙に、接着剤あるいは
ロウ材６が半導体１の底面１６からはみ出し、せり上が
り、誘電体７の表面に流れだし、付着する。また、接着
剤あるいはロウ材６の分量が多すぎ、かつ誘電体７、誘
電体８及び誘電体１２の厚みが半導体１より厚い場合、
誘電体７、誘電体８及び誘電体１２と半導体１の間にで
きる垂直方向の間隙に接着剤あるいはロウ材６が半導体
１の底面１６からはみ出し、せり上がり、半導体１の表
面に流れだし、付着する。また、接着剤あるいはロウ材
６の分量が多すぎる場合、誘電体７、誘電体８及び誘電
体１２と半導体１の間にできる垂直方向の間隙に、接着
剤あるいはロウ材６が半導体１の底面１６からはみ出
し、せり上がり、誘電体７、誘電体８、誘電体１２およ
び半導体１の表面に流れだし、付着する。本発明はこれ
らの欠点を除去し、積層した誘電体に半導体を実装する
ために形成した穴と半導体の間にできる垂直方向の間隙
へ、接着剤あるいはロウ材がせり上がり、半導体または
誘電体表面へ流れ出し、付着することを防ぐことを目的
とする。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するため、半導体を実装するために形成した穴より更に
大きい穴を形成した誘電体を、半導体の下に位置する誘
電体の上方向へ１枚または複数枚積層し、更にその上へ
積層する誘電体には半導体を実装するための穴を形成す
ることで半導体パッケージおよび基板構造を構成する。
【０００５】
【発明の実施の形態】以下、本発明の詳細について説明
する。図１は本発明を適用した半導体パッケージおよび
基板構造の断面図である。図１において誘電体１０およ
び誘電体１１を積層する。更に、半導体１を実装するた
めに穴１３を誘電体７および誘電体８に形成して積層
し、その下へ半導体１を実装するために形成した穴１３
より更に大きな穴１４を形成した誘電体９を積層するこ
とで半導体パッケージおよび基板構造を構成する。上記
本発明の構造を用い、半導体１を実装するために形成し
た穴１３の底面１６へ、接着剤あるいはロウ材６を塗布
した後、半導体１を接着し、誘電体７上面に導電性のパ
ターン４および導電性のパターン５を形成し、ボンディ
ングワイヤ２およびボンディングワイヤ３で半導体１と
接続する。このとき半導体１を実装するために形成した
穴１３より更に大きな穴１４を形成した誘電体９の水平
方向にできる間隙部分へ、接着剤あるいはロウ材６が流
れ込み、誘電体７、誘電体８および誘電体１２と半導体
１の間にできる垂直方向の間隙への接着剤あるいはロウ
材６のせり上がりが防止できる。図３は、本発明を適用
した半導体パッケージおよび基板構造の正面図である。
図３において、積層した誘電体へ半導体１を実装するた
めに形成した穴１３と、その下に半導体１を実装するた
めに形成した穴１３より一部の方向へのみ大きい穴１４
を形成することにより回路基板またはパッケージを構成
する。この穴１４の底に接着剤あるいはロウ材６を塗布
した後、半導体１を接着する。
【０００６】誘電体表面には導電性のパターン４および
導電性のパターン５を形成し、ボンディングワイヤ２お
よびボンディングワイヤ３で半導体１と接続する。この
とき、半導体１を実装するために形成した穴１３より一
部の方向へのみ大きい穴１４と半導体１の間にできる水
平方向の間隙部分へ、接着剤あるいはロウ材６が流れ込
むことで、垂直方向の間隙への接着剤あるいはロウ材６
のせり上がりを、防止できる。図４は、本発明を適用し
た半導体パッケージおよび基板構造の正面図である。図
４において、積層した誘電体へ半導体１を実装するため
に形成した穴１３と、その下に半導体１を実装するため
に形成した穴１３より大きい穴１５を形成することによ
って、回路基板またはパッケージを構成する。この穴１
５の底に接着剤あるいはロウ材６を塗布した後、半導体
１を接着する。誘電体表面には導電性のパターン４およ
び導電性のパターン５を形成し、ボンディングワイヤ２
およびボンディングワイヤ３で半導体１と接続する。こ
のとき半導体１を実装するために形成した穴１３より大
きい穴１５と、半導体１の間にできる水平方向の間隙部
分へ、接着剤あるいはロウ材６が流れ込むことで、垂直
方向の間隙への接着剤あるいはロウ材６のせり上がりが
防止できる。
【０００７】
【発明の効果】以上説明した様に、本発明によれば、積
層した誘電体へ半導体を実装するために形成した穴より
大きい穴と半導体の間にできる水平方向の間隙部分へ、
接着剤あるいはロウ材６が流れ込むことで、垂直方向の
間隙への接着剤あるいはロウ材６のせり上がり、半導体
または誘電体表面へ流れ出し、付着することを防止でき
る。
【図面の簡単な説明】
【図１】本発明の半導体パッケージおよび基板構造を示
す断面図
【図２】従来技術の半導体パッケージおよび基板構造を
示す断面図
【図３】本発明の半導体パッケージおよび基板構造を示
す平面図
【図４】本発明の技術例を示す平面図
【符号の説明】
１：半導体、２，３：ボンディングワイヤ、４，５：導
電性のパターン、６：接着剤あるいはロウ材、７，８，
９，１０，１１，１２：誘電体、１３，１４，１５：
穴、１６：底面。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 アルミナ、セラミック等の誘電体基板を
    積層して構成する半導体パッケージにおいて、少なくと
    も半導体等を実装するために形成した穴の側面の一部
    に、該半導体等を実装するために形成した穴より大きな
    穴を形成することを特徴とする半導体パッケージ。
  2. 【請求項２】 アルミナ、セラミック等の誘電体基板を
    積層して構成する半導体パッケージにおいて、少なくと
    も半導体等を実装するために形成した穴の側面の周囲に
    半導体等を実装するために形成した穴より大きな穴を形
    成することを特徴とするた半導体パッケージ。
  3. 【請求項３】 請求項１または２において、上記半導体
    パッケージを高周波回路装置あるいは無線通信装置に用
    いたことを特徴とする半導体パッケージ。
JP2001320022A 2001-10-17 2001-10-17 半導体パッケージ Pending JP2003124381A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001320022A JP2003124381A (ja) 2001-10-17 2001-10-17 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001320022A JP2003124381A (ja) 2001-10-17 2001-10-17 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2003124381A true JP2003124381A (ja) 2003-04-25

Family

ID=19137472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001320022A Pending JP2003124381A (ja) 2001-10-17 2001-10-17 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2003124381A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147822A (ja) * 2004-11-19 2006-06-08 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP2010199621A (ja) * 2010-05-31 2010-09-09 Murata Mfg Co Ltd 多層セラミック基板
KR101544488B1 (ko) * 2013-12-18 2015-08-17 한국원자력연구원 반도체 센서를 표면 실장하는 실장 기판 및 그 실장 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147822A (ja) * 2004-11-19 2006-06-08 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP4581643B2 (ja) * 2004-11-19 2010-11-17 株式会社村田製作所 多層セラミック基板の製造方法
JP2010199621A (ja) * 2010-05-31 2010-09-09 Murata Mfg Co Ltd 多層セラミック基板
KR101544488B1 (ko) * 2013-12-18 2015-08-17 한국원자력연구원 반도체 센서를 표면 실장하는 실장 기판 및 그 실장 방법

Similar Documents

Publication Publication Date Title
JP3408987B2 (ja) 半導体装置の製造方法及び半導体装置
KR970067892A (ko) 고주파 집적회로장치 및 그 제조방법
JP3109847U (ja) 特性インピーダンスを低減できる樹脂パッケージ半導体装置
CN100380653C (zh) 半导体器件及其制造方法
JP3438711B2 (ja) 圧電デバイス及びその製造方法
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
US10373930B2 (en) Package structure and the method to fabricate thereof
JPH0452623B2 (ja)
JP2003124381A (ja) 半導体パッケージ
JP2001257437A (ja) 電子回路基板及びその製造方法
JP2006295186A (ja) 無テープのダイアタッチ方式による集積回路パッケージプロセス
JP2006005019A (ja) 電子デバイスの製造方法
TW200837922A (en) Multi-chip stack package efficiently using a chip attached area on a substrate and its applications
KR20070099429A (ko) 전자 장치 부착용 기구 및 전자 장치 부착 방법
JP3272889B2 (ja) 半導体装置の製造方法
JPH01258446A (ja) 混成集積回路の多層厚膜基板
JPH04119654A (ja) ハイブリッド型半導体装置
JP3325410B2 (ja) 半導体装置の製造方法
KR101791102B1 (ko) 초음파를 이용한 반도체 칩의 부착방법
JP2000174039A (ja) 半導体装置及びその製造方法
US20050248029A1 (en) Embedded chip semiconductor without wire bondings
JP2004303885A (ja) 実装基板および電子デバイス
JPS63181436A (ja) 回路装置
JPH08153738A (ja) 半導体装置の製造方法
KR101898479B1 (ko) 복수 캐리어 기판을 이용한 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060719