JP2006147822A - 多層セラミック基板およびその製造方法 - Google Patents

多層セラミック基板およびその製造方法 Download PDF

Info

Publication number
JP2006147822A
JP2006147822A JP2004335524A JP2004335524A JP2006147822A JP 2006147822 A JP2006147822 A JP 2006147822A JP 2004335524 A JP2004335524 A JP 2004335524A JP 2004335524 A JP2004335524 A JP 2004335524A JP 2006147822 A JP2006147822 A JP 2006147822A
Authority
JP
Japan
Prior art keywords
cavity
substrate
multilayer ceramic
ceramic substrate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004335524A
Other languages
English (en)
Other versions
JP4581643B2 (ja
Inventor
Yoshihiko Nishizawa
吉彦 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004335524A priority Critical patent/JP4581643B2/ja
Publication of JP2006147822A publication Critical patent/JP2006147822A/ja
Application granted granted Critical
Publication of JP4581643B2 publication Critical patent/JP4581643B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 電子部品が接合材を介して接合された状態で収容されるキャビティを備えている、多層セラミック基板において、接合材がキャビティの内側面に沿って這い上がり、電気的接続または電気的絶縁の信頼性を低下させることを防止する。
【解決手段】 キャビティ4の内側面12に、キャビティ4の内底面8と平行方向に延びる長手の突出部13を形成し、接合材9が突出部13を越えて這い上がらないようにする。突出部13は、多層セラミック基板1を得るための焼成工程で焼結しない収縮抑制用無機材料粉末を含む層間拘束層14をキャビティ4の周囲領域に形成しておき、焼成工程において、この層間拘束層14に比べて、セラミック層2側をより大きく収縮させることによって形成される。
【選択図】 図1

Description

この発明は、多層セラミック基板およびその製造方法に関するもので、特に、電子部品が接合材を介して接合された状態で収容されるためのキャビティを備える多層セラミック基板およびその製造方法に関するものである。
たとえば半導体素子のような電子部品のパッケージ構造を実現するため、多層セラミック基板が用いられている。この場合、多層セラミック基板にキャビティが設けられ、このキャビティ内に半導体素子などの電子部品が収容される。
上述のようなパッケージ構造によれば、キャビティ内に電子部品を収容し、また、多層セラミック基板には必要な配線および受動素子を構成することができるので、電子機器の小型化および薄型化ならびに高機能化に応えることができる。
このような背景の下、多層セラミック基板がより小型化されるに従って、キャビティについてもより小さくされる必要がある。他方、キャビティ内に収容される電子部品は、通常、キャビティの内底面に対して接合材を介して接合される。この場合、上述したように、キャビティが小さくされると、これに応じて、用いられる接合材の量も少なくする必要がある。なお、接合材は、これが用いられる状況に応じて、単なる機械的接合のための電気絶縁性の接着剤である場合、あるいは、電気的接続をも達成する半田または導電性接着剤のような導電性のものである場合がある。
しかしながら、接合材は、通常、シリンジを用いてキャビティ内に注入されるが、この注入量を非常に少ない範囲で安定して調整することは困難であるという問題がある。そこで、この問題のできるだけの解決を図るため、一般的には、接合材の量を多めに設定することが行なわれている。なぜなら、接合材の量が少ないと、電子部品がキャビティ内に固定されないという致命的な問題が生じるためである。
上述のように、接合材の量を多めにすると、キャビティ内の内底面に接合材を付与し、次いで、電子部品をキャビティ内に配置した際、接合材が、キャビティの内側面に沿って這い上がろうとすることは避け難い。接合材がキャビティの内側面に沿って這い上がると、不所望にも、電子部品の上面に付着したり、多層セラミック基板におけるキャビティの周囲領域に付着したり、キャビティ内に段部が形成される場合には、段部の上面のようなキャビティ内の上方に向く面に付着したりすることがある。そして、上述のような接合材の、不所望な部分への付着は、たとえば、電子部品と多層セラミック基板との間で施されるワイヤボンディングを阻害したり、接合材が導電性である場合には、不所望な電気的短絡を招いたりすることがある。
上述の問題を解決し得る技術として、たとえば特開2003−124381号公報(特許文献1)に記載されたものがある。
特許文献1では、図11に示すような多層セラミック基板51が記載されている。多層セラミック基板51は、複数の積層されたセラミック層52を備えている。また、多層セラミック基板51には、セラミック層52の積層方向における一方端側に開口53を有するキャビィティ54が形成されている。
キャビィティ54内には半導体素子55が収容される。半導体素子55は、キャビィティ54の内底面56上に付与された接合材57によってキャビィティ54内に固定される。
半導体素子55は、ワイヤボンディングによって多層セラミック基板51側の導体膜58と電気的に接続される。図11には、ワイヤボンディングによって形成されたワイヤ59が図示されている。
このような構成を有する多層セラミック基板51において、キャビティ54となるべき貫通孔60または61がそれぞれ設けられた複数のセラミック層52のうち、最も下のものについては、貫通孔60の寸法が、他のものに設けられた貫通孔61の寸法より大きくされ、それによって、キャビティ54の内側面に凹部62が形成されていることを特徴としている。
この特許文献1に記載の構造によれば、キャビティ54の内側面に沿って這い上がろうとする接合材57を凹部62内に留めることができる。したがって、接合材57が、半導体素子55の上面やキャビティ54の周囲領域すなわち導体膜58上にまで這い上がることを抑制することができる。
しかしながら、特許文献1に記載の構造は、これを得るための製造工程上の問題として、次のような不具合を生じさせることがある。
すなわち、多層セラミック基板51を製造しようとする場合、図12に示すように、セラミック層52となるべき複数のセラミックグリーンシート65が用意され、特定のセラミックグリーンシート65には、前述したように、キャビティ54となるべき貫通孔60または61が設けられる。このとき、最も下のセラミックグリーンシート65については、貫通孔60の寸法が他のセラミックグリーンシート65に設けられた貫通孔61の寸法より大きくされる。次いで、貫通孔60または61が設けられたセラミックグリーンシート65を含む複数のセラミックグリーンシート65が積層され、かつプレスされる。
しかしながら、上述のプレス工程の結果、寸法の比較的大きい貫通孔60が設けられたセラミックグリーンシート65の直ぐ上に位置するセラミックグリーンシート65において、図12で破線で示すように、その貫通孔61を規定する周囲部分が下方へ垂れ下がるように変形してしまうことがある。その結果、キャビティ54の内側面に形成されるべき凹部62が潰れてしまい、接合材57の這い上がりを抑制するように十分に作用し得ない状態となってしまうことがある。
なお、キャビティの内側面に沿う接合材の這い上がりを抑制するための最も単純な解決手段として、キャビティの内側面とそこに収容される電子部品との間隔を広げることが考えられる。たとえば、この間隔が200μm以上であれば、這い上がりを十分に抑制し得るとされている。しかしながら、間隔を200μm以上と広げれば、キャビティの寸法は、電子部品の平面寸法よりも400μm以上大きく設計しなければならないことになる。そのため、多層セラミック基板の大型化を招いてしまい、電子機器の小型化の要求に反することになる。
特開2003−124381号公報
そこで、この発明の目的は、上述のような問題を解決し得る、多層セラミック基板の製造方法および多層セラミック基板の構造を提供しようとすることである。
この発明に係る多層セラミック基板の製造方法は、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
まず、基板用セラミック材料粉末を含む、複数の積層された基板用セラミックグリーン層を備え、基板用セラミックグリーン層の積層方向における一方端側に開口を形成するキャビティを有し、さらに、基板用セラミックグリーン層間には、基板用セラミック材料粉末の焼結温度では実質的に焼結しない収縮抑制用無機材料粉末を含む、層間拘束層が、キャビティの周囲領域の少なくとも一部に位置するように形成されている、生の積層体が作製される。
次いで、生の積層体は、基板用セラミック材料粉末が焼結するが収縮抑制用無機材料粉末が実質的に焼結しない温度で焼成される。したがって、この焼成工程では、層間拘束層より基板用セラミックグリーン層の方がより大きく収縮することになり、それによって、層間拘束層による長手の突出部がキャビティの内側面に形成される。
上述した生の積層体を作製するにあたっては、基板用セラミックグリーン層となるべき複数の基板用セラミックグリーンシートを準備する工程と、基板用セラミックグリーンシートの特定のものの上に、層間拘束層を形成する工程と、層間拘束層が形成された基板用セラミックグリーンシートを含む基板用セラミックグリーンシートに、キャビティとなるべき貫通孔を設ける工程と、貫通孔が設けられた基板用セラミックグリーンシートを含む基板用セラミックグリーンシートを積層しかつプレスする工程とが実施されることが好ましい。
上述の好ましい実施態様において、基板用セラミックグリーンシート上に層間拘束層を形成する工程は、収縮抑制用無機材料粉末を含む無機材料ペーストを基板用セラミックグリーンシート上に塗布するようにして実施されることが好ましい。
生の積層体において、層間拘束層は、キャビティの周囲領域にのみ位置するように形成されていることが好ましい。この場合、生の積層体において、層間拘束層は、キャビティの周囲領域の一部にのみ位置するように形成されていてもよい。
生の積層体を作製するにあたって、生の積層体の少なくとも一方主面上に、基板用セラミック材料粉末の焼結温度では実質的に焼結しない収縮抑制用無機材料粉末を含む、外側拘束層を形成することが好ましい。なお、この外側拘束層に含まれる収縮抑制用無機材料粉末は、層間拘束層に含まれる収縮抑制用無機材料粉末と同じであっても異なっていてもよい。
この発明に係る多層セラミック基板の製造方法は、前述した焼成工程の後、接合材を介して電子部品をキャビティの内底面に接合する工程をさらに備えることが好ましい。この場合、突出部は、接合材がキャビティの内側面に沿って這い上がることを抑制するように作用する。
この発明は、複数の積層されたセラミック層を備え、かつセラミック層の積層方向における一方端側に開口を形成するキャビティを有する、多層セラミック基板にも向けられる。この発明に係る多層セラミック基板は、キャビティの内側面に、キャビティの内底面と平行方向に延びる長手の突出部が形成されていることを特徴としている。
この発明に係る多層セラミック基板において、複数の突出部が、キャビティの内側面上での互いに高さ位置が異なる複数箇所に分布するように形成されていることが好ましい。
この発明に係る多層セラミック基板において、突出部は、キャビティの内底面と平行方向に測定した張り出し長さが0.01〜0.2mmであることが好ましいが、上述したように、複数の突出部が互いに異なる高さ位置に設けられる場合には、この張り出し長さの下限値は0.005mmにまで短くされてもよい。
この発明に係る多層セラミック基板は、好ましくは、キャビティ内に収容される電子部品およびキャビティの内底面と電子部品とを接合する接合材をさらに備えている。この場合、接合材は、突出部によって、キャビティの内側面に沿って這い上がることが抑制されている。前述したように、複数の突出部が互いに異なる高さ位置に形成される場合には、接合材は、少なくとも開口に最も近い突出部を越えてキャビティの内側面に沿って這い上がることがないようにされていればよい。
また、この発明に係る多層セラミック基板が、キャビティ内に収容される電子部品およびキャビティの内底面と電子部品とを接合する接合材をさらに備えている場合であって、キャビティが、4つの内側面によって規定される直方体状の空間を与えるものであるとき、突出部は、4つの内側面のうち少なくとも1つの内側面には形成されなくてもよい。
この発明に係る多層セラミック基板の製造方法によれば、焼成工程における層間拘束層と基板用セラミックグリーン層との収縮度合いの差を利用して、長手の突出部をキャビティの内側面に形成するようにしている。そのため、焼成前の段階では、突出部が未だ形成されていないことになり、たとえば、生の積層体をプレスする工程において、突出部が不所望にも変形してしまうという問題には遭遇し得ない。よって、所望の形態を有する突出部を安定して形成することができる。
したがって、焼成工程の後、接合材を介して電子部品をキャビティの内底面に接合する工程を実施したとき、突出部は、接合材がキャビティの内側面に沿って這い上がることを有利に抑制することができる。
これらのことから、キャビティの小型化を図ることができ、それに応じて、多層セラミック基板の小型化を図ることができる。また、接合材がキャビティ内の電子部品の上面やキャビティの周辺領域あるいはキャビティ内の上方に向く面に付着してしまうことを防止できるため、たとえばワイヤボンディングによる電気的接続の信頼性あるいは電気的絶縁性についての信頼性を向上させることができ、多層セラミック基板の製造の歩留まりを向上させることができる。
なお、キャビティ内に収容される電子部品がバンプ電極を介して実装される場合には、電子部品とキャビティの内底面との間には、接合材としてのアンダーフィル樹脂が充填される。この場合、電子部品とキャビティの内底面との間隔は非常に狭いので、アンダーフィル樹脂の絶対量も非常に少ない。そのため、アンダーフィル樹脂がわずかでもキャビティの内側面に沿って這い上がると、電子部品とキャビティの内底面との間に充填されるべきアンダーフィル樹脂の量が不足してしまい、ボイドなどが発生し、信頼性を著しく低下させる。他方、アンダーフィル樹脂としては、電子部品とキャビティの内底面との間の狭い空間に円滑に入り込むようにするため、一般的に濡れ性の良好なものが用いられる。したがって、アンダーフィル樹脂は、キャビティの内側面に沿って這い上がりやすい性質を有しているとも言える。これらの背景を考慮すれば、アンダーフィル樹脂が接合材となるとき、その這い上がりを効果的に抑制し得る突出部の存在意義は極めて大きいことがわかる。
この発明に係る多層セラミック基板の製造方法において、生の積層体を作製するにあたって、基板用セラミックグリーン層となるべき複数の基板用セラミックグリーンシートを準備し、基板用セラミックグリーンシートの特定のものの上に、層間拘束層を形成した後、層間拘束層が形成された基板用セラミックグリーンシートを含む基板用セラミックグリーンシートに、キャビティとなるべき貫通孔を設けるようにすれば、層間拘束層が貫通孔の内周面にまで垂れるように延びるといった不都合を招くことを確実に防止しながら、貫通孔の周囲領域に層間拘束層を容易に形成することができる。
上述の実施態様において、基板用セラミックグリーンシート上に層間拘束層を形成するにあたって、収縮抑制用無機材料粉末を含む無機材料ペーストを基板用セラミックグリーンシート上に塗布するようにすれば、たとえばスクリーン印刷などを適用して、層間拘束層を、任意のパターンをもって、任意の場所に容易に形成することができる。また、多層セラミック基板に備える導体膜の形成のための工程と同種の工程を適用して、層間拘束層を形成することができるので、層間拘束層の形成のための工程を簡素化することができるとともに、層間拘束層を能率的に形成することができる。
この発明に係る多層セラミック基板の製造方法を実施する際に作製される生の積層体において、層間拘束層が、基板用セラミックグリーン層の全面にわたって形成されていると、このような層間拘束層が生の積層体において積層方向にバランス良く配置されていない場合には、焼成工程の結果、得られた多層セラミック基板に反りが生じる可能性がある。これに対して、層間拘束層が、キャビティの周囲領域にのみ位置するように形成されていると、上述のような反りの問題を生じさせにくくすることができる。また、層間拘束層が、キャビティの周囲領域の一部にのみ位置するように形成されていると、反りの問題をより生じさせにくくすることができる。
この発明に係る多層セラミック基板の製造方法において、生の積層体を作製するにあたって、生の積層体の少なくとも一方主面上に、基板用セラミック材料粉末の焼結温度では実質的に焼結しない収縮抑制用無機材料粉末を含む、外側拘束層を形成するようにすれば、焼成工程において、生の積層体全体の収縮を抑制することができる。そのため、得られた多層セラミック基板の寸法精度を向上させることができる。
次に、この発明に係る多層セラミック基板によれば、キャビティの内側面に、キャビティの内底面と平行方向に延びる長手の突出部が形成されているので、キャビティ内に収容される電子部品をキャビティの内底面に接合するための接合材が、キャビティの内側面に沿って這い上がることを有利に抑制することができる。その結果、前述した製造方法に係る発明についての場合と同様、キャビティの小型化、ひいては多層セラミック基板の小型化を図ることができるとともに、多層セラミック基板の電気的接続あるいは電気的絶縁に関する信頼性を向上させることができる。
この発明に係る多層セラミック基板において、複数の突出部が、キャビティの内側面上での互いに高さ位置が異なる複数箇所に分布するように形成されていると、上述した接合材の這い上がり抑制効果をより高めることができる。なぜなら、接合材は、少なくとも開口に最も近い突出部を越えてキャビティの内側面に沿って這い上がることがないようにされていれば十分であるからである。
また、突出部の張り出し長さが0.01〜0.2mmとされると、キャビティの大型化を招かないようにしながら、接合材の這い上がりをより確実に抑制することができる。これに関して、前述したように、複数の突出部が設けられていると、張り出し長さが0.005mmにまで短くされても、接合材の這い上がりを確実に抑制することができる。
この発明に係る多層セラミック基板において、キャビティが4つの内側面によって規定される直方体状の空間を与えるものである場合、突出部は、必ずしも、4つの内側面のすべてに形成されなくてもよい。すなわち、突出部は、4つの内側面のうちの少なくとも1つの内側面には形成されなくてもよい。このように、突出部が4つの内側面のすべてに形成されない場合には、この構造を得るための製造方法において、前述したように、層間拘束層は、キャビティの周囲領域の一部にのみ位置するように形成されていればよいので、反りの問題をより生じさせにくくすることができる。
また、上述のように、突出部が少なくとも1つの内側面には形成されない実施態様を採用する場合、接合材の這い上がりが問題となる部分にのみ突出部を形成すればよいことになる。上述のような接合材の這い上がりが問題となる部分としては、次のような部分がある。
すなわち、キャビティ内に収容される電子部品がワイヤボンディングを施すことによって実装されるものである場合、ワイヤボンディングは、電子部品の上面の4辺のうち、たとえば3辺のみに施されるというように、少なくとも1辺にはワイヤボンディングが施されない設計とされていることがある。このような場合、ワイヤボンディングが施される辺については、接合材の這い上がりが適正なワイヤボンディングを阻害することになるが、ワイヤボンディングが施されない辺については、接合材の這い上がりがそれほど問題とはならない。したがって、接合材の這い上がりが問題となる、ワイヤボンディングが施される辺に近接した、キャビティの内側面にのみ突出部を形成すればよいことになる。
また、キャビティ内に収容される電子部品がフリップチップ実装されるものである場合、アンダーフィル樹脂を充填するため、キャビティ内の電子部品とキャビティの内側面との間にノズルを差し込むことが行なわれる。このとき、キャビティの内底面の面積をできるだけ小さくして、キャビティの大型化を招かないようにしながら、ノズルの差し込みを許容する空間を与えるため、電子部品は、ノズルが差し込まれる側とは反対側の内側面側により近接した状態で配置されることが好ましい。その結果、電子部品により近接した内側面側において接合材の這い上がりが起こりやすくなる。したがって、このような電子部品により近接した内側面にのみ突出部を形成するだけで、接合材の這い上がりを効果的に抑制することができる。
図1ないし図4は、この発明の第1の実施形態を説明するためのものである。図1は、多層セラミック基板1を図解的に示す断面図である。図2は、図1に示した多層セラミック基板1の主要部を拡大して示す断面図である。図3は、図1の線A−Aに沿う断面を拡大して部分的に示す図である。
多層セラミック基板1は、複数の積層されたセラミック層2を備えている。また、多層セラミック基板1には、セラミック層2の積層方向における一方端側に開口3を有するキャビティ4が形成されている。
また、多層セラミック基板1は、種々の配線導体を備えている。配線導体としては、特定のセラミック層2の主面に沿って形成されるいくつかの導体膜5および特定のセラミック層2を貫通するように延びるいくつかのビアホール導体6がある。導体膜5には、多層セラミック基板1の外表面に形成されるものや内部に形成されるものがある。
キャビティ4内には、たとえば半導体素子のような電子部品7が収容される。電子部品7は、キャビティ4の内底面8上に付与された接合材9によってキャビティ4内に固定される。接合材9は、電子部品7の実装構造によって、絶縁性の樹脂から構成されても、半田もしくは導電性ペーストのような導電性のものから構成されてもよい。また、電子部品7がバンプ電極(図示せず。)を介して、キャビティ4の内底面8上に実装される場合、電子部品7と内底面8との間には、アンダーフィル樹脂が充填されるが、接合材9は、このようなアンダーフィル樹脂を構成するものであってもよい。
電子部品7は、この実施形態では、ワイヤボンディングによって多層セラミック基板1側の導体膜5と電気的に接続される。図1には、ワイヤボンディングによって形成されたワイヤ10が図示されている。この実施形態では、キャビティ4には段部11が形成され、ワイヤ10が接続される導体膜5は、段部11上に位置している。
このような構成を有する多層セラミック基板1において、この発明の特徴となる構成として、キャビティ4の内側面12には、キャビティ4の内底面8と平行方向に延びる長手の突出部13が形成されている。また、この実施形態では、複数の突出部13が、キャビティ4の内側面12上での互いに高さ位置が異なる複数箇所に分布するように形成されている。
これら突出部13は、接合材9が、未硬化の段階で、キャビティ4の内側面12に沿って這い上がることを抑制するように作用するものである。図1では、接合材9が、キャビティ4の内底面8に最も近い突出部13を越えて這い上がらないようにされた状態が図示されているが、図示したように、複数の突出部13が形成されている場合には、接合材9は、少なくとも開口3に最も近い突出部13を越えて這い上がらないようにされていれば十分である。
図2に示すように、突出部13は、キャビティ4の内底面8と平行方向に測定した張り出し長さLが0.01〜0.2mmの範囲に選ばれることが好ましい。このように、張り出し長さLを0.01〜0.2mmの範囲に選ぶことにより、キャビティ4の大型化を招くことなく、接合材9の這い上がりを確実に抑制することができる。なお、この実施形態のように、複数の突出部13が形成される場合には、上述の張り出し長さLの下限値を0.005mmにまで短くしたとしても、接合材9が、電子部品7の上面、あるいはキャビティ4の周囲領域、より特定的には、段部11の上面上にまで這い上がることを確実に抑制することができる。
図1ないし図3において、層間拘束層14が図示されている。この層間拘束層14は、突出部13の形成にあたって重要な役割を果たすものである。
次に、多層セラミック基板1の製造方法について説明する。上述の層間拘束層14の機能は、多層セラミック基板1の製造方法の説明から明らかになる。
図4は、多層セラミック基板1を製造するために作製される生の積層体21を図解的に示す断面図である。生の積層体21は、図1に示した多層セラミック基板1が有する要素に対応する要素を備えている。したがって、図4において、図1に示した要素に対応する要素には、特に支障がない限り、同じ参照符号を付し、重複する説明を省略することがある。
生の積層体21は、セラミック層2となるべき複数の積層された基板用セラミックグリーン層22を備えている。基板用セラミックグリーン層22は、基板用セラミック材料粉末を含んでいる。基板用セラミック材料としては、たとえば1000℃以下といった比較的低温で焼結可能な低温焼結セラミック材料が有利に用いられる。
低温焼結セラミック材料としては、たとえば、酸化バリウム、酸化ケイ素、アルミナ、酸化カルシウムおよび酸化ホウ素の混合物のように、焼成工程において、ガラスを生成する組成のものを用いることができる。また、これに代えて、たとえばアルミナのようなフィラーとなるセラミックと、ホウケイ酸系ガラス、または酸化ケイ素のような焼結助剤として作用するガラスとを混合としたものを用いることもできる。
生の積層体21は、多層セラミック基板1において形成されていたキャビティ4を有している。キャビティ4は、基板用セラミックグリーン層22の積層方向における一方端側に開口3を形成している。
生の積層体21には、また、多層セラミック基板1において備えていた導体膜5およびビアホール導体6が形成されている。
さらに、生の積層体21には、層間拘束層14が形成されている。層間拘束層14は、前述した基板用セラミック材料粉末の焼結温度では実質的に焼結しない収縮抑制用無機材料粉末を含んでいる。この収縮抑制用無機材料粉末としては、たとえば、アルミナ、ジルコニア、マグネシア、ムライト、石英等の酸化物無機材料粉末、あるいは、窒化ホウ素等の非酸化物系無機材料粉末等を用いることができる。層間拘束層14は、この実施形態では、図3によく示されているように、キャビティ4の周囲領域にのみ位置するように形成されている。
このような生の積層体21を作製するため、好ましくは、次のような工程が実施される。
まず、基板用セラミックグリーン層22となるべき、たとえば厚み20〜200μm程度の複数の基板用セラミックグリーンシートが用意される。
次に、基板用セラミックグリーンシートの特定のものに、ビアホール導体6のための貫通孔がそれぞれ設けられ、そこに導電性ペーストが充填されることによって、ビアホール導体6が形成される。
また、特定の基板用セラミックグリーンシート上に、導電性ペーストが所定のパターンをもって印刷され、それによって、導体膜5が形成される。
また、特定の基板用セラミックグリーンシート上に、たとえば厚み1〜10μm程度の層間拘束層14が形成される。層間拘束層14を形成するため、前述した収縮抑制用無機材料粉末を含む無機材料ペーストを印刷等により基板用セラミックグリーンシート上に塗布する工程が実施されることが好ましい。このような工程を採用することにより、層間拘束層14を、任意のパターンをもって任意の場所に容易に形成することができる。なお、上述の工程を採用する代わりに、収縮抑制用無機材料粉末を含むグリーンシートを予め成形しておき、これを基板用セラミックグリーンシート上に積層するようにしてもよい。
以上のようなビアホール導体6を形成する工程、導体膜5を形成する工程および層間拘束層14を形成する工程は、これらを実施する順序を任意に変更することができる。
次に、層間拘束層14が形成された基板用セラミックグリーンシートを含む複数の基板用セラミックグリーンシートに、キャビティ4となるべき貫通孔を設ける工程が実施される。この実施形態のように、層間拘束層14を形成した後に、キャビティ4となるべき貫通孔を設けるようにすれば、層間拘束層14を構成するペースト材料が貫通孔の内周面上にまで垂れ落ちることを防止することができる。このような利点を望まないならば、貫通孔を設けた後、層間拘束層14を形成するようにしてもよい。
次に、上述のように、貫通孔が設けられた基板用セラミックグリーンシートを含む複数の基板用セラミックグリーンシートが積層され、たとえば静水圧法によりプレスされる。なお、この段階では、キャビティ4の内側面12に突出部13が形成されていないので、突出部13がプレス工程において不所望にも変形してしまうような問題には遭遇し得ない。
この実施形態では、図4に示すように、生の積層体21の主面上に、基板用セラミック材料粉末の焼結温度では実質的に焼結しない収縮抑制用無機材料粉末を含む、外側拘束層23および24が形成される。この外側拘束層23および24に含まれる収縮抑制用無機材料粉末は、前述した層間拘束層14に含まれる収縮抑制用無機材料粉末と同じあっても異なっていてもよい。
外側拘束層23および24は、通常、外側拘束層23および24となるべきグリーンシートを予め成形しておき、これを生の積層体21の主面上に積層することによって形成される。この場合、生の積層体21の外表面上に位置する導体膜5については、外側拘束層23および24の少なくとも一方上に形成しておき、生の積層体21の外表面上にこれを転写することによって形成するようにしてもよい。
なお、外側拘束層23および24は、収縮抑制用無機材料粉末を含む無機材料ペーストを生の積層体21の主面上に塗布して形成するようにしてもよい。また、外側拘束層23および24の一方については、これを省略してもよい。また、図4では、外側拘束層23に貫通孔が形成されているが、このような貫通孔は形成されていなくてもよい。
以上のような工程が、後で分割されることによって、複数の多層セラミック基板1を得ることができる集合状態の積層体を得るように実施される場合には、生の積層体12を得た段階で、あるいは外側拘束層23および24を形成した段階で、後に実施される分割を容易にするためのブレイクライン(図示せず。)が生の積層体21の厚み方向の一部に相当する深さをもって形成される。
次に、生の積層体21が焼成される。この焼成工程では、基板用セラミック材料粉末が焼結するが収縮抑制用無機材料粉末が実質的に焼結しない温度で実施される。この焼成工程において、生の積層体21または多層セラミック基板1が不所望にも反ることを防止するため、生の積層体21を積層方向に加圧しておいてもよい。
上述の焼成工程において、外側拘束層23および24は、実質的に焼結しないため、焼結による収縮は生じない。そのため、生の積層体21に対して、その収縮を抑制するように作用する。その結果、焼結後の多層セラミック基板1における寸法精度を高めることができる。なお、焼成工程を終えたとき、外側拘束層23および24は、通常、焼結後の多層セラミック基板1から除去される。この除去は、外側拘束層23および24が焼結していないので、これを容易に行なうことができる。
また、注目すべきは、上述の焼成工程において、層間拘束層14より基板用セラミックグリーン層22の方がより大きく収縮することである。これによって、図1および図2によく示されているように、キャビティ4の内側面12に、層間拘束層14による長手の突出部13が形成される。
この実施形態では、層間拘束層14は、図3によく示されているように、キャビティ4の周囲領域にのみ位置するように形成されている。これによって、層間拘束層14が基板用セラミックグリーン層22の全面にわたって形成されている場合に遭遇し得る反りの問題を生じさせにくくすることができる。
また、層間拘束層14には、焼成工程の結果、基板用セラミックグリーン層22に含まれていたガラス成分等の材料の一部が浸透し、これによって、層間拘束層14が固着される。したがって、層間拘束層14は、製品としての多層セラミック基板1から除去されるものではない。
次に、焼結後の多層セラミック基板1の外表面に露出している導体膜5に対して、めっきが施される。
次に、キャビティ4の内底面8上に接合材9が付与され、接合材9上に電子部品7を配置した状態で、接合材9を介して電子部品7をキャビティ4の内底面8に接合する工程が実施される。
次に、ワイヤボンディング工程が実施され、電子部品7と特定の導体膜5とがワイヤ10によって電気的に接続される。
その後、必要に応じて、図示しないが、キャビティ4が樹脂によって封止され、多層セラミック基板1の外表面上に表面実装部品が搭載され、また、表面実装部品を覆うように金属ケースが取り付けられる。
図5および図6は、この発明の第2の実施形態を説明するためのものである。図5は、前述の図1に対応する図であり、図6は、前述の図2に対応する図である。
第1の実施形態では、層間拘束層14を複数層に形成し、複数の突出部13を形成するようにしたが、突出部13の数は任意に変更することができる。第2の実施形態による多層セラミック基板1aでは、図5および6に示すように、基板用セラミックグリーン層22間の1つの界面に沿って層間拘束層14が形成され、単に1つの突出部13が形成されているにすぎない。
第2の実施形態によっても、突出部13の張り出し長さLを十分にとるようにすれば、接合材9の這い上がりを十分に抑制することができる。この場合、突出部13の張り出し長さLは、0.01mm以上にされることが好ましい。
なお、図5および図6に示した実施形態では、突出部13は、キャビティ4の内底面8に最も近い2つのセラミック層2の界面に対応する高さ位置に形成されたが、これとは異なる高さ位置に形成されてもよい。
図7および図8は、この発明の第3の実施形態による多層セラミック基板1bを示すものである。図7は、図1に対応する図であり、図8は、図3に対応する図である。図7および図8において、図1および図3に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
キャビティ4は、通常、4つの内側面12によって規定される直方体状の空間を与えるものである。第3の実施形態では、図7および図8に示すように、突出部13は、互いに対向する2つの内側面12aおよび12bのうちの一方、すなわち内側面12aにのみ形成されている。したがって、層間拘束層14は、キャビティ4の周囲領域の一部にのみ、すなわち内側面12aに沿う部分にのみ位置するように形成されている。
他方、電子部品7は、その上面の4辺のうちの少なくとも1辺にはワイヤボンディングが施されない設計のものである。より具体的には、図7において、電子部品7の右側の辺にはワイヤボンディングが施されるが、左側の辺にはワイヤボンディングが施されない。
したがって、電子部品7の左側の辺に近接するキャビティ4の内側面12bについては、前述したように突出部が形成されず、そのため、接合材9の這い上がりがたとえ生じたとしても、それほど問題となることはない。
他方、電子部品7の右側の辺に近接するキャビティ4の内側面12aについては、突出部13が形成されているので、接合材9の這い上がりを効果的に抑制することができ、そのため、適正なワイヤボンディングを阻害する事態を生じさせにくくすることができる。
図9は、この発明の第4の実施形態による多層セラミック基板1cを示す、図1または図7に対応する図である。図9において、図1または図7に示す要素に相当する要素には同様の参照符号をし、重複する説明は省略する。
第4の実施形態では、キャビティ4内に収容される電子部品7aは、フリップチップ実装されるものである。そのため、電子部品7aは、バンプ電極17を備え、バンプ電極17は、キャビティ4の内底面8上に形成された導電ランド(図示せず。)と電気的に接続されている。
他方、キャビティ4において、図9で図示された、互いに対向する2つの内側面12aおよび12bのうち、内側面12aにのみ、突出部13が形成されている。また、図9では図示されないが、キャビティ4の他の互いに対向する2つの内側面にも、突出部が形成されていることが好ましい。
第4の実施形態では、電子部品7aの、バンプ電極12による実装を終えた後、電子部品7aとキャビティ4の内底面8との間には、アンダーフィル樹脂としての接合材9が充填される。この充填を行なうため、図9において想像線で示すようなノズル18が用いられる。したがって、電子部品7aが実装された後であっても、キャビティ4内には、ノズル18の差し込みを許容するための空間が残されていなければならない。
上述の空間を与えるため、電子部品7aは、突出部13が形成された内側面12aの方により近接した状態で配置される。その結果、内側面12a側において接合材9の這い上がりが生じやすくなるが、内側面12aには突出部13が形成されているので、キャビティ4を大型化することなく、このような這い上がりを効果的に抑制することができる。
図10は、この発明の第5の実施形態による多層セラミック基板1dを示す、図1に対応する図である。図10において、図1に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第5の実施形態では、層間拘束層14が、セラミック層2の全面にわたって延びるように形成されている。このような層間拘束層14を形成するため、セラミック層2となるべき基板用セラミックグリーンシート上に、全面にわたって収縮抑制用無機材料粉末を含む無機材料ペーストを塗布しても、あるいは、収縮抑制用無機材料粉末を含むグリーンシートを予め成形しておき、これを基板用セラミックグリーンシート上に積層をするようにしてもよい。
上述のように、層間拘束層14がセラミック層2の全面にわたって延びるように形成される場合、焼成工程での反りが生じやすくなるため、層間拘束層14を、生の積層体において積層方向にバランス良く配置することが好ましい。
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
たとえば、生の積層体21を作製するため、上述した実施形態では、基板用セラミックグリーン層22となるべき複数の基板用セラミックグリーンシートを準備し、これら基板用セラミックグリーンシートを積層するようにしたが、基板用セラミック材料粉末を含むスラリーを塗布する工程を繰り返すことによって、複数の基板用セラミックグリーン層22が積層された構造を得るようにしてもよい。
また、図示した実施形態では、キャビティ4が段部11を有するものであったが、段部を持たないキャビティを有する多層セラミック基板に対しても、この発明を適用することができる。
この発明の第1の実施形態を説明するための多層セラミック基板1を図解的に示す断面図である。 図1に示した多層セラミック基板1の主要部を拡大して示す断面図である。 図1の線A−Aに沿う断面を拡大して部分的に示す図である。 図1に示した多層セラミック基板1を製造するために作製される生の積層体21を図解的に示す断面図である。 この発明の第2の実施形態による多層セラミック基板1aを図解的に示す図1に対応する断面図である。 図5に示した多層セラミック基板1aの主要部を拡大して示す図2に対応する図である。 この発明の第3の実施形態による多層セラミック基板1bを示す図1に対応する図である。 図7に示した多層セラミック基板1bについての図3に対応する断面図である。 この発明の第4の実施形態による多層セラミック基板1cを図解的に示す、図1または図7に対応する図である。 この発明の第5の実施形態による多層セラミック基板1dを図解的に示す、図1に対応する図である。 この発明にとって興味ある従来技術としての多層セラミック基板51を図解的に示す断面図である。 図11に示した多層セラミック基板51を製造するために作製される生の積層体の主要部を拡大して図解的に示す断面図である。
符号の説明
1,1a,1b,1c,1d 多層セラミック基板
2 セラミック層
3 開口
4 キャビティ
7 電子部品
8 内底面
9 接合材
10 ワイヤ
12,12a,12b 内側面
13 突出部
14 層間拘束層
17 バンプ電極
21 生の積層体
22 基板用セラミックグリーン層
23,24 外側拘束層
L 張り出し長さ

Claims (14)

  1. 基板用セラミック材料粉末を含む、複数の積層された基板用セラミックグリーン層を備え、前記基板用セラミックグリーン層の積層方向における一方端側に開口を形成するキャビティを有し、さらに、前記基板用セラミックグリーン層間には、前記基板用セラミック材料粉末の焼結温度では実質的に焼結しない収縮抑制用無機材料粉末を含む、層間拘束層が、前記キャビティの周囲領域の少なくとも一部に位置するように形成されている、生の積層体を作製する工程と、
    前記生の積層体を、前記基板用セラミック材料粉末が焼結するが前記収縮抑制用無機材料粉末が実質的に焼結しない温度で焼成する工程と
    を備え、
    前記焼成する工程では、前記層間拘束層より前記基板用セラミックグリーン層の方がより大きく収縮し、それによって、前記層間拘束層による長手の突出部が前記キャビティの内側面に形成される、
    多層セラミック基板の製造方法。
  2. 前記生の積層体を作製する工程は、
    前記基板用セラミックグリーン層となるべき複数の基板用セラミックグリーンシートを準備する工程と、
    前記基板用セラミックグリーンシートの特定のものの上に、前記層間拘束層を形成する工程と、
    前記層間拘束層が形成された基板用セラミックグリーンシートを含む前記基板用セラミックグリーンシートに、前記キャビティとなるべき貫通孔を設ける工程と、
    前記貫通孔が設けられた基板用セラミックグリーンシートを含む前記基板用セラミックグリーンシートを積層しかつプレスする工程と
    を備える、請求項1に記載の多層セラミック基板の製造方法。
  3. 前記基板用セラミックグリーンシート上に層間拘束層を形成する工程は、前記収縮抑制用無機材料粉末を含む無機材料ペーストを前記基板用セラミックグリーンシート上に塗布する工程を含む、請求項2に記載の多層セラミック基板の製造方法。
  4. 前記生の積層体において、前記層間拘束層は、前記キャビティの周囲領域にのみ位置するように形成されている、請求項1ないし3のいずれかに記載の多層セラミック基板の製造方法。
  5. 前記生の積層体において、前記層間拘束層は、前記キャビティの周囲領域の一部にのみ位置するように形成されている、請求項4に記載の多層セラミック基板の製造方法。
  6. 前記生の積層体を作製する工程は、前記生の積層体の少なくとも一方主面上に、前記基板用セラミック材料粉末の焼結温度では実質的に焼結しない収縮抑制用無機材料粉末を含む、外側拘束層を形成する工程を含む、請求項1ないし5のいずれかに記載の多層セラミック基板の製造方法。
  7. 前記焼成する工程の後、接合材を介して前記電子部品を前記キャビティの内底面に接合する工程をさらに備える、請求項1ないし6のいずれかに記載の多層セラミック基板の製造方法。
  8. 複数の積層されたセラミック層を備え、かつ前記セラミック層の積層方向における一方端側に開口を形成するキャビティを有する、多層セラミック基板であって、
    前記キャビティの内側面には、前記キャビティの内底面と平行方向に延びる長手の突出部が形成されている、多層セラミック基板。
  9. 複数の前記突出部が、前記キャビティの内側面上での互いに高さ位置が異なる複数箇所に分布するように形成されている、請求項8に記載の多層セラミック基板。
  10. 前記突出部は、前記キャビティの内底面と平行方向に測定した張り出し長さが0.005〜0.2mmである、請求項9に記載の多層セラミック基板。
  11. 前記キャビティ内に収容される電子部品および前記キャビティの内底面と前記電子部品とを接合する接合材をさらに備え、前記接合材は、少なくとも前記開口に最も近い前記突出部を越えて前記キャビティの内側面に沿って這い上がることがないようにされている、請求項9または10に記載の多層セラミック基板。
  12. 前記突出部は、前記キャビティの内底面と平行方向に測定した張り出し長さが0.01〜0.2mmである、請求項8に記載の多層セラミック基板。
  13. 前記キャビティ内に収容される電子部品および前記キャビティの内底面と前記電子部品とを接合する接合材をさらに備え、前記接合材は、前記突出部によって、前記キャビティの内側面に沿って這い上がることが抑制されている、請求項8または12に記載の多層セラミック基板。
  14. 前記キャビティ内に収容される電子部品および前記キャビティの内底面と前記電子部品とを接合する接合材をさらに備え、前記キャビティは、4つの内側面によって規定される直方体状の空間を与えるものであり、前記突出部は、4つの前記内側面のうちの少なくとも1つの前記内側面には形成されていない、請求項8ないし13のいずれかに記載の多層セラミック基板。
JP2004335524A 2004-11-19 2004-11-19 多層セラミック基板の製造方法 Expired - Fee Related JP4581643B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004335524A JP4581643B2 (ja) 2004-11-19 2004-11-19 多層セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004335524A JP4581643B2 (ja) 2004-11-19 2004-11-19 多層セラミック基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010123868A Division JP4985821B2 (ja) 2010-05-31 2010-05-31 多層セラミック基板

Publications (2)

Publication Number Publication Date
JP2006147822A true JP2006147822A (ja) 2006-06-08
JP4581643B2 JP4581643B2 (ja) 2010-11-17

Family

ID=36627163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004335524A Expired - Fee Related JP4581643B2 (ja) 2004-11-19 2004-11-19 多層セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP4581643B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224624A (ja) * 2008-03-17 2009-10-01 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP2009267421A (ja) * 2007-09-06 2009-11-12 Murata Mfg Co Ltd 回路基板及び回路モジュール
WO2015056517A1 (ja) * 2013-10-15 2015-04-23 株式会社村田製作所 部品内蔵基板の製造方法および部品内蔵基板
WO2020012598A1 (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132633A (ja) * 1983-01-20 1984-07-30 Matsushita Electronics Corp 半導体装置
JP2002261203A (ja) * 2001-02-28 2002-09-13 Kyocera Corp バンプ付電子部品の実装構造
JP2003124381A (ja) * 2001-10-17 2003-04-25 Hitachi Kokusai Electric Inc 半導体パッケージ
JP2004095753A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132633A (ja) * 1983-01-20 1984-07-30 Matsushita Electronics Corp 半導体装置
JP2002261203A (ja) * 2001-02-28 2002-09-13 Kyocera Corp バンプ付電子部品の実装構造
JP2003124381A (ja) * 2001-10-17 2003-04-25 Hitachi Kokusai Electric Inc 半導体パッケージ
JP2004095753A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267421A (ja) * 2007-09-06 2009-11-12 Murata Mfg Co Ltd 回路基板及び回路モジュール
JP2009224624A (ja) * 2008-03-17 2009-10-01 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
WO2015056517A1 (ja) * 2013-10-15 2015-04-23 株式会社村田製作所 部品内蔵基板の製造方法および部品内蔵基板
CN105103664A (zh) * 2013-10-15 2015-11-25 株式会社村田制作所 元器件内置基板的制造方法及元器件内置基板
JP5858203B2 (ja) * 2013-10-15 2016-02-10 株式会社村田製作所 部品内蔵基板の製造方法および部品内蔵基板
US9730322B2 (en) 2013-10-15 2017-08-08 Murata Manufacturing Co., Ltd. Production method of component-embedded substrate, and component-embedded substrate
WO2020012598A1 (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置
TWI725426B (zh) * 2018-07-12 2021-04-21 日商三菱電機股份有限公司 半導體裝置
JPWO2020012598A1 (ja) * 2018-07-12 2021-04-30 三菱電機株式会社 半導体装置
JP7080322B2 (ja) 2018-07-12 2022-06-03 三菱電機株式会社 半導体装置
US11557554B2 (en) 2018-07-12 2023-01-17 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
JP4581643B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
JP5614566B2 (ja) 多層基板の製造方法および多層基板
JP6767204B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP4899645B2 (ja) モジュール部品及びその製造方法
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP4581643B2 (ja) 多層セラミック基板の製造方法
JP2007305740A (ja) セラミック多層基板及びその製造方法
JP2006128229A (ja) 複合多層基板
JP4985821B2 (ja) 多層セラミック基板
JP2006196857A (ja) ケース付き複合回路基板及びその製造方法
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2011049354A (ja) 電子装置
JP6204610B2 (ja) 電子素子実装用基板および電子装置
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
JP2013077739A (ja) 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
JP2007317712A (ja) 部品内蔵複合配線基板及びその製造方法
JP4373841B2 (ja) 配線基板
JP6312256B2 (ja) 電子部品収納用パッケージ
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP5078451B2 (ja) 電子部品内蔵モジュール
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP2004095753A (ja) 多層セラミック基板の製造方法
JP2006185977A (ja) 配線基板
JP2017174944A (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP4038610B2 (ja) セラミックス基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

R150 Certificate of patent or registration of utility model

Ref document number: 4581643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees