JP3408987B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JP3408987B2
JP3408987B2 JP08758399A JP8758399A JP3408987B2 JP 3408987 B2 JP3408987 B2 JP 3408987B2 JP 08758399 A JP08758399 A JP 08758399A JP 8758399 A JP8758399 A JP 8758399A JP 3408987 B2 JP3408987 B2 JP 3408987B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
base substrate
manufacturing
cap member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08758399A
Other languages
English (en)
Other versions
JP2000286354A (ja
Inventor
勝巳 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP08758399A priority Critical patent/JP3408987B2/ja
Priority to US09/408,844 priority patent/US6268236B1/en
Priority to TW88121449A priority patent/TW466717B/zh
Priority to DE1999159938 priority patent/DE19959938C2/de
Priority to DE19964316A priority patent/DE19964316B4/de
Publication of JP2000286354A publication Critical patent/JP2000286354A/ja
Priority to US09/764,135 priority patent/US6621161B2/en
Application granted granted Critical
Publication of JP3408987B2 publication Critical patent/JP3408987B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】この発明は、半導体装置及び
その製造方法に関し、特に高周波用半導体素子（例え
ば、ＧａＡｓ−ＦＥＴ）のパッケージの構造と製造方法
に関するものである。
【０００２】
【従来の技術】高周波帯、特にＣ帯、Ｋｕ帯等で利用す
る半導体パッケージにおいては、通常使用されているモ
ールドパッケージでは半導体チップ上に誘電率の大きい
物質（この場合エポキシ樹脂）が密着するため寄生容量
が発生し、特性劣化が生じてしまう。したがって、これ
らに対応するため、通常チップ上が空気となるような中
空キャビティー構造のパッケージを使用するのが一般的
である。
【０００３】
【発明が解決しようとする課題】しかし、この中空構造
パッケージは、通常使われているトランスファモールド
パッケージに比べ次にようなデメリットがあり、生産性
／コスト等でないマイナス面が多かった。先ず第１に、
パッケージを個片状態で搬送する場合、アセンブリ／テ
スト（Ａｓｓｙ／ＴＥＳＴ）工程等で頻繁にパッケージ
を並べ替える必要があり、工程が増える。また、搬送方
式でキャリアベルト等を用いた場合、少々の衝撃でもパ
ッケージがバラける等の問題がある。またキャリアベル
ト搬送の場合、自動機にかけられる数量には限界があり
生産性に劣る。
【０００４】第２に、生産性を向上させるためにリード
フレームのように、金属枠に個片パッケージをＡｇロー
材等でロー付けし、通常のモールドタイプのリードフレ
ーム構造のようにした場合、ロー付けによるコスト上昇
が発生し、また生産性においても特に封止工程において
は個々のパッケージごとに封止を行う必要があり、モー
ルドパッケージと比較するとやはり生産性に劣る。
【０００５】この発明は以上のような従来の課題を解決
するためになされたものであり、モールドパッケージと
同等の生産性とコストを得ながらも、高周波特性におい
て特性劣化の発生しない中空構造パッケージの半導体装
置及びその製造方法を提供しようとするものである。
【０００６】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置の製造方法は、主面に複数の凹部が形成さ
れた板状のベース基板の上記凹部にそれぞれ半導体チッ
プを収容し、上記ベース基板の上記主面の全面に板状の
キャップ部材を接着し、上記ベース基板及び上記キャッ
プ部材を上記複数の凹部の間で分割して上記半導体チッ
プを個別に含む複数の半導体装置を形成するようにした
ことを特徴とするものである。
【０００７】また、請求項２に係る半導体装置の製造方
法は、請求項１において、上記板状ベース基板には、上
記複数の凹部の内部からそれぞれ上記ベース基板の外側
に連通したベース電極を備え、上記半導体チップを上記
凹部内で上記ベース電極に接続することを特徴とするも
のである。
【０００８】また、請求項３に係る半導体装置の製造方
法は、請求項１又は２において、上記ベース基板には、
上記複数の凹部の間で上記ベース基板を貫通する孔部を
形成することを特徴とするものである。
【０００９】また、請求項４に係る半導体装置の製造方
法は、請求項１において、上記ベース基板は、上記電極
を備えた平板状の第１の基板の上に、上記凹部を構成す
るための透孔を有する平板状の第２の基板を接合して形
成することを特徴とするものである。
【００１０】また、請求項５に係る半導体装置の製造方
法は、請求項４において、上記ベース基板には、上記複
数の凹部の間で上記ベース基板を貫通する孔部を形成
し、かつ、上記第１の基板部分の孔径を上記第２の基板
部分の孔径より小さく形成することを特徴とするもので
ある。
【００１１】また、請求項６に係る半導体装置の製造方
法は、請求項１において、上記ベース基板は、複数の凹
部を連続的に形成した２以上の領域が、凹部を形成しな
い領域によって区画されるように形成することを特徴と
するものである。
【００１２】また、請求項７に係る半導体装置の製造方
法は、請求項６において、上記キャップ部材を、上記ベ
ース基板の上記２以上の領域ごとの大きさに区分してそ
れぞれ上記ベース基板の上記主面に接着することを特徴
とするものである。
【００１３】また、請求項８に係る半導体装置の製造方
法は、請求項１において、上記ベース基板の上記主面
に、隣接する２以上の上記孔部を連通する溝部、および
／または、隣接する上記孔部と凹部とを連通する溝部を
形成することを特徴とするものである。
【００１４】また、請求項９に係る半導体装置の製造方
法は、請求項１又は７において、上記キャップ部材の上
記ベース基板の主面への接着は、上記キャップ部材の接
着面にドット状に接着材を塗布して行うことを特徴とす
るものである。
【００１５】また、請求項１０に係る半導体装置の製造
方法は、請求項１〜９において、上記ベース基板とし
て、低純度アルミナ材料又は有機系材料を用いることを
特徴とするものである。
【００１６】また、請求項１１に係る半導体装置の製造
方法は、請求項１〜９において、上記キャップ部材とし
て、低純度アルミナ材料又は有機系材料を用いることを
特徴とするものである。
【００１７】また、請求項１２に係る半導体装置は、請
求項１〜１１のいずれかの製造方法によって製造された
ことを特徴とするものである。
【００１８】また、請求項１３に係る半導体装置は、表
面に平行な断面形状が略四角形であり、裏面にベース電
極を有する平板状の第1の基板と、上記第1の基板の表面
に接合され、上記第１の基板の表面に対し垂直に形成さ
れた透孔を有し、かつ上記第１の基板の表面に平行な断
面形状の外延が上記第１の基板の断面形状と略同形状で
ある第２の基板と、上記第２の基板に形成された透孔を
覆い、上記第２の基板に接合された平板状のキャップ部
材と、上記第１の基板の表面、上記第２の基板に形成さ
れた透孔の側面、及び上記キャップ部材により囲まれた
空間の内部に収納され、上記ベース電極に電気的に接続
された半導体チップとを備えた半導体装置であって、上
記第１及び第２の基板のそれぞれの側面において、上記
第２の基板とキャップ部材との接合面から上記第１の基
板の裏面にかけて、上記第１及び第２の基板の断面形状
をなす四角形の稜角が削られているものである。
【００１９】また、請求項１４に係る半導体装置は、請
求項１３のものにおいて、第１の基板の断面形状をなす
四角形の稜角よりも、第２の基板の断面形状をなす四角
形の 稜角の方がより多く削られているものである。
【００２０】また、請求項１５に係る半導体装置は、請
求項１３のものにおいて、第２の基板とキャップ部材と
の接合面の第２の基板側に、空間から第２の基板の側面
に連通する溝部が形成されているものである。
【００２１】また、請求項１６に係る半導体装置は、請
求項１３のものにおいて、第１の基板として、低純度ア
ルミナ材料又は有機系材料を用いるものである。
【００２２】また、請求項１７に係る半導体装置は、請
求項１３のものにおいて、第２の基板として、低純度ア
ルミナ材料又は有機系材料を用いるものである。
【００２３】また、請求項１８に係る半導体装置は、請
求項１３のものにおいて、キャップ部材として、低純度
アルミナ材料又は有機系材料を用いるものである。
【００２４】
【発明の実施の形態】以下、図面にしたがって、この発
明の実施の形態について説明する。図中、同一又は相当
に部分には同一符号を付して、説明を簡略化ないし省略
する。 実施の形態１． 図１〜図４は、この発明の実施の形態１を説明するため
の図である。図１は、ベースパッケージ基板とキャップ
部材との接合前の状態を示す斜視図、図２は、構造と製
造工程を説明するための断面図、図３はベースパッケー
ジ基板の構造を説明するための図で、（ａ）は斜視図、
（ｂ）は部分拡大の平面図、図４は、封止したベースパ
ッケージ基板の部分拡大の断面図である。
【００２５】図１及び図２を参照して、１は、中空構造
パッケージのベースパッケージ基板（以下、適宜、ベー
ス基板と略称する）、２はキャップ部材、３はシート状
の接着剤であり、図２に示すように、ベース基板１の表
面（主面）に、キャップ部材２が接着剤３により接着さ
れている。
【００２６】ベース基板１の構成は、図２（ａ）、
（ｂ）に示すように、下側の第１の基板１Ａと上側の第
２の基板１Ｂとが接合されて形成されている。第１の基
板（下側基板）１Ａは、比較的大判サイズの平板状の基
板であり、表面（図示上側）には電極としての導電性パ
ターンが形成され（図示省略）、裏面（図示下側）に表
出した外部電極（後述、図２には示されていない）に通
じている。また、第２の基板（上側基板）１Ｂには、中
空構造の凹部（キャビティー）を形成するための透孔が
形成されている。これらの第１の基板１Ａと第２の基板
１Ｂとは、積層方式により１枚のベース基板１として積
層され、複数の凹部４（キャビティー）を形成してい
る。
【００２７】図２（ａ）において、７は半導体チップ、
８はリード線であり、半導体チップ７はベース基板１の
凹部４に搭載され、その電極はリード線８により、第１
の基板１Ａの導電性パターン（ベース電極）に接続され
ている。
【００２８】図２（ｂ）は、ベース基板１の半導体チッ
プ７を、キャップ部材２と接着剤３により封止した状態
を示す断面図である。９はスクライブラインを示し、図
２（ｃ）は、スクライブラインから分離された個々の半
導体パッケージ（半導体装置）を示す。図４は、図２
（ｂ）の部分拡大図である。図４には、ベース基板１の
裏面（図示下側）に表出した外部電極１１が示されてい
る。これは、凹部４の内部に配置されている電極として
の導電性パターンと導通している。この外部電極１１
は、分離されたパッケージを実装するとき、電気的接続
をするためのものである。
【００２９】図３（ａ）に示すように、ベース基板１に
は、４つの領域に区分して、複数の凹部４のグループが
形成されている。それぞれの領域には、凹部４がマトリ
ックス状に敷き詰められている。したがって、第１の基
板１Ａの表面には、外部端子１１と電気導通させるため
の導電性パターンも面内４つの領域（エリア）に均等に
配置されている。
【００３０】また、ベース基板１には、図３（ｂ）の部
分拡大した平面図に示すように、複数の凹部４の間ごと
に、ベース基板１を貫通する孔部５（キャスタレーショ
ン）が形成されている。６は、凹部４に搭載された半導
体チップ７の表面の電極の様子を示している。孔部５
は、第１の基板１Ａと第２の基板１Ｂとを含むベース基
板１を貫通して形成されている。これは、第一に、第１
の基板１Ａの表面の導電性パターンと裏面に表出する外
部端子１１を導通させるメタライズ引き回しのため、第
二に、エンドユーザでの２次実装時の半田フイレット確
認のため、第三に、封止工程時のガス抜きのために、配
置、形成されている。このベース基板１、また、第１の
基板１Ａ、第２の基板１Ｂの材質は、純度の比較的低い
（例えば、90％）アルミナ基板を用いるか、もしくは有
機系基板を用いる。
【００３１】キャップ部材２（ＣＡＰ材）には、あらか
じめべ一ス基板１と接合する面に耐湿性のシート状の接
着材３を付着させておく。あるいは、低湿性の接着剤３
を一面に塗布する。キャップ部材２の材質には、純度の
低く非常に薄いアルミナ基板を用いるか、有機系基板を
用いる。キャップ部材２は、図１に示すように、４つの
凹部領域に対応した大きさであり、べ一ス基板１の約１
／４程度のサイズである。
【００３３】次に、製造方法について説明する。先ず、
ベース基板ｌは、平板状の第１の基板１Ａに、複数の透
孔がマトリックス状に形成された第２の基板１Ｂを接合
させ、キャビティー構造を持ったベース基板１を形成す
る。このように、ベース基板１は２層構造とし、１層目
のみ（第１の基板１Ａ）に電極配線を引き回し、２層目
（第２の基板１Ｂ）はキャビティーを構成する層とす
る。
【００３４】また、図３（ａ）に示すように、パッケー
ジの敷詰め方法を、ベース基板１内を複数の凹部を連続
的に形成した４つの領域に振り分け、凹部を形成しない
領域１Ｃをベース基板１の中央に十字状に設け、これに
はり（梁）の作用をもたせ強度を与える。さらに、ベ−
ス基板１の凹部４（キャビティー）周辺に裏面と貫通し
た孔部（キャスタレーション）５を配置する。
【００３５】次に、このように形成したベース基板ｌの
凹部４（キャビティー）内に半導体チップ７を実装し、
ワイヤ８により外部端子ｌｌと電気導通させる。このダ
イボンド、ワイヤボンド工程が完了した後、このベース
基板１の４つの領域（エリア）にキャップ部材２を乗せ
る。このとき、キャップ部材２のサイズをベース基板の
１／４サイズにする。その後、熱と荷重により耐湿性接
着剤（又は接合材）２を固着させる。このあとキャップ
部材２が固着したベース基板ｌをダイシングテープに貼
り付けダイサーによりダイシングライン９の部分を分離
し、個々の半導体チップを収容したパッケージを半導体
装置として得ることができる。
【００３６】以上、部材構造と製法について説明した
が、次にこの実施の形態の特徴とメリットを整理して説
明する。
【００３７】（１）本実施の形態では、板状のベース基
板の複数の凹部にそれぞれ半導体チップを収容し、この
上に板状のキャップ部材を接着して、ダイシング分離す
るので、トランスファモールドと同等の封止性、分離性
を得ることができる。また、高周波特性に有利な中空パ
ッケージの構造を維持したままで、モールドパッケージ
と同等の生産性、コストのパッケージを得ることができ
る。特に封止工程の生産性は、従来に比較し大幅アップ
する。
【００３８】（２）本実施の形態では、図１、図２に示
すように、キャビティー構造を持ったベース基板１上に
接着材付きの平板状キャップ（ＣＡＰ）２を乗せ、ダイ
シング、ワイヤーソーにより分離する。パッケージ（Ｐ
ＫＧ）分離方式にはいろいろあるが、本実施の形態のよ
うに、ダイシング、ワイヤーソーを使用することによ
り、次のような効果がある。 （イ）パッケージ（ＰＫＧ）分離時にキャップ（ＣＡ
Ｐ）とパッケージ（ＰＫＧ）接合面に加わる応力を減ら
すことができ、接合面剥がれが防止でき気密性を維持す
ることができる。 （ロ）切り出した後のパッケージ（ＰＫＧ）外形寸法に
ついて高い精度が得られる。 （ハ）レーザスクライブ等を使用した時は、切断面に焼
け／汚れが発生する等の問題があるが、ダイシング、ワ
イヤーソーの場合、焼け／汚れの発生がない等のメリッ
トが得られる。 （ニ）キャップ形状は、板状で薄い（１ｍｍ以下）もの
を使用する。板状態にすることで、キャップ部材コスト
が低減できる。また、パッケージ（ＰＫＧ）上へキャッ
プを搭載する際、キャップが板状態であるため位置合わ
せをする必要なく、製造装置コストが低減できるなどの
メリットが得られる。
【００３９】（３）また、本実施の形態では、図３、図
４に示すように、ベ−ス基板の複数の凹部４（キャビテ
ィー部）の周辺にそれぞれ裏面と貫通した孔部５（キャ
スタレーション）を配置する。封止時の熱処理により凹
部４（キャビティー）内の体積が膨張する時、空気が押
し出されキャップ部材とベース基板の間に入り込みボイ
ドとなるが、上記に述べた孔部５（キャスタレーショ
ン）を設けることで樹脂内に溜まるボイドのガス抜き穴
となり、ボイド発生を抑えリーク不良の低減を実現でき
る。通常、高周波半導体チップは、特性を維持するため
チップ上のパッシベーション膜厚を限りなく薄くしてい
るため、パッケージ内へ水分進入を防止しなければ特性
劣化となるため、リーク不良の発生は許されない。
【００４０】（４）また、本実施の形態では、ベース基
板は２層構造とし、１層目のみ電極配線を引き回し、２
層目は凹部４（キャビティー）を構成する層であると共
にキャップ封止時の樹脂だれ防止の層とする。一般に、
封止用の接着材で粘性の低い樹脂を使用する場合、封止
時の樹脂キュア時に樹脂流れが発生し、孔部５（キャス
ターレーション）側面に配置された外部電極、特に１層
目の孔部５（キャスターレーション）側面の電極上部を
覆ってしまう。この場合、エンドユーザでの基板への実
装の際、この外部電極に半田がウェットせず不具合が発
生する。特に２層目を持たないベースパッケージの場
合、側面電極に樹脂流れが発生し不具合が発生する。こ
の実施の形態では、２層目を設けるので、この層の厚さ
で樹脂流れが防止可能となる。
【００４１】（５）また、本実施の形態では、ベース基
板、キャップ部材に共に低純度アルミナ材質を使う。あ
るいは、キャップ部材に厚さの薄い材質または有機系材
質を使う。アルミナ純度の低い材質はダイシング性が良
いため、比較的処理速度が早く、またブレード寿命を長
くすることができる。またキャップ部材について薄いセ
ラミック、または有機系基板を使用するのは、ベース基
板のアルミナは比較的反りの大きい材料であるが、封止
する時キャップ部材が薄ければ、ベース基板反りにキャ
ップ部材も十分追従することができ、良好な封止性を得
ることができる。またダイシング性もより容易となる。
【００４２】（６）また、本実施の形態では、パッケー
ジの敷詰め方法を、ベース基板内の４つにエリアに均等
に振り分け、ベース基板の中央に十字のはり（梁）を設
けると共に、キャップ部材のサイズをベース基板の１／
４サイズにする。（図１、図３参照）ベース基板が大判
化し、且つ薄くなるとベース基板の強度が低下するが、
十字のはりを設けることでベース基板の強度を上げるこ
とができる。またダイボンド、ワイヤボンド工程時に、
この十字部分を抑えることでベース基板の反りを面全体
で低減することができ、安定したボンディングを得るこ
とができる。上記理由に伴い、キャップ部材もベース基
板の４エリアと同等のサイズにする（１／４）ことで封
止時の熱膨張差によるベース基板の反りを抑えると共
に、キャップエリアの中央と端部の残留応力を小さくで
きる。
【００４３】（７）また、本実施の形態では、ベース基
板としてアルミナ材ではなく、ガラスエポキシ系材料等
の有機系基板を使うことができる。Ｃ帯、Ｋｕ帯での高
周波特性劣化を考慮しベース基板はアルミナ材を選択し
たが、パッケージサイズが小さい場合その特性劣化は無
視されてくる。この場合、パッケージ分離性が良く、反
りの少ないガラスエポキシ材料等を使用することでより
生産性を向上することができる。
【００４４】実施の形態２． 図５は、この発明の実施の形態２を説明するための図で
あり、封止する前のベースパッケージ基板１を部分拡大
した上面図である。ベース基板１の第２の基板１Ｂ（上
側基板）の上面において、封止時の熱処理により凹部４
（キャビティー）内の体積が膨張する時、空気が押し出
され、キャップ部材２（ＣＡＰ部材）とベース基板１内
に入り込みボイドとなるが、このボイドの大半は実施の
形態１で述ベたように孔部５（キャスタレーション）の
穴を通して抜けるが、若干はパッケージ分離をする際の
ダイシングライン上に残ってしまう。
【００４５】このボイドはシート基板状態ではリークし
ないが、パッケージ分離した際リーク不良となる場合が
ありうる。これを改善するため、ベース基板１の上面に
おいて、隣接する孔部５（キャスタレーション）を連通
する溝部１０Ａを形成する。また、この溝部１０Ａに直
交し、溝部１０Ａと凹部４とを連通する溝部１０Ｂを設
ける。これらの溝部１０Ａ、及び／又は、１０Ｂを設け
ることにより、ダイシングライン上に残るボイドを積極
的に抜き、ダイシング後のパッケージリークを低減する
ことができる。
【００４７】実施の形態３． 図６は、この発明の実施の形態３を説明するための図で
あり、封止した状態でのベースパッケージ基板１を部分
拡大した断面図である。封止用の接着材３で粘性の低い
樹脂を使用する場合、封止時の樹脂キュア時に樹脂流れ
が発生し、ベース基板１に形成した孔部５が同一内径で
伸びている場合、孔部５（キャスタレーション）の側面
に配置された外部電極ｌｌの上部を覆ってしまうおそれ
がある。この場合、エンドユーザでの基板への実装の
際、この外部電極に半田がウェットせず不具合が発生す
る。
【００４８】これを解決するため、図６に示すように、
ベ−ス基板１のうち、第１の基板1Ａ（下側の１層目の
基板）の孔部５Ａ（キャスタレーション）の内径を、第
２の基板ｌＢ（上側の２層目の基板）に形成した孔部５
Ｂの内径より小さくする。すなわち、第１の基板1Ａと
第２の基板ｌＢとの間に、孔部５の段差を設ける。こう
することで樹脂流れを第１の基板ｌＡの上面で止めるこ
とができ、粘性の低い樹脂を用いても外部端子１１の上
面を樹脂が覆うことはない。
【００５０】実施の形態４． 図７は、この発明の実施の形態４を説明するための図で
あり、封止する前のキャップ部材２の封止面に付着させ
た接着剤の状態を示す斜視図である。実施の形態１で
は、封止用接着材３はシート状態のものであったが、こ
の場合封止時に温度を上昇させ接合させる際にシート内
に発生するボイドはシート面内に残ってしまうことにな
る。これに対応するため、接着材をシート状態からドッ
ト状態に変更する。図７の符号１２は、キャップ部材２
のベース基板１と接着する面に、ドット状態に付着させ
た接着剤の状態を示す。
【００５１】このようにすると、封止する際、接着材１
２内に発生するボイドは圧着されていくとともにドット
間を抜けて外部に排気され、完全に密封した段階では樹
脂内にボイドは残らない状態になる。こうすることで、
パッケージ分離した後もリークの発生しない構造とな
る。
【００５２】実施の形態５． 実施の形態１では、半導体チップ７の実装方式は、ワイ
ヤボンド方式で搭載する場合について説明した。この実
施の形態５では、パッケージ構造及び製造方法は同じで
あるが、ワイヤボンドによる接合方式ではなく、チップ
を直接基板にフリップチップすることにより、さらにパ
ッケージ（ＰＫＧ）の小型化と高周波の特性改善の効果
を得るものである。
【００５３】
【発明の効果】本発明は、以上のように構成されている
ので、次のような効果を奏する。本発明では、板状のベ
ース基板の複数の凹部にそれぞれ半導体チップを収容
し、この上に板状のキャップ部材を接着して、ダイシン
グ分離するので、トランスファモールドと同等の封止
性、分離性を得ることができる。また、モールドパッケ
ージと同等の生産性とコストを得ながらも、高周波特性
において特性劣化の発生しない中空構造パッケージの半
導体装置が得ることができる。（１、２）
【００５４】また、本発明では、ベ−ス基板の複数の凹
部（キャビティー部）の周辺にそれぞれ裏面と貫通した
孔部（キャスタレーション）を設けることで、樹脂内に
溜まるボイドのガス抜き穴となり、ボイド発生を抑えリ
ーク不良の低減を実現できる。（３）
【００５５】また、本発明では、ベース基板は２層構造
とし、１層目のみ電極配線を引き回し、２層目は凹部
（キャビティー）を構成する層であると共にキャップ封
止時の樹脂だれ防止の層とするので、この層の厚さで樹
脂流れが防止可能となる。また、孔部の内形に段差を設
けるので、樹脂流れを止めることが可能となる。（４、
５）
【００５６】また、本発明では、パッケージの敷詰め方
法を、ベース基板内の風数の領域に振り分け、その間に
はり（梁）となる部分を設けるので、ベース基板の強度
を上げることができる。（６）
【００５７】また、キャップ部材もベース基板の複数の
領域と同等のサイズにして小さくすることで、封止時の
熱膨張差によるベース基板の反りを抑えると共に、キャ
ップエリアの中央と端部の残留応力を小さくできる。
（７）また、ベース基板の上面において、隣接する孔部
を連通する溝部、あるいは、隣接する孔部と基板凹部と
を連通する溝部を設けることにより、ボイドを抜き、ダ
イシング後のパッケージリークを低減することができ
る。（８）また、キャップ部材をドット状の接着剤によ
り接着させるので、封止時のリークを低減することがで
きる。（９）
【００５８】また、本発明では、ベース基板あるいはキ
ャップ部材の一方又は両方に低純度アルミナ材質を使う
ため、ダイシング性にすぐれ、比較的処理速度が早く、
またブレード寿命を長くすることができる。（１０）ま
た、キャップ部材について薄いセラミック、または有機
系基板を使用するので、良好な封止性を得ることができ
る。（１１）
【００５９】また、本発明では、所定の場合において
は、ベース基板としてガラスエポキシ系材料等の有機系
基板を使うので、パッケージ分離性が良く、反りが少な
く、生産性を向上することができる。（１１）
【００６０】また、本発明に係る半導体装置は、「第1
及び第２の基板のそれぞれの側面において、上記第２の
基板とキャップ部材との接合面から上記第１の基板の裏
面にかけて、上記第１及び第２の基板の断面形状をなす
四角形の稜角が削られている」ので、その製造段階にお
いて、その削られている部分が、孔部（キャスタレーシ
ョン）としての役割を果たし、キャップ部材と第２の基
板を接合するための樹脂の内部に溜まるボイドのガス抜
き穴となるので、ボイド発生を抑えリーク不良の低減を
実現できる。（１３）
【００６１】また、本発明に係る半導体装置は、「第１
の基板の断面形状をなす四角形の稜角よりも、第２の基
板の断面形状をなす四角形の稜角の方がより多く削られ
ている」ので、上記第１及び第２の基板のそれぞれ削ら
れている部分が、その製造段階において、内径に段差を
有する孔部（キャスタレーション）としての役割を果た
し、その段差によって樹脂流れを止めることが可能とな
るという効果を有する。（１４）
【００６２】また、本発明に係る半導体装置は、「第２
の基板とキャップ部材との接合面」におけるボイドの発
生を抑制し、パッケージリークを低減することができ
る。（１５）
【００６３】また、本発明に係る半導体装置は、選択し
た材料を用いて良好な封止性を得ることができる。（１
６，１７，１８）
【図面の簡単な説明】
【図１】 この発明の実施の形態１を説明するための図
で、ベースパッケージ基板とキャップ部材との接合前の
状態を示す斜視図である。
【図２】 この発明の実施の形態１の構造と製造工程を
説明するための断面図である。
【図３】 この発明の実施の形態１のベースパッケージ
基板の構造を説明するための図で、（ａ）は斜視図、
（ｂ）は部分拡大の平面図である。
【図４】 この発明の実施の形態１の、封止したベース
パッケージ基板の部分拡大の断面図である。
【図５】 この発明の実施の形態２を説明するための図
で、封止する前のベースパッケージ基板を部分拡大した
上面図である。
【図６】 この発明の実施の形態３を説明するための図
で、封止した状態でのベースパッケージ基板を部分拡大
した断面図である。
【図７】 この発明の実施の形態４を説明するための図
で、封止する前のキャップ部材の封止面に付着させた接
着剤の状態を示す斜視図である。
【符号の説明】
１ ベースパッケージ基板（ベース基板）、 １Ａ 第
１の基板、 １Ｂ 第２の基板、 １Ｃ 凹部を形成し
ない領域（はり）、 ２ キャップ部材、 ３接着剤、
４ 凹部（キャビティー）、 ５，５Ａ，５Ｂ 孔部
（キャスタレーション）、 ６ 半導体チップ表面、
７ 半導体チップ、 ８ リード線、９ ダイシングラ
イン、 １０，１０Ａ，１０Ｂ 溝部。

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項１】 主面に複数の凹部が形成された板状のベ
    ース基板の上記凹部にそれぞれ半導体チップを収容し、
    上記ベース基板の上記主面の全面に板状のキャップ部材
    を接着し、上記ベース基板及び上記キャップ部材を上記
    複数の凹部の間で分割して上記半導体チップを個別に含
    む複数の半導体装置を形成するようにしたことを特徴と
    する半導体装置の製造方法。
  2. 【請求項２】 上記板状ベース基板には、上記複数の凹
    部の内部からそれぞれ上記ベース基板の外側に連通した
    ベース電極を備え、上記半導体チップを上記凹部内で上
    記ベース電極に接続することを特徴とする請求項１に記
    載の半導体装置の製造方法。
  3. 【請求項３】 上記ベース基板には、上記複数の凹部の
    間で上記ベース基板を貫通する孔部を形成することを特
    徴とする請求項１又は２に記載の半導体装置の製造方
    法。
  4. 【請求項４】 上記ベース基板は、上記電極を備えた平
    板状の第１の基板の上に、上記凹部を構成するための透
    孔を有する平板状の第２の基板を接合して形成すること
    を特徴とする請求項１に記載の半導体装置の製造方法。
  5. 【請求項５】 上記ベース基板には、上記複数の凹部の
    間で上記ベース基板を貫通する孔部を形成し、かつ、上
    記第１の基板部分の孔径を上記第２の基板部分の孔径よ
    り小さく形成することを特徴とする請求項４に記載の半
    導体装置の製造方法。
  6. 【請求項６】 上記ベース基板は、複数の凹部を連続的
    に形成した２以上の領域が、凹部を形成しない領域によ
    って区画されるように形成することを特徴とする請求項
    １に記載の半導体装置の製造方法。
  7. 【請求項７】 上記キャップ部材を、上記ベース基板の
    上記２以上の領域ごとの大きさに区分してそれぞれ上記
    ベース基板の上記主面に接着することを特徴とする請求
    項６に記載の半導体装置の製造方法。
  8. 【請求項８】 上記ベース基板の上記主面に、隣接する
    ２以上の上記孔部を連通する溝部、および／または、隣
    接する上記孔部と凹部とを連通する溝部を形成すること
    を特徴とする請求項１に記載の半導体装置の製造方法。
  9. 【請求項９】 上記キャップ部材の上記ベース基板の主
    面への接着は、上記キャップ部材の接着面にドット状に
    接着材を塗布して行うことを特徴とする請求項１又は７
    に記載の半導体装置の製造方法。
  10. 【請求項１０】 上記ベース基板として、低純度アルミ
    ナ材料又は有機系材料を用いることを特徴とする請求項
    １〜９のいずれかに記載の半導体装置の製造方法。
  11. 【請求項１１】 上記キャップ部材として、低純度アル
    ミナ材料又は有機系材料を用いることを特徴とする請求
    項１〜９のいずれかに記載の半導体装置の製造方法。
  12. 【請求項１２】 請求項１〜１１のいずれかの製造方法
    によって製造されたことを特徴とする半導体装置。
  13. 【請求項１３】 表面に平行な断面形状が略四角形であ
    り、裏面にベース電極を有する平板状の第1の基板と、 上記第1の基板の表面に接合され、上記第１の基板の表
    面に対し垂直に形成された透孔を有し、かつ上記第１の
    基板の表面に平行な断面形状の外延が上記第１の基板の
    断面形状と略同形状である第２の基板と、 上記第２の基板に形成された透孔を覆い、上記第２の基
    板に接合された平板状のキャップ部材と、 上記第１の基板の表面、上記第２の基板に形成された透
    孔の側面、及び上記キャップ部材により囲まれた空間の
    内部に収納され、上記ベース電極に電気的に接続された
    半導体チップとを備えた半導体装置であって、 上記第１及び第２の基板のそれぞれの側面において、上
    記第２の基板とキャップ部材との接合面から上記第１の
    基板の裏面にかけて、上記第１及び第２の基板の断面形
    状をなす四角形の稜角が削られていることを特徴とする
    半導体装置 。
  14. 【請求項１４】 第１の基板の断面形状をなす四角形の
    稜角よりも、第２の基板の断面形状をなす四角形の稜角
    の方がより多く削られていることを特徴とする請求項１
    ３に記載の半導体装置。
  15. 【請求項１５】 第２の基板とキャップ部材との接合面
    の第２の基板側に、空間から第２の基板の側面に連通す
    る溝部が形成されていることを特徴とする請求項１３に
    記載の半導体装置。
  16. 【請求項１６】 第１の基板として、低純度アルミナ材
    料又は有機系材料を用いることを特徴とする請求項１３
    に記載の半導体装置。
  17. 【請求項１７】 第２の基板として、低純度アルミナ材
    料又は有機系材料を用いることを特徴とする請求項１３
    に記載の半導体装置。
  18. 【請求項１８】 キャップ部材として、低純度アルミナ
    材料又は有機系材料を用いることを特徴とする請求項１
    ３に記載の半導体装置。
JP08758399A 1999-03-30 1999-03-30 半導体装置の製造方法及び半導体装置 Expired - Lifetime JP3408987B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP08758399A JP3408987B2 (ja) 1999-03-30 1999-03-30 半導体装置の製造方法及び半導体装置
US09/408,844 US6268236B1 (en) 1999-03-30 1999-09-30 Method of manufacturing a semiconductor device having a package structure, and semiconductor device manufactured thereby
TW88121449A TW466717B (en) 1999-03-30 1999-12-08 Manufacturing method of semiconductor device and semiconductor device
DE1999159938 DE19959938C2 (de) 1999-03-30 1999-12-13 Herstellungsverfahren einer eine Gehäusestruktur aufweisenden Halbleitervorrichtung
DE19964316A DE19964316B4 (de) 1999-03-30 1999-12-13 Eine Gehäusestruktur aufweisende Halbleitervorrichtung
US09/764,135 US6621161B2 (en) 1999-03-30 2001-01-19 Semiconductor device having a package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08758399A JP3408987B2 (ja) 1999-03-30 1999-03-30 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2000286354A JP2000286354A (ja) 2000-10-13
JP3408987B2 true JP3408987B2 (ja) 2003-05-19

Family

ID=13919034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08758399A Expired - Lifetime JP3408987B2 (ja) 1999-03-30 1999-03-30 半導体装置の製造方法及び半導体装置

Country Status (4)

Country Link
US (2) US6268236B1 (ja)
JP (1) JP3408987B2 (ja)
DE (1) DE19959938C2 (ja)
TW (1) TW466717B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344372B2 (ja) * 1999-06-29 2002-11-11 日本電気株式会社 半導体装置の製造方法
DE10006446A1 (de) * 2000-02-14 2001-08-23 Epcos Ag Verkapselung für ein elektrisches Bauelement und Verfahren zur Herstellung
US7214566B1 (en) * 2000-06-16 2007-05-08 Micron Technology, Inc. Semiconductor device package and method
JP4565728B2 (ja) 2000-10-10 2010-10-20 三洋電機株式会社 中空気密パッケージ型の半導体装置
JP4565727B2 (ja) 2000-10-10 2010-10-20 三洋電機株式会社 半導体装置の製造方法
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
JP2002368028A (ja) 2001-06-13 2002-12-20 Nec Corp 半導体パッケージ及びその製造方法
JP4813692B2 (ja) * 2001-06-15 2011-11-09 セイコーインスツル株式会社 気密封止ｉｃパッケージの製造方法
JP4813693B2 (ja) * 2001-06-18 2011-11-09 セイコーインスツル株式会社 気密封止ｉｃパッケージの製造方法
DE10137667B4 (de) * 2001-08-01 2010-05-20 Qimonda Ag Schutzvorrichtung für Baugruppen mit Abstandhalter
DE10137618A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen
DE10137666A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
JP2003204009A (ja) * 2001-11-01 2003-07-18 Sanyo Electric Co Ltd 半導体装置
WO2003054927A2 (en) * 2001-11-07 2003-07-03 The Board Of Trustees Of The University Of Arkansas Structure and process for packaging rf mems and other devices
US6660562B2 (en) * 2001-12-03 2003-12-09 Azimuth Industrial Co., Inc. Method and apparatus for a lead-frame air-cavity package
US7566587B2 (en) * 2001-12-03 2009-07-28 Azimuth Industrial Co., Inc. Method and apparatus for packaging electronic components
US6977187B2 (en) 2002-06-19 2005-12-20 Foster-Miller, Inc. Chip package sealing method
US20040018667A1 (en) * 2002-07-26 2004-01-29 Haren Joshi Method and apparatus for producing a silicon wafer chip package
JP3595323B2 (ja) * 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法
JP4173024B2 (ja) * 2003-02-14 2008-10-29 富士通メディアデバイス株式会社 電子部品の製造方法及びそのベース基板
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
US20050064679A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Consolidatable composite materials, articles of manufacture formed therefrom, and fabrication methods
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
DE102004019428A1 (de) * 2004-04-19 2005-08-04 Infineon Technologies Ag Halbleiterbauteil mit einem Hohlraumgehäuse und Verfahren zur Herstellung desselben
US7244665B2 (en) * 2004-04-29 2007-07-17 Micron Technology, Inc. Wafer edge ring structures and methods of formation
US8829661B2 (en) * 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
US7540378B2 (en) * 2006-04-17 2009-06-02 Thule Organization Solutions, Inc. Case with selectively adjustable storage portion
KR100782293B1 (ko) 2006-05-18 2007-12-05 주식회사 코스텍시스 전자부품용 패키지의 제조방법 및 전자부품용 패키지
US7863761B2 (en) * 2006-08-03 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with molding vents
JP5373262B2 (ja) * 2006-12-06 2013-12-18 株式会社デンソー 半導体基板のキャップ固着方法
US7750451B2 (en) * 2007-02-07 2010-07-06 Stats Chippac Ltd. Multi-chip package system with multiple substrates
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
TWI356478B (en) * 2007-12-21 2012-01-11 Powertech Technology Inc Substrate package structure
JP2012186532A (ja) * 2011-03-03 2012-09-27 Seiko Instruments Inc ウエハ、パッケージの製造方法、及び圧電振動子
JP5791322B2 (ja) * 2011-03-28 2015-10-07 セイコーインスツル株式会社 パッケージの製造方法
DE112011105262A5 (de) * 2011-05-19 2014-02-27 Osram Opto Semiconductors Gmbh Optoelektronische Vorrichtung und Verfahren zur Herstellung von optoelektronischen Vorrichtungen
KR20120138517A (ko) * 2011-06-15 2012-12-26 삼성전자주식회사 칩 고정 장치 및 이를 이용한 칩의 테스트 방법
US9093563B2 (en) 2013-07-11 2015-07-28 International Business Machines Corporation Electronic module assembly with patterned adhesive array
EP2887389A1 (en) * 2013-12-17 2015-06-24 Nxp B.V. A precursor to a packaged electronic component
TWI545714B (zh) * 2015-03-06 2016-08-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN106531865B (zh) * 2016-10-24 2019-06-21 东莞市国瓷新材料科技有限公司 一种紫外led封装用的围坝陶瓷基板制备方法
CN106505138B (zh) * 2016-11-30 2019-12-06 广东晶科电子股份有限公司 一种led封装结构及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01134956A (ja) 1987-11-20 1989-05-26 Hitachi Ltd 半導体装置の組立方法
US5041396A (en) * 1989-07-18 1991-08-20 Vlsi Technology, Inc. Reusable package for holding a semiconductor chip and method for reusing the package
JP2967215B2 (ja) 1990-10-12 1999-10-25 株式会社村田製作所 チップ型電子部品の製造方法
US5467253A (en) * 1994-06-30 1995-11-14 Motorola, Inc. Semiconductor chip package and method of forming
DE19620940A1 (de) * 1995-11-17 1997-05-22 Werner Prof Dr Buff Elektronisches Bauelement und Verfahren zu seiner Herstellung
US5821161A (en) * 1997-05-01 1998-10-13 International Business Machines Corporation Cast metal seal for semiconductor substrates and process thereof
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
US5949655A (en) * 1997-09-09 1999-09-07 Amkor Technology, Inc. Mounting having an aperture cover with adhesive locking feature for flip chip optical integrated circuit device
US5923958A (en) * 1998-05-28 1999-07-13 Pan Pacific Semiconductor Co., Ltd. Method for semiconductor chip packaging

Also Published As

Publication number Publication date
JP2000286354A (ja) 2000-10-13
DE19959938A1 (de) 2000-10-05
DE19959938C2 (de) 2002-10-31
US20010001740A1 (en) 2001-05-24
US6268236B1 (en) 2001-07-31
TW466717B (en) 2001-12-01
US6621161B2 (en) 2003-09-16

Similar Documents

Publication Publication Date Title
JP3408987B2 (ja) 半導体装置の製造方法及び半導体装置
KR100594229B1 (ko) 반도체 패키지 및 그 제조방법
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US8786102B2 (en) Semiconductor device and method of manufacturing the same
KR100699649B1 (ko) 반도체장치 및 그 제조방법
KR970067892A (ko) 고주파 집적회로장치 및 그 제조방법
JP2001036000A (ja) チップサイズスタックパッケージ及びメモリモジュールとその製造方法
US6830958B2 (en) Method of making chip scale package
KR20010004526A (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
US6928718B2 (en) Method for array processing of surface acoustic wave devices
JP2000164768A (ja) 半導体装置の製造方法
US20010038150A1 (en) Semiconductor device manufactured by package group molding and dicing method
JP3269025B2 (ja) 半導体装置とその製造方法
JP3476383B2 (ja) 半導体積層パッケージ
JP3651362B2 (ja) 半導体装置の製造方法
KR100963201B1 (ko) 칩 내장형 기판 및 그의 제조 방법
JP3203228B2 (ja) 半導体装置とその製造方法
US20150318268A1 (en) Multi-chip package and method of manufacturing the same
JP2002076175A (ja) 半導体パッケージおよびその製造方法
JP2001085363A (ja) 半導体装置の製造方法
JP2003068922A (ja) 半導体チップ搭載基板及びそれを用いた半導体装置
JP2002050720A (ja) 半導体装置の製造方法
KR100259588B1 (ko) 3차원 칩적층 패키지의 제조 방법
JP2000091365A (ja) 半導体装置とその製造方法
JP4423162B2 (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100314

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100314

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term