KR20120138517A - 칩 고정 장치 및 이를 이용한 칩의 테스트 방법 - Google Patents

칩 고정 장치 및 이를 이용한 칩의 테스트 방법 Download PDF

Info

Publication number
KR20120138517A
KR20120138517A KR1020110058050A KR20110058050A KR20120138517A KR 20120138517 A KR20120138517 A KR 20120138517A KR 1020110058050 A KR1020110058050 A KR 1020110058050A KR 20110058050 A KR20110058050 A KR 20110058050A KR 20120138517 A KR20120138517 A KR 20120138517A
Authority
KR
South Korea
Prior art keywords
chips
vacuum line
chip
vacuum
chip tray
Prior art date
Application number
KR1020110058050A
Other languages
English (en)
Inventor
변언조
김양기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110058050A priority Critical patent/KR20120138517A/ko
Priority to US13/445,283 priority patent/US8652858B2/en
Publication of KR20120138517A publication Critical patent/KR20120138517A/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

칩 고정 장치 및 이를 이용한 칩의 테스트 방법이 제공된다. 칩의 테스트 방법은 복수의 칩이 실장된 기판이 복수 개로 수직 적층된 웨이퍼를 각각의 칩으로 절단하고, 절단된 복수의 칩을 칩 트레이 상에 재배열하고, 재배열된 복수의 칩을 테스트하는 것을 포함한다.

Description

칩 고정 장치 및 이를 이용한 칩의 테스트 방법{Apparatus for fastening chip and testing method using them}
본 발명은 칩 고정 장치 및 이를 이용한 칩의 테스트 방법에 관한 것이다.
일련의 제조 공정을 마친 반도체 웨이퍼 상에는, 다수의 집적 회로 소자가 배열되어 있으며, 예를 들어, 다이싱 방법에 의해 다수의 직접 회로 소자는 각각의 소자로 분리될 수 있다.
이 때, 다이싱 공정을 통해 분리된 각각의 소자, 다시 말하면 다이싱 공정을 통해 서로 분리된 칩은 인접하는 칩과의 간격이 일정하지 않게 되어, 복수의 칩을 동시에 테스트하는 것에 어려움이 있었다.
본 발명이 해결하려는 과제는, 작업 공정을 효율적으로 향상시키는 칩 고정 장치를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 작업 공정을 효율적으로 향상시키는 칩 테스트 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 칩 고정 장치의 일 태양은, 표면에 복수의 칩이 각각 부착되는 복수의 필드 영역이 정의되고, 내부에 제1 진공 라인을 가지는 칩 트레이, 및 내부에 제2 진공 라인을 가지고, 상기 칩 트레이를 지지하는 지지척을 포함하되, 상기 제2 진공 라인은 진공 펌프와 연결되되, 상기 제1 진공 라인은 상기 제2 진공 라인을 통해 진공 상태를 형성한다.
상기 과제를 해결하기 위한 본 발명의 칩 테스트 방법의 일 태양은, 복수의 칩이 실장된 기판이 복수 개로 수직 적층된 웨이퍼를 각각의 칩으로 절단하고, 상기 절단된 복수의 칩을 칩 트레이 상에 재배열하고, 상기 재배열된 복수의 칩을 테스트하는 것을 포함한다.
상기 과제를 해결하기 위한 본 발명의 칩 테스트 방법의 다른 태양은, 복수의 칩이 실장된 웨이퍼를 각각의 칩으로 절단하고, 내부에 제1 진공 라인을 가지는 칩 트레이를 내부에 제2 진공 라인을 가지는 지지척 상에 배치하되, 상기 제1 진공 라인과 상기 제2 진공 라인이 서로 대응되도록 배치되고, 상기 절단된 복수의 칩을 상기 칩 트레이 상에 재배열하고, 상기 제1 진공 라인을 통해 상기 복수의 칩과 상기 칩 트레이 사이에 진공을 형성하여 상기 복수의 칩을 상기 칩 트레이 상에 고정시키고, 상기 지지척으로부터 상기 칩 트레이를 분리하고, 상기 칩 트레이를 상기 칩 테스트 장치로 이동시켜 상기 재배열된 복수의 칩을 테스트하는 것을 더 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 실시예들에 따른 칩 고정 장치를 설명하기 위한 사시도이다.
도 2는 도 1의 A 영역에 대한 부분 확대도이다.
도 3은 도 1의 칩 고정 장치를 설명하기 위한 평면도이다.
도 4는 도 3의 IV-IV' 선을 따라 절단한 단면도이다.
도 5는 도 4의 B 영역에 대한 부분 확대도이다.
도 6은 본 발명의 실시예들에 따른 칩 고정 장치를 포함하는 칩 테스트 장치의 예시도이다.
도 7은 본 발명의 일 실시예에 따른 칩 테스트 방법을 설명하기 위한 순서도이다.
도 8 내지 도 12는 본 발명의 일 실시예에 따른 칩 테스트 방법을 설명하기 위한 단면도들이다.
도 13은 본 발명의 다른 실시예에 따른 칩 테스트 방법을 설명하기 위한 순서도이다.
도 14 내지 도 17은 본 발명의 다른 실시예에 따른 칩 테스트 방법을 설명하기 위한 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 6을 참조하여, 본 발명의 실시예들에 따른 칩 고정 장치 및 이를 포함하는 칩 테스트 장치를 설명한다.
도 1은 본 발명의 실시예들에 따른 칩 고정 장치를 설명하기 위한 사시도이다. 도 2는 도 1의 A 영역에 대한 부분 확대도이다. 도 3은 도 1의 칩 고정 장치를 설명하기 위한 평면도이다. 도 4는 도 3의 IV-IV' 선을 따라 절단한 단면도이다. 도 5는 도 4의 B 영역에 대한 부분 확대도이다. 도 6은 본 발명의 실시예들에 따른 칩 고정 장치를 포함하는 칩 테스트 장치의 예시도이다.
도 1을 참조하면, 본 발명의 칩 고정 장치는 복수의 필드 영역(110)이 정의되고 내부에 제1 진공 라인(120)을 가지는 칩 트레이(100)와, 내부에 제2 진공 라인(220)을 가지고 칩 트레이(100)를 지지하는 지지척(200)을 포함한다.
칩 트레이(100)는 표면에 복수의 칩(180)이 각각 부착되는 복수의 필드 영역(110)이 정의된다. 칩 트레이(100) 상에 부착되는 칩(180)은 예를 들어 반도체 칩일 수 있으며, 반도체 칩은 실리콘, SOI(Silicon On Insulator), 실리콘 게르마늄 등을 이용하여 제조될 수 있으나, 이에 한정되는 것은 아니다. 자세히 도시하지는 않았으나, 칩(180) 내에는 다층의 배선, 다수의 트랜지스터, 다수의 수동 소자 등이 집적될 수 있다. 나아가, 각 칩(180)은 복수의 단일 칩이 적층된 멀티 스택 칩일 수 있다.
복수의 필드 영역(110)은 다수의 행과 다수의 열로 이루어진 매트릭스 형태로 배열될 수 있다. 복수의 필드 영역(110)에 각각 대응하여 복수의 칩(180)이 배치되며, 복수의 칩(180)이 칩 트레이(100) 상에 정확하게 배열되도록 각 필드 영역(110)에는 얼라인 마크(130)가 형성될 수 있다.
제1 진공 라인(120)은 제2 진공 라인(220)을 통해 진공 상태를 형성한다. 더욱 구체적으로, 제1 진공 라인(120)은 진공 펌프(250)와 직접 연결되지 않을 수 있다. 이 때, 제1 진공 라인(120)은 진공 펌프(250)와 연결된 제2 진공 라인(220)을 통해 진공 상태를 형성할 수 있다. 더욱 구체적으로, 칩 트레이(100)는 지지척(200)과 결합되면, 제2 진공 라인(220)을 통해 제1 진공 라인(120)과 제2 진공 라인(220)에 존재하는 기체를 흡입할 수 있다. 이에 따라, 제1 진공 라인(120)과 제2 진공 라인(220)이 진공 상태가 된다. 이후, 칩 트레이(100)가 지지척(200)으로부터 분리될 때, 제1 진공 라인(120)이 독립적으로 진공 상태를 유지할 수 있도록 한다. 이에 대한 더욱 구체적인 설명은 도 4 및 도 5를 참고하여 후술한다.
도 2에 도시된 바와 같이, 제1 진공 라인(120)은 칩 트레이(100)의 표면에 형성된 필드 진공 라인(122)과, 칩 트레이(100) 내부에 형성된 내부 진공 라인(126)과, 필드 진공 라인(122)과 내부 진공 라인(126)을 연결하는 진공 홀(126)을 포함할 수 있다.
도 2 및 도 3에 도시된 바와 같이, 필드 진공 라인(122)은 복수의 폐곡선을 형성할 수 있다. 도면에서는 필드 진공 라인(122)이 원형인 경우를 도시하였으나, 도면에 도시된 형상에 한정되지 않음은 물론이다. 나아가, 각 필드 영역(110)에는 복수의 폐곡선 중 적어도 하나가 배치될 수 있다.
더욱 구체적으로, 필드 진공 라인(122)은 칩 트레이(100)의 표면으로부터 리세스된 트렌치로 형성될 수 있다. 도 2에 도시된 바와 같이, 표면으로부터 리세스된 필드 진공 라인(122)에 의해 칩(180)과 칩 트레이(100) 사이에 소정의 공간이 형성될 수 있다. 따라서, 칩 트레이(100) 상에 칩(180)이 배치되고, 제1 진공 라인(120)이 진공 상태가 형성되면, 칩(180)과 칩 트레이(100) 사이의 상기 공간도 진공 상태가 되어 칩(180)이 칩 트레이(100) 상에 흡착 고정될 수 있다.
필드 진공 라인(122)은 제1 진공 홀(124)에 의해 칩 트레이(100) 내부에 형성된 제1 내부 진공 라인(126)과 연결될 수 있다. 나아가, 제2 진공 홀(128)은 제1 내부 진공 라인(126)으로부터 칩 트레이(100)의 반대편 표면을 관통하도록 형성될 수 있다.
제2 진공 홀(128)은 지지척(200) 내부에 형성된 제2 진공 라인(220)에 대응하도록 형성될 수 있다. 여기서, 제2 진공 홀(128)이 제2 진공 라인(220)에 대응하도록 형성된다는 것은, 제2 진공 홀(128)을 통해 칩 트레이(100) 내부의 제1 진공 라인(120)과 지지척(200) 내부의 제2 진공 라인(220) 사이의 공기 흐름이 가능하도록 배치된다는 것을 의미할 수 있다.
상술한 바와 같이, 제1 진공 라인(120)은 제2 진공 라인(220)을 통해 진공 상태를 제공받으므로, 제1 진공 라인(120)과 제2 진공 라인(220) 사이에서 기체, 예를 들어 공기가 이동할 수 있는 길이 필요하며, 제2 진공 홀(128)이 이러한 역할을 수행할 수 있다.
도 1에 도시된 바와 같이, 제2 진공 라인(220)은 지지척 내부에 형성된 제2 내부 진공 라인(226)과 지지척(200)의 표면으로부터 제2 내부 진공 라인(226)을 연결하는 제3 진공 홀(228)을 포함할 수 있다. 이 때, 제1 진공 라인(120)과 제2 진공 라인(220) 사이의 기체 흐름이 가능하도록 지지척(200)의 제3 진공 홀(228)과 칩 트레이(100)의 제2 진공 홀(128)이 서로 대응되도록 배치할 수 있다.
도 4 및 도 5에 도시된 바와 같이, 지지척(200)의 제2 진공 라인(220)과 칩 트레이(100)의 제1 진공 라인(120)이 서로 연결되고, 각 칩(180)은 제1 진공 라인(120)에 의해 칩 트레이(100) 상에 진공 흡착될 수 있다. 더욱 구체적으로, 도 5를 참조하면, 지지척(200)의 제2 진공 라인(220)은 제2 내부 진공 라인(226)과, 제2 내부 진공 라인(226)으로부터 지지척(200)의 표면으로 연장된 제3 진공 홀(228)을 포함할 수 있다.
또한, 상술한 바와 같이, 칩 트레이(100)의 제1 진공 라인(120)은 제1 내부 진공 라인(126)과, 제1 내부 진공 라인(126)으로부터 칩 트레이(100)의 표면으로 연장되어 칩(180)과 칩 트레이(100)의 표면 사이에 공간을 형성하는 필드 진공 라인(122)을 포함할 수 있다. 또한, 제1 내부 진공 라인(126) 및 필드 진공 라인(122)을 연결하는 제1 진공 홀(124)과, 제1 내부 진공 라인(126)으로부터 지지척(200) 방향으로 연장되어 제2 진공 라인(220), 더욱 구체적으로 제3 진공 홀(228)에 대응되는 제2 진공 홀(128)을 포함할 수 있다.
또한, 제1 진공 라인(120)과 제2 진공 라인(220) 사이에는 제1 밸브(310)가 설치될 수 있다. 제1 밸브(310)는 제1 진공 라인(120)을 제2 진공 라인(220)과 분리시키는 역할을 할 수 있다. 여기서, 제1 진공 라인(120)과 제2 진공 라인(220)이 분리된다고 함은, 제1 진공 라인(120)과 제2 진공 라인(220) 사이의 공기 흐름을 차단하는 것을 의미할 수 있다. 상술한 바와 같이, 제1 진공 라인(120)은 제2 진공 라인(220)을 통해 진공 상태가 형성되는데, 제1 밸브(310)가 닫힘 상태가 될 경우, 제1 진공 라인(120)의 진공 상태가 그대로 유지될 수 있다. 즉, 제1 진공 라인(120)의 진공 상태가 독립적으로 유지될 수 있다.
여기서, 제1 진공 라인(120)의 진공 상태가 독립적으로 유지된다는 것은, 진공 펌프 등과 같이 기체를 흡입하는 장치의 도움 없이 진공 상태를 유지한다는 것을 의미할 수 있다. 따라서, 칩 트레이(100)를 지지척(200)으로 분리하여도 칩 트레이(100) 상에 복수의 칩(180)이 안정적으로 흡착될 수 있다. 즉, 칩 트레이(100) 만의 이동으로 복수의 칩(180)을 보다 용이하게 이동시킬 수 있는 장점이 있다.
또한, 제1 진공 라인(120)에는 제1 진공 라인(120)의 진공 상태를 해제하는 제2 밸브(320)가 설치될 수 있다. 제2 밸브(320)가 외부 신호 또는 외부 조작에 의해 열림 상태가 될 경우, 제1 진공 라인(120)의 진공 상태가 해제될 수 있다. 이에 따라, 진공 흡착 상태로 칩 트레이(100) 상에 고정되어 있던 칩(180)이 칩 트레이(100)로부터 자유롭게 탈착될 수 있다.
도 6을 참조하여, 상술한 본 발명의 실시예들에 따른 칩 고정 장치를 포함하는 칩 테스트 장치를 설명한다. 도 6을 참조하면, 본 발명의 일 실시예에 따른 칩 테스트 장치는 프로빙부 (1100), 로딩부(1200), 프로브 카드(1300), 및 테스터(1400)를 포함할 수 있다.
프로빙부(1100)는 반도체 칩의 전기적 특성을 검사하는 공정, 예를 들어 EDS 공정이 진행되는 공간을 제공할 수 있다. 프로빙부(1100)의 일 측에는 로딩부(1200)가 인접하게 배치될 수 있다. 로딩부(1200)는 검사될 반도체 칩이 배치된 칩 트레이(T)를 수용하고, 칩 트레이(T)를 프로빙부(1100)로 전달할 수 있다.
프로빙부(1100)의 상부 벽(1102)에는 프로브 카드(1300)가 배치될 수 있다. 프로빙부(1100)의 내부에는 프로브 카드(1300)와 마주보도록 기판 지지 유닛(1110)이 배치될 수 있다. 기판 지지 유닛(1100) 상에는 로딩부(1200)로부터 전달된 칩 트레이가 배치될 수 있다. 도 1 내지 도 5에서 설명한 바와 같이, 칩 트레이(T)의 제1 진공 라인은 독립적으로 진공 상태를 유지하여 칩 트레이(T) 상에 복수의 칩이 흡착 고정된다. 따라서, 칩 트레이(T)는 복수의 칩이 고정된 상태로 기판 지지 유닛(1110) 상으로 전달될 수 있다.
기판 지지 유닛(1110)은 이송 부재(1120) 상에 설치될 수 있다. 이송 부재(1120)는 기판 지지 유닛(1110)을 수평 방향(Ⅰ, Ⅱ)과 수직 방향(Ⅲ)으로 직선 이동시키고, 기판 지지 유닛(1110)을 칩 트레이의 평면에 수직한 자기 중심축을 기준으로 회전시킬 수 있다. 여기서, 수평 방향(Ⅰ, Ⅱ)은 칩 트레이의 평면상에서 반도체 디바이스들이 배열된 방향이고, 수직 방향(Ⅲ)은 칩 트레이의 평면에 수직한 방향을 의미할 수 있다.
기판 지지 유닛(1110)이 이송 부재(1120)에 의해 회전됨에 따라, 칩 트레이 상에 배치된 반도체 디바이스의 전극 패드들의 배열 방향이 프로브 카드(1300)의 프로브(1332)의 배열 방향으로 정렬될 수 있다. 기판 지지 유닛(1110)이 이송 부재(1120)에 의해 수평 방향(Ⅰ, Ⅱ)으로 이동됨에 따라, 칩 트레이 상에 배치된 반도체 디바이스의 전극 패드들이 프로브 카드(1300)의 프로브(1332)의 연직 방향 아래에 정렬될 수 있다.
기판 지지 유닛(1110)이 이송 부재(1120)에 의해 수직 방향으로 직선 이동됨에 따라, 칩 트레이 상에 배치된 반도체 디바이스의 전극 패드들이 프로브 카드(1300)의 프로브(1332)에 물리적으로 접촉할 수 있다. 프로브(1332)과 패드들의 물리적 접촉에 의해 패드 상에는 콘택 마크(Contact Mark)가 형성된다. 콘택 마크는 패드상의 중앙부에 형성되는 것이 바람직하며, 이를 확인하기 위해 예를 들어, 카메라와 같은 촬영 부재(미도시)가 사용될 수 있다.
테스터(1400)는 프로빙부(1100)의 다른 일 측에 배치되는 테스터 본체(1410)와, 테스터 본체(1410)에 전기적으로 연결된 테스터 헤드(1430)를 포함할 수 있다. 테스터 헤드(1430)는 프로브 카드(1300)가 접속되는 베이스(1420)를 가질 수 있다. 테스터 본체(1410)는 반도체 디바이스의 검사를 위한 전기 신호를 테스터 헤드(1430)와 베이스(1420)를 경유하여 프로브 카드(1300)로 인가하고, 인가된 전기 신호로부터 체크되는 신호를 프로브 카드(1300)로부터 전달받아 반도체 디바이스의 불량 여부를 판단할 수 있다.
본 발명의 실시예들에 따른 칩 고정 장치 및 이를 포함하는 칩 테스트 장치에 따르면, 칩 트레이 상에 복수의 칩이 진공 흡착되고, 칩 트레이가 독립적으로 진공 상태를 유지할 수 있어, 복수의 칩을 칩 트레이 상에 간편하게 고정시킬 수 있다. 이에 따라, 진공 라인의 진공 상태를 유지시키면, 지지척으로부터 칩 트레이를 분리하여 이송하여도 칩 트레이 상에 고정된 복수의 칩을 함께 이송할 수 있는 장점이 있다.
또한, 복수의 웨이퍼가 적층된 멀티 스택 칩의 경우, 개별 칩으로 분리하기 위해 웨이퍼의 절단 공정을 수행하면, 인접하는 멀티 스택 칩 간의 거리가 서로 다를 수 있다. 이에 따라, 복수의 필드 영역이 정의된 칩 트레이 상에 상기 멀티 스택 칩을 재배열함으로써, 칩 간 거리가 일정해질 수 있다. 따라서, 복수 개로 배열된 프로브가 해당 칩에 안정적으로 접촉할 수 있다.
이하, 도 7 내지 도 12를 참고하여, 본 발명의 일 실시예에 따른 칩 테스트 방법을 설명한다. 도 7은 본 발명의 일 실시예에 따른 칩 테스트 방법을 설명하기 위한 순서도이다. 도 8 내지 도 12는 본 발명의 일 실시예에 따른 칩 테스트 방법을 설명하기 위한 단면도들이다.
도 7 및 도 8을 참조하여, 복수의 칩이 실장된 기판이 복수 개로 수직 적층된 웨이퍼를 제공한다(S110).
더욱 구체적으로, 도 8에 도시된 바와 같이, 일련의 제조 공정을 마친 반도체 웨이퍼(W)를 프레임(410) 상에 제공할 수 있다. 즉, 웨이퍼(W) 보다 큰 프레임(예를 들어, 링 형상의 프레임)(310)과, 프레임(410)에 의해 고정된 지지 필름(예를 들어, Die Attach Film; DAF, 420)을 포함하는 웨이퍼 지지 유닛 상에 웨이퍼(W)를 배치할 수 있다. 지지 필름(420)은 프레임(410)과 동일한 사이즈로 형성될 수도 있다. 지지 필름(420)의 일면 상에 프레임(410)이 부착되고, 프레임(410)에 의해 노출된 지지 필름(420)의 일면 상에 웨이퍼(W)가 접착될 수 있다.
웨이퍼 지지 유닛의 중앙부, 다시 말하면, 프레임(410)에 의해 노출된 지지 필름(420)의 중앙부에는 복수의 칩이 종횡으로 배열된 반도체 기판과, 이러한 반도체 기판이 복수 개로 수직 적층된 반도체 웨이퍼(W)가 부착될 수 있다. 따라서, 후술할 절단 공정에 의해 반도체 웨이퍼(W)가 절단되면 복수의 멀티 스택 칩으로 분리될 수 있다.
이어서, 도 7, 도 9 및 도 10을 참고하여, 웨이퍼를 각각의 칩으로 절단한다(S120).
도 9에 도시된 바와 같이, 웨이퍼 지지 유닛 상에 배치된 웨이퍼(W)를 절단 수단(예를 들어, 블레이드; 330)을 이용하여 웨이퍼(W)의 스크라이브 라인을 따라 절단할 수 있다. 이에 따라, 개개의 멀티 스택 칩(180)으로 분리될 수 있다.
이 때, 도 10에 도시된 바와 같이, 절단된 복수의 칩(180)은 서로 인접한 칩 사이의 거리 중 적어도 두 개의 거리가 서로 다른 거리를 가질 수 있다. 더욱 구체적으로, 복수의 칩(180)으로 분리된 각각의 칩 간 거리, 즉, 제1 칩(180)과 제2 칩(180) 사이의 거리(Da)와, 제3 칩(180)과 제4 칩(180) 사이의 거리(Db)가 서로 다른 크기를 가질 수 있다. 이는 지지 필름(420) 상에 배치된 웨이퍼(W)를 복수의 칩으로 절단할 때에, 웨이퍼(W) 및 지지 필름(420)의 일부를 절단할 수 있기 때문이다.
더욱 구체적으로, 웨이퍼(W)로부터 복수의 칩(180)이 완전하게 분리시키기 위해서, 블레이드(430)가 지지 필름(420)과 접하고 있는 웨이퍼(W)의 하부 면을 관통하도록 절단 공정을 수행할 수 있다. 이에 따라, 웨이퍼(W)의 하부 면까지 블레이드(430)가 진행될 때, 지지 필름(420)의 일부도 블레이드(430)에 의해 함께 절단될 수 있다. 이 때, 블레이드(430)에 의해 절단되는 지지 필름(420)의 깊이가 다를 수도 있고, 각 영역마다 인가되는 외부 힘, 예를 들어 장력의 정도가 다를 수 있기 때문에 절단 공정을 수행한 후의 칩 간 거리가 불균일하게 된다. 지지 필름(420)의 절단 깊이 및 절단된 지지 필름(420)에 인가되는 힘 외에도 인접하는 칩을 이격시키는 다양한 요인들이 있을 수 있다. 결론적으로, 웨이퍼(W)에 절단 공정을 진행한 후, 복수의 칩(180) 간의 거리가 불균일하게 된다.
이어서, 도 7 및 도 11을 참조하여, 칩 트레이(100) 상에 칩을 재배열한다(S130).
도 11에 도시된 바와 같이, 재배열된 복수의 칩(180)은 서로 인접한 칩 사이의 거리가 균일할 수 있다. 다시 말하면, 복수의 칩(180)을 재배열할 때에, 재배열된 복수의 칩간 거리가 균일하도록 배치할 수 있다. 도 1과 함께 상술한 바와 같이, 칩 트레이(100)의 표면에는 복수의 필드 영역(도 1의 130 참조)이 정의될 수 있으며, 각 칩(180)이 각 필드 영역(110)에 대응하도록 배치할 수 있다. 나아가, 각 필드 영역(110)에는 얼라인 마크(130)가 형성될 수 있다. 따라서, 복수의 칩(180)을 칩 트레이(100) 상에 재배열할 때에 얼라인 마크(130)를 이용하여 각 칩(180)간 거리를 균일하게 배치할 수 있다.
다시 말하면, 칩 트레이(100)의 상면에는 복수의 칩(180)이 각각 배치될 복수의 필드 영역(110)이 정의될 수 있으며, 절단된 복수의 칩(180)을 각 필드 영역(110)에 각각 배치하여 칩 트레이(100) 상에 복수의 칩(180)을 균일한 간격으로 재배열할 수 있다. 또한, 각 필드 영역(110)에 형성된 얼라인 마크(130)에 따라 절단된 복수의 칩(180)을 배열할 수 있다.
상술한 바와 같이, 복수의 칩(180) 각각은 복수의 단일 칩이 적층된 멀티 스택 칩일 수 있다. 예를 들어, 멀티 스택 칩은 TSV (Trough Silicon Via) 기술을 통해 적층된 칩일 수 있다. 그러나, 멀티 스택 칩의 구조는 TSV로 적층된 경우에 한정되지 않으며, 다양한 방식으로 적층된 멀티 스택 칩에 적용될 수 있다.
도면에 도시된 바와 같이, 칩 트레이(100)는 지지척(200) 상에 배치될 수 있으며, 칩 트레이(100)는 내부에 제1 진공 라인(120)을 가지고, 지지척(200)은 내부에 제2 진공 라인(220)을 가질 수 있다. 앞서 설명한 바와 같이, 지지척(200) 상에 칩 트레이(100)가 결합된 후, 제2 진공 라인(220)에 연결된 진공 펌프(도 1의 250 참조)를 이용하여 제1 진공 라인(120)과 제2 진공 라인(220) 내에 진공이 형성될 수 있다. 이에 따라, 각 칩(180)은 칩 트레이(100) 상에 진공 흡착되며, 칩 트레이(100)가 지지척(200)으로부터 분리되더라도 제1 진공 라인(120)이 독립적으로 진공 상태를 유지함에 따라 칩 트레이(100) 상에 고정된 상태를 유지할 수 있다.
이어서, 도 7 및 도 12를 참조하여, 재배열된 복수의 칩(180)을 테스트한다(S140).
더욱 구체적으로, 복수의 칩(180)이 균일한 간격으로 재배열된 칩 트레이(100)를 칩 테스트 장비(미도시) 내로 이송하여 각 칩(180)의 전기적 특성을 테스트할 수 있다. 도 12에 도시된 바와 같이, 소켓(1330)은 베이스(1420)에 설치될 수 있고, 베이스 (1420)는 테스트 헤드(1430)에 장착될 수 있다. 소켓(1330)에는 복수의 프로브(1332)가 배열될 수 있다. 복수의 프로브(1332)가 일정한 간격으로 배열된 멀티 테스트 장치의 경우, 테스트 대상도 프로브(1332)의 간격에 대응하여 배치되는 것이 바람직하다. 따라서, 본 발명의 실시예들에 따른 칩 테스트 방법에 의하면, 복수의 칩(180)을 칩 트레이(100) 상에 균일한 간격으로 재배열함으로써, 칩 테스트를 안정적으로 수행할 수 있다.
나아가, 각 반도체 기판 상에 배열된 복수의 칩에 대한 테스트를 수행할 수 있다. 그러나, 복수의 반도체 기판을 수직 적층함에 따라, 각 반도체 기판에 실장된 복수의 칩을 수직 방향으로 전기적 연결을 할 때에 칩 불량이 발생하는 경우가 있다. 따라서, 본 발명에 따르면, 복수의 반도체 기판이 적층된 웨이퍼를 절단하여, 복수의 멀티 스택 칩으로 분리한 후, 각 칩을 칩 트레이 상에 재배열하고, 각 칩의 전기적 특성에 대한 테스트를 수행하여 양호한 칩을 선별할 수 있는 장점이 있다. 이에 따라, 칩 단위 판매에서 양품의 비율을 훨씬 향상시킬 수 있다.
이하, 도 13 내지 도 17을 참조하여, 본 발명의 다른 실시예에 따른 칩 테스트 방법을 설명한다. 도 13은 본 발명의 다른 실시예에 따른 칩 테스트 방법을 설명하기 위한 순서도이다. 도 14 내지 도 17은 본 발명의 다른 실시예에 따른 칩 테스트 방법을 설명하기 위한 단면도들이다. 설명의 편의를 위해 상술한 실시예들과 실질적으로 동일한 구성 요소에 대한 구체적인 설명은 생략하거나 간략화한다.
먼저, 도 13 및 도 14를 참조하여, 웨이퍼를 제공하고(S210), 웨이퍼를 각각의 칩으로 절단하고(S220), 지지척(200) 상에 칩 트레이(100)를 배치하고(S230), 칩 트레이(100) 상에 절단된 복수의 칩(180)을 재배열한다(S240).
복수의 칩(180)이 실장된 웨이퍼(W)를 제공하여 각각의 칩(180)으로 절단하는 것은, 본 발명의 일 실시예에 따른 칩 테스트 방법과 실질적으로 동일하다. 즉, 복수의 칩(180)이 실장된 웨이퍼(W)를 프레임(410)과 지지 필름(420)을 포함하는 웨이퍼 지지 유닛 상에 배치할 수 있다. 이어서, 절단 수단, 예를 들어 블레이드를 이용해 웨이퍼를 절단하여 각각의 칩(180)으로 분리할 수 있다. 상술한 바와 같이, 분리된 복수의 칩(180)은 불균일한 칩 간 거리를 가질 수 있다.
도 14에 도시된 바와 같이, 지지척(200) 상에 칩 트레이(100)를 배치하고, 칩 트레이(100) 상에 절단된 복수의 칩(180)을 재배열 할 수 있다. 앞서 설명한 바와 같이, 칩 트레이(100)는 내부에 제1 진공 라인(120)을 가지고, 지지척(200)은 내부에 제2 진공 라인(220)을 가진다. 이때, 칩 트레이(100)를 지지척(200) 상에 배치할 때에, 칩 트레이(100)의 제1 진공 라인(120)과 지지척(200)의 제2 진공 라인(220)이 서로 연결되도록 할 수 있다. 즉, 칩 트레이(100)의 제1 진공 라인(120)과 지지척(200)의 제2 진공 라인(220)이 서로 대응되도록 칩 트레이(100)를 배치한다. 여기서, 제1 진공 라인(120)과 제2 진공 라인(220)이 연결된다는 것과, 제1 진공 라인(120)이 제2 진공 라인(220)과 대응되도록 한다는 것은, 제1 진공 라인(120)과 제2 진공 라인(220) 사이에 기체 흐름이 가능하도록 제1 진공 라인(120)과 제2 진공 라인(220)을 연결한다는 것을 의미할 수 있다.
절단된 복수의 칩(180)은 칩 트레이(100) 상에 균일한 거리(Dc)를 가지도록 재배열될 수 있다. 앞서 설명한 바와 같이, 절단된 복수의 칩(180)은 웨이퍼 지지 유닛 상에서 불균일한 거리를 가지므로, 칩 트레이(100) 상에 복수의 칩(180)을 재배열하여 칩 간 거리를 균일하게 할 수 있다. 따라서, 후술할 테스트 공정에서 칩 테스트가 더욱 안정적으로 수행될 수 있도록 한다.
이어서, 도 13 및 도 15를 참조하여, 복수의 칩(180)과 칩 트레이(100) 사이에 진공을 형성하여 복수의 칩(180)을 칩 트레이(100) 상에 고정시킨다(S250).
더욱 구체적으로, 제1 진공 라인(120)을 통해 복수의 칩(180)과 칩 트레이(100) 사이에 진공을 형성할 수 있다. 지지척(200) 상에 칩 트레이(100)가 결합된 상태에서, 제2 진공 라인(220)과 연결된 진공 펌프(도 1의 250 참조)를 이용하여 제1 진공 라인(120) 및 제2 진공 라인(220) 내에 진공을 형성할 수 있다.
도 15에 도시된 바와 같이, 칩 트레이(100)는 제1 진공 라인(120)과 제2 진공 라인(220) 사이에 설치된 제1 밸브(310)를 포함할 수 있다. 제1 밸브(310)는 제1 진공 라인(120)과 제2 진공 라인(220)을 공간적으로 분리시키는 역할을 할 수 있다.
다시 말하면, 제1 밸브(310)의 개폐에 따라 공기가 제1 진공 라인(120)과 제2 진공 라인(220) 사이에서 이동하거나 분리될 수 있다. 칩 트레이(100)가 지지척(200) 상에 배치되고, 진공 펌프(250)가 제1 진공 라인(120)과 제2 진공 라인(220)에 존재하는 공기를 흡인하는 동안, 제1 밸브(310)는 개방(OPEN) 상태를 유지할 수 있다.
즉, 제1 밸브(310)가 개방된 상태에서 진공 펌프(250)를 통해 제1 진공 라인(120)과 제2 진공 라인(220)에 존재하는 공기를 흡인하여, 칩(180)과 칩 트레이(100) 사이, 더욱 구체적으로 필드 진공 라인(122)에 진공을 형성할 수 있다. 이에 따라, 복수의 칩(180)은 칩 트레이(100) 상에 흡착 고정될 수 있다.
이어서, 도 13 및 도 16을 참조하여, 지지척(200)으로부터 칩 트레이(100)를 분리한다(S260).
더욱 구체적으로, 도 16에 도시된 바와 같이, 지지척(200)으로부터 칩 트레이(100)가 분리될 때, 기압 차에 의해 제1 밸브(310)가 폐쇄(CLOSE)되어 제1 진공 라인(120)과 제2 진공 라인(220)이 공간적으로 분리될 수 있다. 다시 말하면, 제1 진공 라인(120)과 제2 진공 라인(220) 사이에 설치된 제1 밸브(310), 예를 들어 분리 밸브가 닫혀 제1 진공 라인(120)의 진공 상태를 독립적으로 유지시킬 수 있다.
제1 진공 라인(120)이 독립적으로 진공 상태를 유지함에 따라, 복수의 칩(180)은 칩 트레이(100) 상에 흡착 고정된 상태를 유지할 수 있다. 즉, 지지척(200)으로부터 분리된 칩 트레이(100)는 추가적인 기체 흡인없이 제1 진공 라인(120)의 진공 상태를 유지할 수 있으며, 복수의 칩(180)도 칩 트레이(100) 상에 고정될 수 있다. 이에 따라, 칩 트레이(100)를 분리하여 이동하는 것만으로도 복수의 칩(180)을 이동시킬 수 있다. 따라서, 복수의 칩(180)을 보다 용이하게 이동시킬 수 있는 장점이 있다. 다시 말하면, 제1 진공 라인(120)이 독립적으로 진공 상태를 유지하여 복수의 칩(180)을 칩 트레이(100) 상에 고정시킬 수 있다.
이 때, 칩 트레이(100)를 지지척(200)으로부터 분리하는 것은, 지지척(200)에 설치된 리프트 핀(240)을 이용할 수 있다. 도면에 도시된 바와 같이, 지지척(200)의 외곽에 설치된 리프트 핀(240)이 승강하여, 칩 트레이(100)를 물리적으로 탈착시킬 수 있다. 도면에서는 리프트 핀(240)이 지지척(200)의 상면으로부터 칩 트레이(100)의 하면에 힘을 가하는 경우를 도시하였으나, 이는 하나의 예시에 불과할 뿐이다. 즉, 지지척(200)으로부터 칩 트레이(100)를 분리시키는 것은 도면에 도시된 방식 외에도 다양한 방식이 적용될 수 있다.
이어서, 도 13 및 도 12를 참조하여, 재배열된 복수의 칩(180)을 테스트한다(S270).
더욱 구체적으로, 칩 트레이(100)를 칩 테스트 장치로 이동시켜 복수의 칩(180)을 테스트할 수 있다. 앞선 실시예에서 언급한 바와 같이, 칩 트레이(100) 상에 복수의 칩(180)을 재배열함에 따라, 복수의 칩(180)이 균일한 간격으로 배치되었기 때문에, 복수의 프로브(1332)를 가지는 칩 테스트 장치를 이용해 복수의 칩(180)을 동시에 안정적으로 테스트할 수 있다.
이어서, 도 13 및 도 17을 참조하여, 칩 트레이(100)로부터 복수의 칩(180)을 분리한다(S280).
도 17에 도시된 바와 같이, 제1 진공 라인(120)의 진공 상태를 해제하는 제2 밸브(320), 예를 들어 메인 밸브를 조작하여 제1 진공 라인(120)의 진공 상태를 해제할 수 있다. 더욱 구체적으로, 복수의 칩(180)에 대한 테스트가 완료된 후, 제1 진공 라인(120)과 연결된 제2 밸브(320)를 개방하여 제1 진공 라인(120)의 진공 상태를 해제할 수 있다. 이에 따라, 칩 트레이(100) 상에 흡착 고정되어 있던 복수의 칩(180)이 용이하게 분리될 수 있다. 나아가, 각 칩(180)을 분리할 때에, 테스트 공정을 통해 양품으로 인정된 칩만을 선택적으로 분리할 수도 있다.
본 발명의 다른 실시예에 따른 칩 테스트 방법에 의하면, 복수의 칩을 칩 트레이 상에 균일한 간격으로 재배열하여 칩 테스트를 안정적으로 수행할 수 있을 뿐만 아니라, 멀티 스택 웨이퍼를 절단한 후, 각각의 멀티 스택 칩에 대한 테스트를 수행함으로써 양품의 수율을 향상시킬 수 있는 장점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 110: 필드 영역
120: 제1 진공 라인 122: 필드 진공 라인
124: 제1 진공 홀 126: 제1 내부 진공 라인
128: 제2 진공 홀 130: 얼라인 마크
180: 칩 200: 지지척
226: 제2 내부 진공 라인 228: 제3 진공 홀
240: 리프트 핀 250: 진공 펌프
310: 제1 밸브 320: 제2 밸브
410: 프레임 420: 지지 필름

Claims (10)

  1. 표면에 복수의 칩이 각각 부착되는 복수의 필드 영역이 정의되고, 내부에 제1 진공 라인을 가지는 칩 트레이; 및
    내부에 제2 진공 라인을 가지고, 상기 칩 트레이를 지지하는 지지척을 포함하되,
    상기 제2 진공 라인은 진공 펌프와 연결되되, 상기 제1 진공 라인은 상기 제2 진공 라인을 통해 진공 상태를 형성하는 칩 고정 장치.
  2. 복수의 칩이 실장된 기판이 복수 개로 수직 적층된 웨이퍼를 각각의 칩으로 절단하고,
    상기 절단된 복수의 칩을 칩 트레이 상에 재배열하고,
    상기 재배열된 복수의 칩을 테스트하는 것을 포함하는 칩의 테스트 방법.
  3. 제2 항에 있어서,
    상기 절단된 복수의 칩은, 서로 인접한 칩 사이의 거리 중 적어도 두 개의 거리가 서로 다른 거리를 가지고,
    상기 복수의 칩을 재배열하는 것은, 상기 재배열된 복수의 칩의 칩간 거리가 균일하도록 배치하는 것을 포함하는 칩의 테스트 방법.
  4. 제2 항에 있어서,
    상기 각 칩은 복수의 단일 칩이 적층된 멀티 스택 칩이고,
    상기 절단된 복수의 칩을 재배열하는 것은 상기 멀티 스택 칩을 상기 칩 트레이 상에 재배열하는 것을 포함하는 칩의 테스트 방법.
  5. 제2 항에 있어서,
    상기 칩 트레이는 내부에 제1 진공 라인을 가지고, 상기 지지척은 내부에 제2 진공 라인을 가지되,
    상기 재배열된 복수의 칩을 테스트하기 전에,
    상기 지지척 상에 상기 칩 트레이가 결합된 상태에서 상기 제2 진공 라인과 연결된 진공 펌프를 이용하여 상기 제1 진공 라인 및 상기 제2 진공 라인 내에 진공을 형성하고,
    상기 지지척으로부터 상기 칩 트레이를 분리하여 상기 제1 진공 라인이 독립적으로 상기 진공 상태를 유지하는 것을 포함하는 칩 테스트 방법.
  6. 복수의 칩이 실장된 웨이퍼를 각각의 칩으로 절단하고,
    내부에 제1 진공 라인을 가지는 칩 트레이를 내부에 제2 진공 라인을 가지는 지지척 상에 배치하되, 상기 제1 진공 라인과 상기 제2 진공 라인이 서로 대응되도록 배치되고,
    상기 절단된 복수의 칩을 상기 칩 트레이 상에 재배열하고,
    상기 제1 진공 라인을 통해 상기 복수의 칩과 상기 칩 트레이 사이에 진공을 형성하여 상기 복수의 칩을 상기 칩 트레이 상에 고정시키고,
    상기 지지척으로부터 상기 칩 트레이를 분리하고,
    상기 칩 트레이를 상기 칩 테스트 장치로 이동시켜 상기 재배열된 복수의 칩을 테스트하는 것을 더 포함하는 칩의 테스트 방법.
  7. 제6 항에 있어서,
    상기 복수의 칩을 상기 칩 트레이 상에 고정시키는 것은,
    상기 제1 진공 라인이 독립적으로 진공 상태를 유지하는 것을 포함하는 칩 테스트 방법.
  8. 제6 항에 있어서,
    상기 지지척 상에 상기 칩 트레이가 결합된 상태에서 상기 제2 진공 라인과 연결된 진공 펌프를 이용하여 상기 제1 진공 라인 및 상기 제2 진공 라인 내에 진공을 형성하고,
    상기 지지척으로부터 상기 칩 트레이를 분리하여 상기 제1 진공 라인이 독립적으로 상기 진공 상태를 유지하는 것을 포함하는 칩 테스트 방법.
  9. 제8 항에 있어서,
    상기 지지척으로부터 상기 칩 트레이를 분리할 때에, 상기 제1 진공 라인과 상기 제2 진공 라인 사이에 설치된 분리 밸브가 닫혀 상기 제1 진공 라인의 진공 상태를 독립적으로 유지하는 것을 포함하는 칩의 테스트 방법.
  10. 제6 항에 있어서,
    상기 각 칩은 복수의 단일 칩이 적층된 멀티 스택 칩이고,
    상기 웨이퍼를 절단하는 것은 복수의 웨이퍼가 적층된 멀티 스택 웨이퍼를 절단하는 것을 포함하고,
    상기 절단된 복수의 칩을 재배열하는 것은 상기 멀티 스택 칩을 상기 칩 트레이 상에 재배열하는 것을 포함하는 칩의 테스트 방법.
KR1020110058050A 2011-06-15 2011-06-15 칩 고정 장치 및 이를 이용한 칩의 테스트 방법 KR20120138517A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110058050A KR20120138517A (ko) 2011-06-15 2011-06-15 칩 고정 장치 및 이를 이용한 칩의 테스트 방법
US13/445,283 US8652858B2 (en) 2011-06-15 2012-04-12 Chip testing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110058050A KR20120138517A (ko) 2011-06-15 2011-06-15 칩 고정 장치 및 이를 이용한 칩의 테스트 방법

Publications (1)

Publication Number Publication Date
KR20120138517A true KR20120138517A (ko) 2012-12-26

Family

ID=47353971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110058050A KR20120138517A (ko) 2011-06-15 2011-06-15 칩 고정 장치 및 이를 이용한 칩의 테스트 방법

Country Status (2)

Country Link
US (1) US8652858B2 (ko)
KR (1) KR20120138517A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018135708A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지의 제조 방법
WO2018135706A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지의 제조 방법
WO2018135705A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지의 제조 방법
WO2018135707A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지 제조용 트레이
CN110178209A (zh) * 2017-01-17 2019-08-27 Nepes 株式会社 半导体封装件的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130182687A1 (en) * 2011-07-28 2013-07-18 Samsung Electronics Co., Ltd. Apparatus and method for controlling secondary cell uplink synchronization states
JP6236957B2 (ja) * 2013-07-23 2017-11-29 セイコーエプソン株式会社 電子部品搬送装置、電子部品検査装置および冷却システム
CN106970314A (zh) * 2013-11-11 2017-07-21 罗斯柯公司 构件处理组件和处理构件的方法
JP6680176B2 (ja) * 2016-10-17 2020-04-15 三菱電機株式会社 評価装置および半導体チップの評価方法
EP4084052A4 (en) * 2020-01-19 2022-11-30 Huawei Technologies Co., Ltd. SLICER-TO-SLICER STRUCTURE AND ASSOCIATED TESTING METHOD, AND LARGE BANDWIDTH MEMORY AND ASSOCIATED METHOD OF FABRICATION
KR20220029083A (ko) * 2020-09-01 2022-03-08 삼성전자주식회사 반도체 패키지의 제조 방법 및 이를 수행하기 위한 장치
CN113064333A (zh) * 2021-03-19 2021-07-02 北京智创芯源科技有限公司 一种微小晶片的光刻方法、晶片载片及光刻工装
CN117054862B (zh) * 2023-10-13 2023-12-15 深圳市微特精密科技股份有限公司 一种pcb主板的精密检测设备及检测工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0798361A (ja) 1993-06-19 1995-04-11 Tokyo Electron Ltd 被検査体の収納具及びプローブ装置
JP3408987B2 (ja) * 1999-03-30 2003-05-19 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP3729491B2 (ja) * 2000-02-22 2005-12-21 東レエンジニアリング株式会社 非接触idカード類及びその製造方法
JP4137471B2 (ja) 2002-03-04 2008-08-20 東京エレクトロン株式会社 ダイシング方法、集積回路チップの検査方法及び基板保持装置
JP2008309540A (ja) 2007-06-13 2008-12-25 Renesas Technology Corp 半導体チップの検査方法及び検査用治具
KR20100058345A (ko) * 2008-11-24 2010-06-03 삼성전자주식회사 카메라 모듈 형성방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018135708A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지의 제조 방법
WO2018135706A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지의 제조 방법
WO2018135705A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지의 제조 방법
WO2018135707A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지 제조용 트레이
CN110178209A (zh) * 2017-01-17 2019-08-27 Nepes 株式会社 半导体封装件的制造方法
US10804146B2 (en) 2017-01-17 2020-10-13 Nepes Laweh Corporation Method for producing semiconductor package

Also Published As

Publication number Publication date
US8652858B2 (en) 2014-02-18
US20120322174A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
KR20120138517A (ko) 칩 고정 장치 및 이를 이용한 칩의 테스트 방법
US9207276B2 (en) Method and apparatus for testing a semiconductor wafer
KR101394362B1 (ko) 웨이퍼 검사 장치
US5692873A (en) Apparatus for holding a piece of semiconductor
US6541989B1 (en) Testing device for semiconductor components and a method of using the device
JP6625423B2 (ja) ウエハ検査装置及びそのメンテナンス方法
TW200822263A (en) Test method for yielding a known good die
ITTO20100109A1 (it) Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias)
KR101227812B1 (ko) 발광 소자 검사 방법
JP2009503536A (ja) プローブカードの製造方法及びこれを行うための装置
US20130195587A1 (en) Wafer transfer device
KR20130078894A (ko) 다이 본딩 방법 및 다이 본딩 장치
US9250288B2 (en) Wafer-level testing method for singulated 3D-stacked chip cubes
KR20180017594A (ko) 반도체 소자 테스트 장치
JP2005101584A (ja) 基板を検査する装置
CN115440648A (zh) 晶圆自动上货的承载装置、晶圆自动上货的传送方法
KR20180069381A (ko) 반도체 기판을 지지하는 진공척
KR20230103390A (ko) 칩 레벨 테스트용 웨이퍼 및 이를 이용하여 테스트하는 방법
JP7390889B2 (ja) 吸着保持装置
CN219226260U (zh) 一种晶圆承载装置及探针机
US20220208586A1 (en) Substrate storing and aligning apparatus in substrate bonding equipment for bonding substrates to each other
KR102382690B1 (ko) 프로브 어레이 본딩 장비 및 그를 이용한 프로브 본딩 방법
US10901030B2 (en) Viscoelastic pad upon integrated circuit device contact for multipass electrical characterization probe testing
KR101794977B1 (ko) 반도체 제조 장치
KR20180012032A (ko) 반도체 소자 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application