JP3344372B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3344372B2 JP3344372B2 JP18447499A JP18447499A JP3344372B2 JP 3344372 B2 JP3344372 B2 JP 3344372B2 JP 18447499 A JP18447499 A JP 18447499A JP 18447499 A JP18447499 A JP 18447499A JP 3344372 B2 JP3344372 B2 JP 3344372B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- semiconductor chip
- insulating film
- wafer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7565—Means for transporting the components to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7665—Means for transporting the components to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
に係り、詳しくは、半導体チップを搭載した半導体装置
及びその製造方法に関する。
境、実装性等を考慮して、パッケージ基板に搭載された
状態(半導体装置)で使用される。パッケージには、半
導体チップのサイズ、端子の本数などに合わせて様々な
タイプがある。例えば、端子が多い場合には、パッケー
ジの下側面に端子を格子状に配置したBGA(Ball Gri
d Array)、あるいは、LGA(Land Grid Array)とい
ったタイプが使用されることが多い。
示すように、パッケージ基板105の表面配線107の
上に半導体チップ102を搭載することがある。このよ
うな構成では、半導体チップ102と表面配線107と
を絶縁する必要があるが、この絶縁は、半導体チップ1
02の表面にソルダーレジストを塗布することで行われ
ているのが一般的である。そして、このソルダーレジス
ト層103の上に、絶縁性接着層104を用いて、半導
体チップ102を固定している(第1の従来技術)。
することなく、図8に示すように、半導体チップ102
を固定するための絶縁性接着層104aのみによって、
半導体チップ102と表面配線107とを絶縁すること
が試みられている(第2の従来技術)。
来技術には以下のような問題があった。 (1) 第1の従来技術の問題点(図7) 近年は、半導体装置101の小型化、薄型化を図るため
に、パッケージ基板105を構成する絶縁性基材106
として絶縁性を備えた樹脂テープが採用されることが多
い。ところが、絶縁性基材106として樹脂テープが採
用されたパッケージ基板105は、ソルダーレジスト層
103が形成された場合、テープ自体の反り及び組立の
際の熱履歴によって、歪み、反りが生じやすいという問
題があった。特に、短冊状に加工された大面積のテープ
は、このような歪み、反りによって搬送性が著しく低下
するため、組立自体が困難になる。従って、歪み等への
対策を別途施す必要があり、コストアップの要因となっ
ていた。
構成している場合、これを製造工程に供する場合には、
リール to リール方式を採用する必要がある。なお、
リール to リール方式とは、加工前のパッケージ基板
105が巻かれたリールを加工位置の前段に配置し、こ
のリールからパッケージ基板105を順次に繰り出す一
方で、加工位置の後段にもリールを配置し、加工後のテ
ープをこの後段側のリールによって巻き取る方式であ
る。
工した状態で製造工程へ供給する場合には、この短冊状
に加工するために専用の固定治具が必要である。パッケ
ージ基板を小さく切り分けた状態で製造工程へ供給する
ことも考えられるが、これでは取り扱いが面倒で生産効
率が低下してしまう。
板105aとの絶縁がもっぱら絶縁性接着層104aに
だけ依存しているため、製造工程において不良が発生し
やすいという問題があった。例えば、この絶縁性接着層
104aを形成することになる絶縁性接着剤の供給量を
厳密に制御することが困難であるため、塗布量にはばら
つきが生じやすいという問題があった。また、塗布量が
一定であったとしても、接着時の微妙な圧力の違いに起
因して絶縁性接着層104aの厚み(塗布厚)が異なっ
てしまうという問題があった。さらには、接着剤がはみ
出すという問題もあった。また、絶縁性接着剤をノズル
によって塗布している場合には、絶縁性接着層104a
内に気泡が巻き込まれてしまいやすいという問題もあっ
た。
もので、半導体チップとパッケージ基板上に形成された
配線とが確実に絶縁された、信頼性の高い半導体装置及
びその製造方法を提供することを目的としている。
の発明に係る半導体装置の製造方法は、その表面に回路
素子が形成された半導体チップの裏側面に、上記半導体
チップの裏面に設けられた該半導体チップと基板との絶
縁を確保するのに十分な所定の厚さに形成された絶縁膜
を形成する絶縁膜形成工程と、上記半導体チップを接着
剤を用いて少なくともその表面に配線が設けられた上記
応基板に接着する接着工程とを有してなることを特徴と
している。
導体装置の製造方法に係り、上記絶縁膜は、絶縁性を備
えたフイルムであることを特徴としている。
記載の半導体装置の製造方法に係り、上記接着層は、エ
ポキシ樹脂、ポリイミド樹脂、アクリル樹脂からなる群
のうち少なくとも一つを含んで構成されたものであるこ
とを特徴としている。
載の半導体装置の製造方法に係り、上記フイルムは、エ
ポキシ樹脂、ポリオレフィン樹脂及びポリイミド樹脂か
らなる群のうち少なくとも一つを含んで構成されたもの
であることを特徴としている。
載の半導体装置の製造方法に係り、上記絶縁膜形成工程
は、その表側面に半導体チップ複数個分の回路素子が形
成されたウエハの裏側面に絶縁膜を形成し、その後、こ
のウエハ及びこの絶縁膜を切断して個別の半導体チップ
に分割する処理を含んだものであることを特徴としてい
る。
導体装置の製造方法に係り、上記絶縁膜をスピンコート
法によって形成することを特徴としている。
載の半導体装置の製造方法の係り、上記絶縁膜の形成
後、前記切断処理前に、前記分割された個々の半導体チ
ップを支えるための支持層を前記絶縁膜上に形成するこ
とを特徴としている。
載の半導体装置の製造方法に係り、上記絶縁膜形成工程
は、上記絶縁膜を構成することになる絶縁層とこれを支
える基材層とを積層して構成されたフィルム材を、その
絶縁層がウエハの裏側面に向けた状態でこのウエハの裏
側面に貼り付け、この状態を保ったままで、上記ウエハ
及び前記絶縁層を切断することで、このウエハ及び前記
絶縁層を個別の半導体チップに分割し、この後、各半導
体チップの裏側面に接合されている絶縁層から前記基材
層を剥離することを特徴としている。
面に配線が設けられた基板と、その表側面に回路素子が
形成され、前記基板の前記配線が設けられた領域の上方
において、その裏側面を前記基板に向けて配置された半
導体チップと、前記基板と前記半導体チップとの間に配
置されて両者を接合した、絶縁性を備え前記半導体チッ
プと前記基板との絶縁を確保するのに十分な所定の厚さ
に形成されたフィルムとを有する半導体装置を製造する
ための、半導体装置の製造方法において、前記半導体チ
ップの裏側面に絶縁膜を形成する絶縁膜形成工程を有
し、該絶縁膜形成工程は、前記絶縁膜を構成することと
なる粘着性あるいは接着性を有する絶縁層とこれを支え
る基材層とを積層して構成された前記フィルムを、その
絶縁層がウエハの裏側面に向けた状態でこのウエハの裏
側面に貼り付け、この状態を保ったままで、前記ウエハ
及び前記絶縁層を切断することで、このウエハ及び前記
絶縁層を個別の半導体チップに分割し、この後、各半導
体チップの裏側面に接合されている絶縁層から前記基材
層を剥離することを特徴としている。
は9記載の半導体装置の製造方法に係り、上記絶縁層
は、エポキシ樹脂、ポリオレフィン樹脂及びポリイミド
樹脂からなる群のうち少なくとも一つを含んで構成され
たものであることを特徴とします。
請求項1に記載した半導体装置及びその製造方法の発明
の作用について述べる。 半導体チップの裏側面に絶縁
膜を形成する(絶縁膜形成工程)。具体的には、ウエハ
の裏側面に絶縁膜を形成し、その後、このウエハ及びこ
の絶縁膜を切断して個別の半導体チップに分割する。
ムを貼り付けることで形成してもよい。例えば、絶縁層
と基材層とを積層して構成されたフィルム材を、ウエハ
の裏側面に貼り付ける。この貼り付けは、フィルム材自
体が粘着性(あるいは接着性)を備えている場合には、
この粘着性(あるいは接着性)を利用して可能である。
つづいて、この状態を保ったままで、ウエハ及び絶縁層
を切断することで、このウエハ及び絶縁層を個別の半導
体チップに分割することができる。切断後の各半導体チ
ップは基材層によって保持されているため、落下し損傷
することはない。この後、各半導体チップの裏側面に貼
り付いている絶縁層から基材層を剥離する。
脂をスピンコート法等によって塗布することでも形成可
能である。この場合にも、分割された個々の半導体チッ
プを支えるための支持層を絶縁膜上に形成しておくのが
好ましい。なお、絶縁膜(絶縁性を備えたフィルム、絶
縁層)は、エポキシ樹脂、ポリオレフィン樹脂及びポリ
イミド樹脂からなる群のうち少なくとも一つを含んで構
成されたものであることが好ましい。
着剤を用いて基板に接着する(接着工程)。この接着剤
(接着層)は、エポキシ樹脂、ポリイミド樹脂、アクリ
ル樹脂からなる群のうち、少なくとも一つを含んで構成
されたものであることが好ましい。このようにして製作
された半導体装置では、裏側面に絶縁膜が設けられた半
導体チップと、表面に配線が設けられた基板とが、接着
剤(接着層)によって接着された構造となっている。こ
のような構造では半導体チップと配線とは、絶縁膜によ
って確実に絶縁されている。
造方法の発明の作用について述べる。半導体チップの裏
側面に絶縁性を備えたフィルムを設ける(絶縁フィルム
貼付工程)。例えば、絶縁性を備えたフィルムを構成す
ることになる絶縁層と基材層とを積層して構成されたフ
ィルム材を、ウエハの裏側面に貼り付ける。つづいて、
この状態を保ったままで、ウエハ及び絶縁層を切断する
ことで、このウエハ及び絶縁層を個別の半導体チップに
分割することができる。切断後の各半導体チップは基材
層によって保持されているため、落下し損傷することは
ない。この後、各半導体チップの裏側面に接合されてい
る絶縁層から基材層を剥離する。なお、絶縁性を備えた
フィルム(絶縁層)は、エポキシ樹脂、ポリオレフィン
樹脂及びポリイミド樹脂からなる群のうち少なくとも一
つを含んで構成されたものであることが好ましい。
えたフィルムによって半導体チップを基板に接合する
(接合工程)。この接合は、例えば、絶縁性を備えたフ
ィルム自体の粘性(あるいは、接着性)によって可能で
ある。このようにして製作された半導体装置では、半導
体チップと、表面に配線が設けられた基板とが、絶縁性
を備えたフィルムによって確実に絶縁されている。ま
た、接着剤を用いることなく、絶縁性を備えたフィルム
によって両者が接合されているため、生産が容易であ
り、低コストに生産可能である。
の実施の形態について説明する。図1は、この発明の実
施の形態である半導体装置の外観を示す図であり、図1
(a)は平面図、図1(b)は正面図、図1(c)は側
面図である。図2は、半導体装置の内部構造を模式的に
示した部分断面図である。図3は、半導体装置の製造方
法の一部を示す図である。図4は、半導体装置の製造方
法の一部を示す図である。なお、作図の都合上、本発明
の本質でない部分については簡略化して描くことがあ
り、各図で互いに一致していない場合がある。例えば、
はんだボールの個数等は図面によって異なる。
ッケージ基板5の表面配線7上に半導体チップ2を搭載
するとともに、両者(パッケージ基板5の表面配線7、
半導体チップ2)間をフィルムで構成された絶縁層3に
よって絶縁したことを主な特徴としている。以下、詳細
に説明する。
置1の概要について説明する。この半導体装置1は、そ
の表面に各種回路素子及びその端子(チップ端子)が多
数形成された半導体チップ2を、パッケージ基板5に搭
載することで概略構成されている。この搭載は、絶縁層
3、接着層4,ワイヤ8等によってなされている。すな
わち、半導体チップ2とパッケージ基板5とは、両者の
間に位置する絶縁層3及び接着層4によって絶縁される
とともに機械的に接合されている。また、半導体チップ
2の端子は、ワイヤ8によって表面配線7と電気的に接
続されている。さらに、半導体チップ2、ワイヤ8等
は、封止樹脂9によって封止されることで保護されてい
る。
ち、半導体チップ2とパッケージ基板5との絶縁ならび
に機械的な接合に関する構成(半導体チップ2、絶縁層
3、接着層4、パッケージ基板5)を中心に説明する。
半導体チップ2は、その表面に各種回路素子及びその端
子(チップ端子)が多数形成されている。先に述べたと
おり、半導体チップ2は、絶縁層3及び接着層4によっ
てパッケージ基板5と絶縁されるとともに機械的に接合
されている。
持等するためのものであり、その裏側面(図2における
上側面)には、半導体チップ2との接続に用いられる表
面配線7が形成されている。従って、パッケージ基板5
の裏側面には、この表面配線7の厚み分に相当する深さ
(高さ)の凹凸がある。この実施の形態における表面配
線7は、Cu層(厚さ18μm)/Ni層(厚さ2μ
m)/Au層(厚さ0.7μm)の三層構造を備えてい
る。この表面配線7は、半導体チップ2が搭載される領
域にも設けられている。一方、パッケージ基板5の表側
面(図2における下側面)には、他の回路装置と接続す
るためのアウターバンプとして機能するはんだボール1
0が設けられている。各表面配線7は、いずれかのはん
だボール10に繋がっている。
との絶縁を確保するためのものであり、半導体チップ2
の裏側面(図2における下側面)に設けられている。こ
の実施の形態ではこの絶縁層3を絶縁性を備えたフィル
ムによって構成している。半導体チップ2と絶縁層3と
の接合は、絶縁層3自身の備える粘性(あるいは、接着
性)によってなされている。一方、絶縁層3とパッケー
ジ基板5との接合は、接着層4によってなされている。
この絶縁層3として使用可能なフィルムについては、後
ほど製造方法の説明において詳細に述べることにする。
絶縁層3)をパッケージ基板5に接合し固定するための
ものである。この接着層4は、パッケージ基板5表面の
凹凸を埋めた状態で設けられている。表面配線7同士の
絶縁を確保する必要があるため、接着層4は絶縁性を備
えている。なお、先に述べたとおり、半導体チップ2と
表面配線7との絶縁は絶縁層3によって確保されている
ため、接着層4の厚みは特に限定されない。
体装置の製造方法について説明する。この半導体装置1
の製造工程は、(1)半導体チップ2への絶縁層3の形
成工程と、(2)半導体チップ2のパッケージ基板5へ
の搭載工程とに大きく分けることができる。ここでは各
工程ごとに説明することにする。
成(図3) ここでは、絶縁層3はあらかじめ用意した積層フィルム
材20を用いて形成する。この積層フィルム材20は、
基材フィルム22と絶縁性フィルム21との2層構造を
有している。
3となるものである。この絶縁性フィルム21として
は、常温でも粘着性を有するとともに、加熱されること
で軟化しさらに高い粘着性(接着性)が得られるような
ものを採用する。この絶縁性フィルム21としては、様
々な熱可塑性樹脂のフィルム、例えば、ポリイミド系の
フィルム(ポリイミドをベースとし、これに所望の添加
剤を混ぜ込んだフィルム)、ポリエチレン等のポリオレ
フィン系のフィルムを用いることができる。また、熱硬
化性樹脂のフィルム、例えば、エポキシ系のフィルムを
用いることができる。さらには、これら(熱可塑性樹
脂、熱硬化性樹脂)を混合したフィルムを用いることが
できる。
作業の際に、切断、分割された半導体チップが落下、散
乱することがないように支えるためのものである。従っ
て、切断の際に誤ってこの基材フィルム22が切断され
てしまうことがないようにある程度の厚さを有してい
る。但し、具体的な厚さは、切断装置の精度等に応じて
決定すればよい。また、切断作業時に加わる様々な外力
によって、破れてしまうことがないように十分な強度を
備えている。さらに、この実施の形態では、後述すると
おり、積層フィルム材20(絶縁性フィルム21)が半
導体チップ2に貼り付いた状態において、絶縁性フィル
ム21から基材フィルム22を剥がす必要がある。この
ため、絶縁性フィルム21と基材フィルム22との接合
力は、絶縁性フィルム21と半導体チップ2との接合力
(粘着あるいは接着)よりも弱くなるように、両者の材
質、表面状態、接合状態等が設定されている。この実施
の形態ではこの積層フィルム材20として、株式会社リ
ンテック製のLE-5000(商品名)を採用してい
る。
て説明する。積層フィルム材20の絶縁性フィルム21
の上にウエハ25を載せ置く(図3(a))。この載せ
置きは、ウエハ25の裏側面(回路素子が設けられてい
ない側の面、図3中の下側面)が絶縁性フィルム21に
接するような向きで行う。また、ウエハ25と絶縁性フ
ィルム21との間に空気が残らないように行う。絶縁性
フィルム21は常温でも粘着性(あるいは、接着性)を
有するため、ウエハ25は絶縁性フィルム21に貼り付
いた状態となる。積層フィルム材20を加熱しながら作
業を行えば、粘着性(あるいは、接着性)が高まるた
め、より確実に貼り付けることができる。この後は、こ
の積層フィルム材20をウエハ25の形状にあわせて切
断する(図3(b))。
プ2に切断、分割する(図3(c))。作業は、ダイシ
ングソー等を用いて、ウエハ25の側(図3における上
側)から行う。この場合、ウエハ25及び絶縁性フィル
ム21だけを切断し、基材フィルム22は切断しない。
従って、この作業時に、切断後の半導体チップ2が落
下、散乱等して回路素子が損傷するようなことはない。
なお、ウエハ25は、回路素子の形成後に裏面側が削ら
れて極限まで薄くされているため、取り扱いには細心の
注意が必要である。例えば、この実施の形態で用いてい
るウエハ25は、当初厚さが600μmであったもの
が、回路素子の形成後に厚さ200μmにまで薄くされ
ている。しかし、この実施の形態では、裏側面に積層フ
ィルム材20が張り付けられることで全体としての剛性
が向上しており、取り扱いが比較的容易である。
材20から剥がす。この場合、絶縁性フィルム21と基
材フィルム22との接合力は、半導体チップ2と絶縁性
フィルム21との接合力よりも弱くされているため、絶
縁性フィルム21は半導体チップ2の裏側面に貼り付い
たまま、基材フィルム22から剥がれる(図3
(d))。半導体チップ2の裏側面に貼り付いているこ
の絶縁性フィルム21が、絶縁層3として機能すること
になる。
面に絶縁性フィルム21(すなわち、絶縁層3)を設け
ることができる。このようにして形成された絶縁層3は
その厚さが均一である。また、このフィルムによって構
成された絶縁層3は、硬化していない状態の接着剤と比
べれば硬いため、後ほど述べるパッケージ基板5への搭
載工程において多少押圧等されてもその厚さが大きく変
化してしまうことはない。
5への搭載(図4) ここでは、絶縁性基材6の表側等に表面配線7等を形成
することで構成されたパッケージ基板5があらかじめ用
意されているものとする。この場合、表面配線7の上に
は特に絶縁処理(例えば、ソルダーレジストの塗布)は
されておらず、露出した状態となっている。絶縁性基材
6の材質等は何ら限定されるものではない。
プ2の搭載領域に、接着層4を構成することになる絶縁
性接着剤26を適量滴下する(図4(a))。そして、
この絶縁性接着剤26の上に、裏側面に絶縁層3が設け
られた半導体チップ2を載せ、所定の圧力で押圧する。
これにより、半導体チップ2は、絶縁層3及び絶縁性接
着剤26(接着層4)を介してパッケージ基板5に接合
される(図4(b))。パッケージ基板5の表面には表
面配線7の存在に起因した凹凸があるが、この凹凸は絶
縁性接着剤26によって埋められる。絶縁性接着剤26
としては、例えば、エポキシ系樹脂、ポリイミド系樹
脂、アクリル系樹脂、さらにはこれらをブレンドしたも
のを使用可能である。
の絶縁は絶縁層3によって確保することができるため、
絶縁性接着剤26(接着層4)は単に半導体チップ2を
機械的にパッケージ基板5に接合する役割のみを果たす
ことができれば足りる。従って、絶縁性接着剤26の滴
下量、及び半導体チップ2を載せ置く際の押圧力はさほ
ど厳密に制御する必要はない。押圧力を多少高めにして
おけば、この接合はより確実なものとなる。絶縁層3は
(未硬化状態の接着剤等に比べれば)十分に硬いため、
この押圧力を高めても、絶縁層3が破れたりあるいは変
形して薄くなってしまうことはない。つまり、絶縁層3
の厚みが不足するなどして、半導体チップ2と表面配線
7との絶縁性を損なうことはない。また、先に述べたと
おり、絶縁性接着剤26は、半導体チップ2と表面配線
7と絶縁する役割を負ってはいないため、その滴下量は
機械的な接合に必要な最小限にとどめることができる。
従って、押圧に伴って、絶縁性接着剤26が半導体チッ
プ2を越えてはみ出すこともない。
導体チップ2の端子とをワイヤ8によって接続し(図4
(c))、さらに、半導体チップ2及びワイヤ8を封止
樹脂9によって封止する(図4(d))。最後に、パッ
ケージ基板5にはんだボール10を取り付けて、半導体
装置1が完成する。
ば、半導体チップとパッケージ基板上に形成された配線
とが確実に絶縁され、信頼性が高い。また、製造工程に
おける半導体ウエハの取り扱いも容易となる。
述してきたが、具体的な構成はこの実施の形態に限られ
るものではなく、この発明の要旨を逸脱しない範囲の設
計変更などがあってもこの発明に含まれる。
の裏側面に絶縁層3を設けるのに積層フィルム材20を
使用していたが、本発明は必ずしも積層フィルム材20
の存在を前提とするものではない。例えば、図5に示す
ような工程によれば、上述した積層フィルム材20を使
用することなく、絶縁層3を設けることができる。
ィルム21aと、基材フィルム22aとを用いる。ま
ず、ウエハ25の裏側面にリール30から供給される絶
縁性フィルム21aを貼り付ける(図5(a))。この
貼り付け作業ではローラ32を使用すれば、絶縁性フィ
ルム21aとウエハ25との間に空気が残りにくい。続
いて、この絶縁性フィルム21aをウエハ25の形状に
あわせて切断する(図5(b))。続いて、今度は、こ
の絶縁性フィルム21aに基材フィルム22aを貼り付
ける(図5(c))、その後、この基材フィルム22a
をウエハ25にあわせて切断する(図5(d))。これ
以後は、図3(c),(d)と同様の切断処理を行うこ
とで、裏側面に絶縁層3が設けられた半導体チップ2を
作製することができる。なお、樹脂フィルムは一般的に
は加熱されると粘性(あるいは、接着性)が高まる。従
って、ウエハ25をヒータ31で加熱しながら、絶縁性
フィルム21a及び基材フィルム22aの貼り付け作業
を行えば貼り付けがより確実である。また、常温では、
粘着性(あるいは、接着性)が小さいフィルムを、絶縁
性フィルム21a及び基材フィルム22aとして使用す
ることもできる。
てもウエハ25の裏側面に絶縁層3を設けることが可能
である。つまり、ウエハ25の裏側面を上に向けた状態
で、高速回転させる。そして、その裏側面中央に、最終
的には絶縁層3を構成することになる絶縁性を備えた液
状の樹脂(例えば、ポリイミド)を滴下する。この樹脂
は、遠心力によってウエハ25の裏側面に均一な厚さで
広がる。そして、この樹脂が硬化して形成された樹脂層
が、絶縁層3として機能することになる。さらに、この
後、硬化状態において基材フィルム22と同様の特性を
発現する液状の樹脂を用いて同様の処理を行えば、基材
フィルム22に相当する層も形成することができる。な
お、上述した(2)パッケージ基板5への搭載工程は、
この樹脂層(絶縁層3)が十分に硬化した後に行うこと
が必要である。
時に分割された半導体チップ2が落下散乱するのを防ぐ
ために、基材フィルム22を備えた積層フィルム材20
を使用していた。しかし、基材フィルム22(あるい
は、これに相当する層)は必須ではない。例えば、半導
体チップ2が落下散乱しても構わない場合、あるいは、
分割後の半導体チップが落下することがないような切断
装置を使用している場合等には、ウエハ25(あるい
は、半導体チップ2)の裏側面には絶縁性フィルム21
(あるいは、絶縁層3)だけを設けるようにしても構わ
ない。この場合には積層フィルム材20は絶縁性フィル
ム21だけで構成されることになる。
ップに切断していないウエハの段階で積層フィルム材2
0を貼り付け、その後、個別の半導体チップに切断、分
割していた。しかし、原理的には、個別の半導体チップ
に切断、分割した後、積層フィルム材20を用いて半導
体チップ2の裏側面に絶縁層3を形成することも可能で
ある。但し、この手法ではウエハの段階で積層フィルム
材20を貼り付ける場合に比べて生産性が低い。
21(絶縁層3)自体の粘着性(あるいは、接着性)を
利用して、半導体チップ2に貼り付けていた。しかし、
接着剤を用いて、絶縁性フィルム21を半導体チップ2
の裏側面に貼り付けるようにしても構わない。但し、作
業の容易さ、確実さといった点では、絶縁性フィルム2
1自体の粘着性等を利用することが好ましい。
層4とを併用していたが、接着層4を省略することも可
能である。絶縁層3自体の粘着性(あるいは、接着性)
を利用して、絶縁層3だけで半導体チップ2とパッケー
ジ基板5とを接合することができる。このような構成で
は、さらなるコストダウンが可能である。但し、このよ
うな構成では、表面配線7の設けられていない部分(凹
部)に図6の如く隙間sが残る可能性がある。従って、
このような構成は高度な信頼性が要求されていない用途
に限り採用することが好ましい。
5は単層であったが、これに限らず、内部にも配線層を
有した多層基板であっても構わない。また、パッケージ
基板5を構成する絶縁性基材6の材質も何ら限定される
物ではない。
あらかじめ所定の厚さに成形された薄い部材を意味し
“シート”、“テープ”、“薄板”等をも含む概念であ
る。
よれば、半導体チップとパッケージ基板上に形成された
配線とを確実に絶縁した、一段と信頼性の高い半導体装
置を実現できる。
り、図1(a)は平面図、図1(b)は正面図、図1
(c)は側面図である。
に示した部分断面図である。
造方法の一部を示す図である。
一部を示す図である。
法を示す図である。
的に示す部分断面図である。
示す部分断面図である。
的に示した部分断面図である。
Claims (10)
- 【請求項1】 その表面に回路素子が形成された半導体
チップの裏側面に、前記半導体チップの裏面に設けられ
た前記半導体チップと基板との絶縁を確保するのに十分
な所定の厚さに形成された絶縁膜を形成する絶縁膜形成
工程と、前記半導体チップを接着剤を用いて少なくとも
その表面に配線が設けられた前記基板に接着する接着工
程とを有してなることを特徴とする半導体装置の製造方
法。 - 【請求項2】 前記絶縁膜は、絶縁性を備えたフイルム
であることを特徴とする請求項1記載の半導体装置の製
造方法。 - 【請求項3】 前記接着層は、エポキシ樹脂、ポリイミ
ド樹脂、アクリル樹脂からなる群のうち少なくとも一つ
を含んで構成されたものであることを特徴とする請求項
1または2記載の半導体装置の製造方法。 - 【請求項4】 前記フイルムは、エポキシ樹脂、ポリオ
レフィン樹脂及びポリイミド樹脂からなる群のうち少な
くとも一つを含んで構成されたものであることを特徴と
する請求項2又は3記載の半導体装置の製造方法。 - 【請求項5】 絶縁膜形成工程は、 その表側面に半導体チップ複数個分の回路素子が形成さ
れたウエハの裏側面に絶縁膜を形成し、その後、このウ
エハ及びこの絶縁膜を切断して個別の半導体チップに分
割する処理を含んだものであることを特徴とする請求項
3又は4記載の半導体装置の製造方法。 - 【請求項6】 前記絶縁膜をスピンコート法によって形
成することを特徴とする請求項5記載の半導体装置の製
造方法。 - 【請求項7】 前記絶縁膜の形成後、前記切断処理前
に、前記分割された個々の半導体チップを支えるための
支持層を前記絶縁膜上に形成することを特徴とする請求
項5又は6記載の半導体装置の製造方法。 - 【請求項8】 前記絶縁膜形成工程は、 前記絶縁膜を構成することになる絶縁層とこれを支える
基材層とを積層して構成されたフィルム材を、その絶縁
層がウエハの裏側面に向けた状態でこのウエハの裏側面
に貼り付け、 この状態を保ったままで、前記ウエハ及び前記絶縁層を
切断することで、このウエハ及び前記絶縁層を個別の半
導体チップに分割し、 この後、各半導体チップの裏側面に接合されている絶縁
層から前記基材層を剥離することを特徴とする請求項1
乃至4の何れかの請求項に記載の半導体装置の製造方
法。 - 【請求項9】 少なくともその表面に配線が設けられた
基板と、 その表側面に回路素子が形成され、前記基板の前記配線
が設けられた領域の上方において、その裏側面を前記基
板に向けて配置された半導体チップと、 前記基板と前記半導体チップとの間に配置されて両者を
接合した、絶縁性を備え前記半導体チップと前記基板と
の絶縁を確保するのに十分な所定の厚さに形成されたフ
ィルムとを有する半導体装置を製造するための、半導体
装置の製造方法において、 前記半導体チップの裏側面に絶縁膜を形成する絶縁膜形
成工程を有し、該絶縁膜形成工程は、前記絶縁膜を構成
することとなる粘着性あるいは接着性を有する絶縁層と
これを支える基材層とを積層して構成された前記フィル
ムを、その絶縁層がウエハの裏側面に向けた状態でこの
ウエハの裏側面に貼り付け、 この状態を保ったままで、前記ウエハ及び前記絶縁層を
切断することで、このウエハ及び前記絶縁層を個別の半
導体チップに分割し、 この後、各半導体チップの裏側面に接合されている絶縁
層から前記基材層を剥離することを特徴とする半導体装
置の製造方法。 - 【請求項10】 前記絶縁層は、エポキシ樹脂、ポリオ
レフィン樹脂及びポリイミド樹脂からなる群のうち少な
くとも一つを含んで構成されたものであることを特徴と
する請求項8又は9記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18447499A JP3344372B2 (ja) | 1999-06-29 | 1999-06-29 | 半導体装置の製造方法 |
TW089112681A TW525275B (en) | 1999-06-29 | 2000-06-27 | Semiconductor device and method of manufacturing same |
US09/604,527 US6849950B1 (en) | 1999-06-29 | 2000-06-27 | Semiconductor device and method of manufacturing same |
KR10-2000-0036227A KR100405771B1 (ko) | 1999-06-29 | 2000-06-28 | 반도체장치 및 그 제조방법 |
CNB001095242A CN1144284C (zh) | 1999-06-29 | 2000-06-29 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18447499A JP3344372B2 (ja) | 1999-06-29 | 1999-06-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001015531A JP2001015531A (ja) | 2001-01-19 |
JP3344372B2 true JP3344372B2 (ja) | 2002-11-11 |
Family
ID=16153808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18447499A Expired - Fee Related JP3344372B2 (ja) | 1999-06-29 | 1999-06-29 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6849950B1 (ja) |
JP (1) | JP3344372B2 (ja) |
KR (1) | KR100405771B1 (ja) |
CN (1) | CN1144284C (ja) |
TW (1) | TW525275B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100401020B1 (ko) * | 2001-03-09 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 |
JP2004165279A (ja) * | 2002-11-11 | 2004-06-10 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用フィルムキャリアテープ |
US7675180B1 (en) | 2006-02-17 | 2010-03-09 | Amkor Technology, Inc. | Stacked electronic component package having film-on-wire spacer |
US20080237824A1 (en) * | 2006-02-17 | 2008-10-02 | Amkor Technology, Inc. | Stacked electronic component package having single-sided film spacer |
US7633144B1 (en) | 2006-05-24 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package |
JP2008041885A (ja) * | 2006-08-04 | 2008-02-21 | Torex Semiconductor Ltd | 半導体装置及び絶縁層の製造方法 |
US20100295190A1 (en) * | 2007-06-06 | 2010-11-25 | Kazuyuki Mitsukura | Photosensitive adhesive composition, film-like adhesive, adhesive sheet, method for forming adhesive pattern, semiconductor wafer with adhesive layer, semiconductor device and method for manufacturing semiconductor device |
KR100924560B1 (ko) * | 2008-03-07 | 2009-11-02 | 주식회사 하이닉스반도체 | 반도체 패키지 |
US20100007007A1 (en) * | 2008-07-08 | 2010-01-14 | Samsung Electronics Co., Ltd | Semiconductor package |
WO2011087119A1 (ja) | 2010-01-18 | 2011-07-21 | ローム株式会社 | 半導体装置およびその製造方法 |
JP6432451B2 (ja) * | 2015-06-04 | 2018-12-05 | 富士電機株式会社 | 電子装置 |
CN105489569B (zh) * | 2015-12-24 | 2020-01-07 | 合肥矽迈微电子科技有限公司 | 压力传感器的封装结构及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6310550A (ja) * | 1986-07-01 | 1988-01-18 | Nippon Paint Co Ltd | 半導体素子の封止方法 |
JP2754534B2 (ja) * | 1987-02-09 | 1998-05-20 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JPS6469934A (en) | 1987-09-10 | 1989-03-15 | Toshiba Corp | Fault preventing method of equipment |
US5208188A (en) * | 1989-10-02 | 1993-05-04 | Advanced Micro Devices, Inc. | Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process |
JP2512859B2 (ja) | 1993-04-19 | 1996-07-03 | 東芝ケミカル株式会社 | 半導体素子の取付け方法 |
MY118036A (en) * | 1996-01-22 | 2004-08-30 | Lintec Corp | Wafer dicing/bonding sheet and process for producing semiconductor device |
JP3195236B2 (ja) | 1996-05-30 | 2001-08-06 | 株式会社日立製作所 | 接着フィルムを有する配線テープ,半導体装置及び製造方法 |
JP3994498B2 (ja) * | 1998-01-30 | 2007-10-17 | 日立化成工業株式会社 | 半導体装置の製造方法 |
JP3408987B2 (ja) * | 1999-03-30 | 2003-05-19 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
-
1999
- 1999-06-29 JP JP18447499A patent/JP3344372B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-27 US US09/604,527 patent/US6849950B1/en not_active Expired - Lifetime
- 2000-06-27 TW TW089112681A patent/TW525275B/zh not_active IP Right Cessation
- 2000-06-28 KR KR10-2000-0036227A patent/KR100405771B1/ko not_active IP Right Cessation
- 2000-06-29 CN CNB001095242A patent/CN1144284C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6849950B1 (en) | 2005-02-01 |
TW525275B (en) | 2003-03-21 |
CN1279511A (zh) | 2001-01-10 |
KR20010049656A (ko) | 2001-06-15 |
JP2001015531A (ja) | 2001-01-19 |
KR100405771B1 (ko) | 2003-11-15 |
CN1144284C (zh) | 2004-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3913481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9793222B1 (en) | Substrate designed to provide EMI shielding | |
US8003441B2 (en) | Manufacturing method of semiconductor device | |
JP4992904B2 (ja) | 半導体装置の製造方法 | |
JP5018826B2 (ja) | 電子デバイスおよびその製造方法 | |
JP2004356529A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2003332521A (ja) | 半導体装置及びその製造方法 | |
JP3344372B2 (ja) | 半導体装置の製造方法 | |
JPWO2008038345A6 (ja) | 半導体装置の製造方法 | |
JP2005064362A (ja) | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 | |
WO2014054451A1 (ja) | 半導体装置及びその製造方法 | |
TWI381459B (zh) | Semiconductor device and manufacturing method thereof | |
JP2011187574A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP2586344B2 (ja) | キャリアフィルム | |
WO2022179296A1 (zh) | 芯片封装工艺 | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
JP4515129B2 (ja) | 半導体装置の製造方法 | |
JP3892359B2 (ja) | 半導体チップの実装方法 | |
TWI750439B (zh) | 半導體裝置及其製造方法 | |
JP5023664B2 (ja) | 半導体装置の製造方法 | |
JP2013171916A (ja) | 半導体装置の製造方法 | |
JP4057875B2 (ja) | 半導体装置の製造方法 | |
TWI240392B (en) | Process for packaging and stacking multiple chips with the same size | |
JP3899755B2 (ja) | 半導体装置 | |
JP2006140303A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070830 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |