JP6432451B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP6432451B2
JP6432451B2 JP2015114042A JP2015114042A JP6432451B2 JP 6432451 B2 JP6432451 B2 JP 6432451B2 JP 2015114042 A JP2015114042 A JP 2015114042A JP 2015114042 A JP2015114042 A JP 2015114042A JP 6432451 B2 JP6432451 B2 JP 6432451B2
Authority
JP
Japan
Prior art keywords
substrate
recess
adhesive layer
electronic device
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015114042A
Other languages
English (en)
Other versions
JP2017001104A (ja
Inventor
正雄 窪田
正雄 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015114042A priority Critical patent/JP6432451B2/ja
Publication of JP2017001104A publication Critical patent/JP2017001104A/ja
Application granted granted Critical
Publication of JP6432451B2 publication Critical patent/JP6432451B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Micromachines (AREA)
  • Die Bonding (AREA)

Description

本発明は、電子装置に関する。
近年、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）を有する電子装置が開発されている。特許文献１には、このような電子装置の一例が記載されている。この例では、第１基板の第１面にＭＥＭＳが形成されている。さらに、第１基板の第１面とは逆側の面である第２面（裏面）に凹部が形成されている。第１基板の第２面は、接着層を介して第２基板に接合する。この場合、接着層の一部が毛管現象により凹部に入り込む。
特表２００８−５３０３１６号公報
ＭＥＭＳを有する電子装置では、接着層を介して第１基板と第２基板を互いに接合させることがある。この場合、第１基板のうちＭＥＭＳが形成されている第１面に第２基板を接合することがある。この場合、第１基板と第２基板の間から接着層の一部が食み出すと、接着層のこの一部がＭＥＭＳに接する可能性がある。このため、このような電子装置では、接着層の広がりを抑制することが重要となる。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、接着層を介して第２基板を第１基板に接合する場合に、接着層が広がることを抑制することにある。
本発明に係る電子装置は、第１基板、ＭＥＭＳ、凹部、接着層、及び第２基板を備える。ＭＥＭＳは、第１基板の第１面に形成されている。接着層は、第１基板の第１面のうちＭＥＭＳとは異なる領域に形成されている。接着層は、少なくとも一部が凹部に埋め込まれている。第２基板は、接着層を介して第１基板に接合されている。第２基板は、第１基板に垂直な方向から見た場合にＭＥＭＳとは重ならない。
本発明によれば、接着層を介して第２基板を第１基板に接合する場合に、接着層が広がることを抑制することができる。
第１の実施形態に係る電子装置の構成を示す断面図である。 図１に示した電子装置の平面図である。 図１に示した凹部の平面レイアウトの第１例を示す図である。 図１に示した凹部の平面レイアウトの第２例を示す図である。 図１に示した電子装置の製造方法を説明するための図である。 図１の第１の変形例を示す図である。 図６に示した電子装置の平面図である。 図６に示した電子装置の製造方法を説明するための図である。 図１の第２の変形例を示す図である。 図９に示した電子装置の平面図である。 図９に示した電子装置の製造方法を説明するための図である。 図１の第３の変形例を示す図である。 図１２に示した電子装置の平面図である。 図１２に示した電子装置の製造方法を説明するための図である。 第２の実施形態に係る電子装置の構成を示す断面図である。 図１５の第１の変形例を示す図である。 図１５の第２の変形例を示す図である。 図１５の第３の変形例を示す図である。 第３の実施形態に係る電子装置の構成を示す断面図である。 図１９に示した電子装置の平面図である。 図１９に示した電子装置の製造方法を説明するための図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態に係る電子装置の構成を示す断面図である。図２は、図１に示した電子装置の平面図である。図１は、図２のＡ−Ａ´断面図である。電子装置は、基板１００（第１基板）、凹部１１０、接着層２００、及び基板３００（第２基板）を備える。基板１００は、第１面１０２のＭＥＭＳ領域１２０にＭＥＭＳを有している。凹部１１０は、基板１００の第１面１０２のうちＭＥＭＳ領域１２０とは異なる領域に形成されている。接着層２００は、少なくとも一部が凹部１１０に埋め込まれている。基板３００は、接着層２００を介して基板１００に接合されている。基板３００は、基板１００に垂直な方向から見た場合にＭＥＭＳ領域１２０とは重ならない。以下、詳細に説明する。
まず、図２を用いて電子装置の平面レイアウトについて説明する。本図に示す例において、基板１００の平面形状は矩形である。基板１００は、例えば半導体基板、より具体的には例えばシリコン基板である。基板１００は、上記した矩形の一辺に沿ってＭＥＭＳ領域１２０を有する。ＭＥＭＳ領域１２０では、基板１００の第１面１０２を用いてＭＥＭＳ（例えば、加速度センサ又は光走査装置）が形成されている。そして基板１００においてＭＥＭＳ領域１２０と異なる領域には、基板３００が搭載されている。本図に示す例において、基板３００の平面形状は矩形である。基板３００は、基板３００の一辺が基板１００のいずれか一辺と平行となる向きに配置されている。基板３００の中心は、基板１００の中心からずれている。基板３００は、例えば、半導体チップ又はガラスチップである。
次に、図１を用いて電子装置の断面構造について説明する。基板１００の第１面１０２には、凹部１１０が形成されている。本図に示す例では、複数の凹部１１０が等間隔に並んでいる。複数の凹部１１０それぞれには、接着層２００が埋め込まれている。接着層２００は、例えば、光（例えば、紫外線）により硬化する接着剤を用いて形成されている。基板３００は、複数の凹部１１０を跨って設けられている。これにより、基板３００は、接着層２００を介して基板１００に接合している。
本図に示すように、基板１００の第１面１０２に垂直な断面から見た場合、凹部１１０の幅Ｗは、例えば、５μｍ以上１０００μｍ以下である。この場合、後述するように、接着層２００が毛管現象により凹部１１０に入り込むことが容易となる。さらに、凹部１１０の深さＤは、例えば、１０μｍ以上３００μｍ以下である。この場合、接着層２００によって凹部１１０全体を充填することが容易となる。
本図に示す例によれば、接着層２００を凹部１１０に埋め込むことができる。このため、接着層２００の一部が基板１００と基板３００の間から外側に食み出しても、接着層２００のこの一部の長さを短くすることができる。これにより、接着層２００がＭＥＭＳ領域１２０に達することを抑制することができる。
さらに、本図に示す例によれば、基板１００の第１面１０２と基板３００の底面との間の接着層２００の厚さを極めて薄くすることができる。仮に、基板１００の第１面１０２と基板３００の底面との間の接着層２００の膜厚がある程度厚いと、基板１００の厚さ方向において基板３００の位置が接着層２００によってばらつくことがある。本図に示す例によれば、このようなばらつきを抑制することができる。
図３は、図１に示した凹部１１０の平面レイアウトの第１例を示す図である。図１は、図３のＡ−Ａ´断面図に相当する。本図では、説明のため、接着層２００及び基板３００を透過で示している。本図に示す例では、平面視において、第１の凹部１１０が基板３００の縁の全周に亘って形成されている。そして第１の凹部１１０によって囲まれた領域に第２の凹部１１０が形成されている。本図に示す例では、第２の凹部１１０と基板３００は、中心が互いに重なっている。本図に示す例によれば、第１の凹部１１０に埋め込まれた接着層２００によって、基板３００の縁を基板１００に安定的に接合することができる。さらに、第２の凹部１１０に埋め込まれた接着層２００によって、基板３００の内側部分を基板１００に安定的に接合することができる。
図４は、図１に示した凹部１１０の平面レイアウトの第２例を示す図である。図１は、図４のＡ−Ａ´断面図に相当する。本図では、説明のため、接着層２００及び基板３００を透過で示している。本図に示す例では、平面視において、凹部１１０は、基板３００の一辺に沿って折り返しながら延伸している。より詳細には、本図に示す例では、凹部１１０は、基板３００の第１辺に沿って延伸し、その後折り返して、基板３００の第１辺と基板３００の第１辺に対向する第２辺との間で延伸する。本図に示す例では、凹部１１０は、基板３００の第１辺と第２辺の間の第３辺の二等分線上を延伸している。さらにその後、凹部１１０は、折り返し、その後、基板３００の第２辺に沿って延伸する。これにより、凹部１１０の平面形状は、基板３００の中心に関して２回回転対称となる。このため、基板３００を基板１００に安定的に接合することができる。
図５は、図１に示した電子装置の製造方法を説明するための図である。まず、図５（ａ）に示すように、基板１００を準備する。本図に示す例において、基板１００は、ウェハ（例えば、シリコンウェハ）である。次いで、基板１００の第１面１０２上にマスクパターン（不図示）を形成し、このマスクパターンをマスクとして基板１００の第１面１０２をエッチングする。これにより、基板１００の第１面１０２に凹部１１０が形成される。さらに、ＭＥＭＳ領域１２０（図２）にＭＥＭＳを形成する。このＭＥＭＳは、例えば、基板１００の第１面１０２に凹部（不図示）を有する。この場合、凹部１１０は、ＭＥＭＳの凹部（不図示）と同時に形成してもよい。これにより、凹部１１０を形成しても、電子装置を製造するための工程が増大することを抑制することができる。次いで、ダイシングにより基板１００を個片化する。
次いで、図５（ｂ）に示すように、複数の凹部１１０を跨って接着層２００を塗布する。本図に示す例において、接着層２００は、液状又はゲル状である。次いで、接着層２００上に基板３００を搭載する。これにより、基板１００の第１面１０２と基板３００の底面との間から接着層２００の一部が例えば毛管現象により凹部１１０に入り込む。次いで、例えば光（例えば紫外線）を照射することにより、接着層２００を固化する。これにより、基板３００が基板１００に接合する。
以上、本実施形態によれば、凹部１１０には接着層２００が埋め込まれる。これにより、平面視において接着層２００が広がることが抑制される。さらに、本実施形態によれば、基板１００の第１面１０２と基板３００の底面との間の接着層２００の厚さを極めて薄くすることができる。これにより、基板１００の厚さ方向において、基板３００の位置がずれることが抑制される。
図６は、図１の第１の変形例を示す図である。図７は、図６に示した電子装置の平面図である。図６は、図７のＡ−Ａ´断面図である。図７では、説明のため、接着層２００及び基板３００を透過で示している。本変形例に係る電子装置は、以下の点を除いて、本実施形態に係る電子装置と同様の構成である。
本図に示す例では、平面視において、凹部１１０は、基板３００を囲んでいる。より詳細には、本図に示す例では、凹部１１０は、基板３００の全周に亘って形成されている。これにより、接着層２００のうち平面視で基板３００の外側に位置する部分は、凹部１１０に埋め込まれる。このため、平面視で接着層２００が広がることが抑制される。
図８は、図６に示した電子装置の製造方法を説明するための図である。まず、図８（ａ）に示す工程は、凹部１１０が形成される領域を除いて、図５（ａ）に示した工程と同様である。次いで、図８（ｂ）に示すように、基板１００の第１面１０２において平面視で凹部１１０に囲まれた領域に接着層２００を塗布する。本図に示す例において、接着層２００は、液状又はゲル状である。次いで、接着層２００上に基板３００を搭載する。これにより、基板１００の第１面１０２と基板３００の底面との間から接着層２００の一部が凹部１１０に入り込む。次いで、例えば光（例えば紫外線）を照射することにより、接着層２００を固化する。これにより、基板３００が基板１００に接合する。
図９は、図１の第２の変形例を示す図である。図１０は、図９に示した電子装置の平面図である。図９は、図１０のＡ−Ａ´断面図である。図１０では、説明のため、基板３００を透過で示している。本変形例に係る電子装置は、以下の点を除いて、本実施形態に係る電子装置と同様の構成である。
本図に示す例では、平面視において、基板３００は、凹部１１０の内側に含まれている。そして基板１００の厚さ方向で見た場合、基板３００は、一部が凹部１１０に入り込んでいる。なお、基板１００の厚さ方向で見た場合、基板３００は、全体が凹部１１０に入り込んでいてもよい。本図に示す例では、接着層２００は、凹部１１０に埋め込まれている。これにより、平面視で接着層２００が広がることが抑制される。
さらに、図９に示すように、基板１００の第１面１０２に垂直な断面から見た場合、凹部１１０の幅Ｗ１及び基板３００の幅Ｗ２は、例えば、１．０３≦Ｗ２／Ｗ１≦１．１０を満たしている。言い換えると、凹部１１０の幅Ｗ１と基板３００の幅Ｗ２は、ほぼ等しい。これにより、凹部１１０に基板３００を埋め込むことにより、基板３００の位置を制御することができる。この場合、基板１００の第１面１０２にアライメントマークを設けなくても、基板３００の位置を制御することができる。さらにこの場合、基板３００の側面と凹部１１０の内側面の間に接着層２００の一部が入り込む。これにより、基板３００の側面を基板１００に接合することができる。
さらに、基板１００の第１面１０２に垂直な断面から見た場合、凹部１１０の深さＤ及び基板３００の厚さＴは、例えば、０．０５≦Ｄ／Ｔ≦０．３０を満たしている。言い換えると、基板３００は、凹部１１０のある程度深い位置まで埋め込まれている。これにより、基板３００を凹部１１０に安定的に支持することができる。
図１１は、図９に示した電子装置の製造方法を説明するための図である。まず、図１１（ａ）に示す工程は、凹部１１０が形成される領域を除いて、図５（ａ）に示した工程と同様である。次いで、図１１（ｂ）に示すように、凹部１１０の底面に接着層２００を塗布する。本図に示す例において、接着層２００は、液状又はゲル状である。次いで、接着層２００上に基板３００を搭載する。これにより、凹部１１０の底面と基板３００の底面の間から接着層２００の一部が食み出しても、接着層２００のこの一部は凹部１１０に留まる。次いで、例えば光（例えば紫外線）を照射することにより、接着層２００を固化する。これにより、基板３００が基板１００に接合する。
図１２は、図１の第３の変形例を示す図である。図１３は、図１２に示した電子装置の平面図である。図１２は、図１３のＡ−Ａ´断面図である。図１３では、説明のため、基板３００を透過で示している。本変形例に係る電子装置は、以下の点を除いて、図９及び図１０に示した例に係る電子装置と同様の構成である。
本図に示す例では、平面視において、基板３００は、凹部１１０の内側に含まれている。凹部１１０は、第１凹部１１２及び第２凹部１１４を含んでいる。第１凹部１１２は、基板１００の第１面１０２に形成されている。第２凹部１１４は、第１凹部１１２の底面に形成されている。平面視において、第２凹部１１４は、第１凹部１１２の内側に含まれている。平面視において、基板３００は、第２凹部１１４の内側に含まれている。さらに、基板１００の厚さ方向で見た場合、基板３００は、一部が第２凹部１１４に入り込んでいる。これにより、平面視で接着層２００が広がることが抑制される。
さらに、図１２に示すように、基板１００の第１面１０２に垂直な断面から見た場合、第２凹部１１４の幅Ｗ１及び基板３００の幅Ｗ２は、例えば、１．０３≦Ｗ２／Ｗ１≦１．１０を満たしている。言い換えると、第２凹部１１４の幅Ｗ１と基板３００の幅Ｗ２は、ほぼ等しい。これにより、第２凹部１１４に基板３００を埋め込むことにより、基板３００の位置を制御することができる。この場合、基板１００の第１面１０２にアライメントマークを設けなくても、基板３００の位置を制御することができる。さらにこの場合、基板３００の側面と凹部１１０の内側面の間に接着層２００の一部が入り込む。これにより、基板３００の側面を基板１００に接合することができる。
さらに、基板１００の第１面１０２に垂直な断面から見た場合、第２凹部１１４の深さＤ及び基板３００の厚さＴは、例えば、０．０５≦Ｄ／Ｔ≦０．３０を満たしている。言い換えると、基板３００は、第２凹部１１４のある程度深い位置まで埋め込まれている。これにより、基板３００を第２凹部１１４に安定的に支持することができる。
本図に示す例では、基板３００の側面と第２凹部１１４の内側面との間の距離が短くても、基板３００の側面と第１凹部１１２の内側面との間の距離をある程度長いものにすることができる。このため、基板３００の底面と第２凹部１１４の底面との間から接着層２００の一部が食み出したとしても、接着層２００のこの一部を基板３００の側面と第１凹部１１２の内側面との間に留めることができる。
図１４は、図１２に示した電子装置の製造方法を説明するための図である。まず、図１４（ａ）に示す工程は、第１凹部１１２及び第２凹部１１４が形成される点を除いて、図１１（ａ）に示した工程と同様である。なお、図１４（ａ）では、例えば、第１凹部１１２を形成した後に第２凹部１１４を形成する。次いで、図１４（ｂ）に示すように、第２凹部１１４の底面に接着層２００を塗布する。本図に示す例において、接着層２００は、液状又はゲル状である。次いで、接着層２００上に基板３００を搭載する。これにより、第２凹部１１４の底面と基板３００の底面の間から接着層２００の一部が食み出しても、接着層２００のこの一部は凹部１１０に留まる。次いで、例えば光（例えば紫外線）を照射することにより、接着層２００を固化する。これにより、基板３００が基板１００に接合する。
（第２の実施形態）
図１５は、第２の実施形態に係る電子装置の構成を示す断面図であり、第１の実施形態の図１に対応する。本実施形態に係る電子装置は、以下の点を除いて、第１の実施形態に係る電子装置と同様の構成である。
本図に示す例において、基板１００は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板である。より詳細には、基板１００では、シリコン基板１３２、絶縁層１３４、及び半導体層１３６がこの順で積層している。半導体層１３６（例えば、シリコン層）には、凹部１１０が形成されている。凹部１１０は、下端が絶縁層１３４に達している。これにより、凹部１１０の深さを半導体層１３６の厚さによって決定することができる。言い換えると、凹部１１０をエッチングにより形成する場合、絶縁層１３４がエッチングのストッパとして機能する。凹部１１０には、接着層２００が埋め込まれている。そして凹部１１０を跨って基板３００が設けられている。これにより、基板３００は、接着層２００を介して基板１００に接合している。
図１６は、図１５の第１の変形例を示す図であり、第１の実施形態の図６に対応する。本図に示す例では、凹部１１０は、下端が絶縁層１３４に達している。さらに、図６及び図７に示した例と同様にして、平面視において、凹部１１０は、基板３００を囲んでいる。これにより、基板１００と基板３００の間から接着層２００の一部が食み出したとしても、接着層２００のこの一部は凹部１１０に埋め込まれる。これにより、平面視で接着層２００が広がることが抑制される。
図１７は、図１５の第２の変形例を示す図であり、第１の実施形態の図９に対応する。本図に示す例では、凹部１１０は、下端が絶縁層１３４に達している。さらに、図９及び図１０に示した例と同様にして、平面視において、基板３００は、凹部１１０の内側に含まれている。これにより、基板１００と基板３００の間から接着層２００の一部が食み出したとしても、接着層２００のこの一部は凹部１１０の内部に留まる。これにより、平面視で接着層２００が広がることが抑制される。
図１８は、図１５の第３の変形例を示す図であり、第１の実施形態の図１２に対応する。本図に示す例では、第１凹部１１２は絶縁層１３４に達しない一方で、第２凹部１１４は絶縁層１３４に達している。さらに、図１２及び図１３に示した例と同様にして、平面視において、基板３００は、第２凹部１１４の内側に含まれている。これにより、基板１００と基板３００の間から接着層２００の一部が食み出したとしても、接着層２００のこの一部は凹部１１０（第１凹部１１２及び第２凹部１１４）の内部に留まる。これにより、平面視で接着層２００が広がることが抑制される。
（第３の実施形態）
図１９は、第３の実施形態に係る電子装置の構成を示す断面図であり、第１の実施形態の図１に対応する。図２０は、図１９に示した電子装置の平面図である。図１９は、図２０のＡ−Ａ´断面図である。図２０では、説明のため、接着層２００及び基板３００を透過で示している。本実施形態に係る電子装置は、以下の点を除いて、第１の実施形態に係る電子装置と同様の構成である。
本図に示す例では、基板１００の第１面１０２上に複数の導電層１４０が形成されている。これら複数の導電層１４０は、平面視において互いに離間して設けられている。本図に示す例では、平面視において、複数の導電層１４０それぞれは、ｍ行ｎ列の複数の格子点のいずれかに配置されている。この場合、互いに隣り合う導電層１４０の間には隙間が形成される。この隙間によって凹部１１０が形成されている。そして互いに隣り合う導電層１４０の間（すなわち、凹部１１０）には接着層２００が埋め込まれている。これにより、基板１００と基板３００は、接着層２００を介して互いに接合している。なお、導電層１４０は、金属、具体的には例えば金又はアルミニウムにより形成されている。他の例として、導電層１４０は、ポリシリコンにより形成されていてもよい。
本図に示す例によれば、導電層１４０の上面と基板３００の底面との間の接着層２００の厚さを極めて薄くすることができる。仮に、導電層１４０の上面と基板３００の底面との間の接着層２００の膜厚がある程度厚いと、基板１００の厚さ方向において基板３００の位置が接着層２００によってばらつくことがある。本図に示す例によれば、このようなばらつきを抑制することができる。
図２１は、図１９に示した電子装置の製造方法を説明するための図である。まず、図２１（ａ）に示すように、基板１００を準備する。本図に示す例において、基板１００は、ウェハ（例えば、シリコンウェハ）である。次いで、例えばスパッタにより、基板１００の第１面１０２上に導電層を形成する。次いで、導電層上にマスクパターン（不図示）を形成し、このマスクパターンをマスクとして導電層をエッチングする。これにより、基板１００の第１面１０２に導電層１４０が形成される。なお、基板１００は、第１面１０２において導電層１４０とは異なる領域に導電パターン（例えば、電極又は配線）を有していてもよい。この場合、導電層１４０は、この導電パターンと同時に形成してもよい。これにより、導電層１４０を形成しても、電子装置を製造するための工程が増大することを抑制することができる。次いで、ダイシングにより基板１００を個片化する。
次いで、図２１（ｂ）に示すように、複数の導電層１４０を跨って接着層２００を塗布する。本図に示す例において、接着層２００は、液状又はゲル状である。次いで、接着層２００上に基板３００を搭載する。これにより、凹部１１０に接着層２００が埋め込まれる。次いで、例えば光（例えば紫外線）を照射することにより、接着層２００を固化する。これにより、基板３００が基板１００に接合する。
本実施形態においても、第１の実施形態と同様の効果を得ることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１００ 基板
１０２ 第１面
１１０ 凹部
１１２ 第１凹部
１１４ 第２凹部
１２０ ＭＥＭＳ領域
１３４ 絶縁層
１４０ 導電層
２００ 接着層
３００ 基板

Claims (8)

  1. 半導体基板又は半導体層である半導体領域を用いて形成された第１面を有する第１基板と、
    前記第１基板の前記第１面に形成されたＭＥＭＳと、
    前記第１基板の前記第１面のうち前記ＭＥＭＳとは異なる領域に形成され、前記半導体領域に形成された凹部と、
    少なくとも一部が前記凹部に埋め込まれた接着層と、
    前記接着層を介して前記第１基板に接合されており、前記第１基板に垂直な方向から見た場合に前記ＭＥＭＳとは重ならない第２基板と、
    を備える電子装置。
  2. 請求項１に記載の電子装置において、
    前記第２基板は、前記凹部を跨って設けられている電子装置。
  3. 請求項１に記載の電子装置において、
    前記第１基板に垂直な方向から見た場合、前記凹部は、前記第２基板を囲んでいる電子装置。
  4. 請求項１に記載の電子装置において、
    前記第１基板に垂直な方向から見た場合、前記第２基板は、前記凹部の内側に含まれており、
    前記第１基板の厚さ方向で見た場合、前記第２基板は、少なくとも一部が前記凹部に入り込んでいる電子装置。
  5. 請求項４に記載の電子装置において、
    前記凹部は、
    前記第１基板の前記第１面に形成された第１凹部と、
    前記第１凹部の底面に形成された第２凹部と、
    を有し、
    前記第１基板の厚さ方向で見た場合、前記第２基板は、少なくとも一部が前記第２凹部に入り込んでいる電子装置。
  6. 請求項１〜５のいずれか一項に記載の電子装置において、
    前記半導体領域は、前記半導体層である電子装置。
  7. 請求項６に記載の電子装置において、
    前記半導体層は、絶縁層に積層されており、
    前記凹部は、下端が前記絶縁層に達している電子装置。
  8. 半導体基板又は半導体層である半導体領域を用いて形成された第１面を有する第１基板と、
    前記第１基板の前記第１面に形成されたＭＥＭＳと、
    前記第１基板の前記第１面上に形成され、互いに隣り合う領域を含む導電層と、
    前記第１基板の前記第１面のうち前記ＭＥＭＳとは異なる領域に形成され、前記導電層のうちの互いに隣り合う前記領域の間の隙間によって形成されている凹部と、
    少なくとも一部が前記凹部に埋め込まれた接着層と、
    前記接着層を介して前記第１基板に接合されており、前記第１基板に垂直な方向から見た場合に前記ＭＥＭＳとは重ならない第２基板と、
    を備える電子装置。
JP2015114042A 2015-06-04 2015-06-04 電子装置 Expired - Fee Related JP6432451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015114042A JP6432451B2 (ja) 2015-06-04 2015-06-04 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015114042A JP6432451B2 (ja) 2015-06-04 2015-06-04 電子装置

Publications (2)

Publication Number Publication Date
JP2017001104A JP2017001104A (ja) 2017-01-05
JP6432451B2 true JP6432451B2 (ja) 2018-12-05

Family

ID=57753471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015114042A Expired - Fee Related JP6432451B2 (ja) 2015-06-04 2015-06-04 電子装置

Country Status (1)

Country Link
JP (1) JP6432451B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4952067U (ja) * 1972-08-16 1974-05-08
JPH06342817A (ja) * 1993-06-02 1994-12-13 Seiko Epson Corp 半導体装置
JP3344372B2 (ja) * 1999-06-29 2002-11-11 日本電気株式会社 半導体装置の製造方法
JP2003078123A (ja) * 2001-09-06 2003-03-14 Sony Corp 撮像装置
JP3982611B2 (ja) * 2001-12-25 2007-09-26 旭化成エレクトロニクス株式会社 集積化方位センサ
CN101128556B (zh) * 2005-02-28 2011-04-20 西尔弗布鲁克研究有限公司 粘结衬底的方法
JP5515251B2 (ja) * 2008-08-01 2014-06-11 富士電機株式会社 半導体装置およびその製造方法
JP6044302B2 (ja) * 2012-11-27 2016-12-14 株式会社デンソー 力学量センサおよびその製造方法

Also Published As

Publication number Publication date
JP2017001104A (ja) 2017-01-05

Similar Documents

Publication Publication Date Title
JP6110889B2 (ja) チップパッケージおよびその製造方法
TWI505428B (zh) 晶片封裝體及其形成方法
TWI575779B (zh) 晶片封裝體及其製造方法
US8673686B2 (en) Chip package structure and manufacturing method thereof
TWI512811B (zh) 晶片封裝體及其製作方法
KR102475417B1 (ko) 댐 구조를 갖는 프리즘 시트를 포함한 반도체 패키지
JP2010260167A (ja) 半導体装置およびその製造方法
TWI441289B (zh) 晶片封裝體
JP2010112930A (ja) 半導体力学量センサおよびその製造方法
JP2007248147A (ja) 加速度センサの構造及びその製造方法
JP6566625B2 (ja) 電子部品、電子モジュール及びこれらの製造方法、電子機器
TW201642450A (zh) 晶片封裝體及其製造方法
TW201616642A (zh) 半導體封裝件及其製法
JP5446107B2 (ja) 素子ウェハおよび素子ウェハの製造方法
JP6669104B2 (ja) 半導体装置
JP6432451B2 (ja) 電子装置
JP2010071799A (ja) 加速度センサおよび加速度センサの製造方法
KR20160134463A (ko) 본딩 구조물, 그 제조방법 및 다이 구조물
JP2010067722A (ja) 電子装置及びその電子装置に用いる構造体の製造方法
KR101856481B1 (ko) 광 디바이스용 기판 및 그 제조방법 및 광 디바이스
TWI590431B (zh) 晶片封裝體及其製作方法
JP4808971B2 (ja) 微細構造体の製造方法
US8836134B2 (en) Semiconductor stacked package and method of fabricating the same
US9045330B2 (en) MEMS element and method of manufacturing the same
US20240258171A1 (en) Method for laser-based singulating of microchips on structured substrates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181022

R150 Certificate of patent or registration of utility model

Ref document number: 6432451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees