TWI512811B - 晶片封裝體及其製作方法 - Google Patents

晶片封裝體及其製作方法 Download PDF

Info

Publication number
TWI512811B
TWI512811B TW101112920A TW101112920A TWI512811B TW I512811 B TWI512811 B TW I512811B TW 101112920 A TW101112920 A TW 101112920A TW 101112920 A TW101112920 A TW 101112920A TW I512811 B TWI512811 B TW I512811B
Authority
TW
Taiwan
Prior art keywords
spacer layer
chip package
holes
semiconductor wafer
adhesive material
Prior art date
Application number
TW101112920A
Other languages
English (en)
Other versions
TW201241908A (en
Inventor
Yu Lin Yen
Kuo Hua Liu
Yu Lung Huang
Tsang Yu Liu
Yen Shih Ho
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201241908A publication Critical patent/TW201241908A/zh
Application granted granted Critical
Publication of TWI512811B publication Critical patent/TWI512811B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Description

晶片封裝體及其製作方法
本發明有關於晶片封裝體，且特別是有關於晶圓級封裝之晶片封裝體及其製作方法。
晶片封裝體用以保護封裝於其中之晶片，並提供晶片與外部電子元件之間的導電通路。在現行晶圓級封裝製程中，位於晶圓外圍的晶片封裝體可能有接合度不佳及/或易受水氣入侵之問題，其影響所封裝之晶片的效能甚鉅。
因此，業界亟需提升晶片封裝體的可靠度。
本發明一實施例提供一種晶片封裝體的製作方法，包括提供一半導體晶圓，其具有多個元件區，且元件區之間間隔有多個切割道；將一封裝基板接合至半導體晶圓，其中封裝基板與半導體晶圓之間具有一間隔層，間隔層定義出多個空腔，空腔分別露出元件區，且間隔層具有多個貫穿孔，貫穿孔鄰近半導體晶圓之外緣；於貫穿孔中填入一黏著材料，其中間隔層具有黏性且材質不同於黏著材料；以及沿著切割道切割半導體晶圓、封裝基板與間隔層，以形成多個彼此分離的晶片封裝體。
本發明另一實施例提供一種晶片封裝體，包括一半導體基板，具有一元件區；一封裝基板，配置於半導體基板上；一間隔層，配置於半導體基板與封裝基板之間，且間隔層定義出一空腔，空腔露出元件區；以及多個彼此獨立的黏結結構，鑲嵌於間隔層中並位於空腔外，其中間隔層的材質不同於黏結結構的材質。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。在圖式中，實施例之形狀或是厚度可擴大，以簡化或是方便標示。再者，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式。
本發明一實施例之晶片封裝體可用以封裝光感測元件或發光元件。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件、發光二極體(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
本發明係藉由在半導體晶圓與封裝基板之間的間隔層上形成多個鄰近半導體晶圓之外緣的貫穿孔，並於這些貫穿孔中填入黏著材料的方式增加間隔層與半導體晶圓及/或封裝基板之間的接著性。
第1A圖至第1C圖繪示本發明一實施例之晶片封裝體的製程剖面圖，第2圖繪示第1B圖的上視圖。第1B圖為沿第2圖之I-I’線段的剖面圖，並且為簡化起見，第2圖省略繪示封裝基板。
首先，請參照第1A圖，提供一半導體晶圓110與一封裝基板120，其中半導體晶圓110具有多個元件區112，且元件區112之間間隔有多個切割道S。
接著，請參照第1B圖與第2圖，將封裝基板120接合至半導體晶圓110，其中封裝基板120與半導體晶圓110之間具有一間隔層130。間隔層130定義出多個空腔C，空腔C分別露出元件區112。間隔層130具有多個貫穿孔T，貫穿孔T鄰近半導體晶圓110之外緣P。
在本實施例中，間隔層130具有一外環部132與一分隔部134，外環部132鄰近半導體晶圓110之外緣P，分隔部134位於元件區112之間的切割道S上，且貫穿孔T位於外環部132。並且，可於貫穿孔T中填入一黏著材料140，其中填入黏著材料140的方法例如為網版印刷。
黏著材料140可以填滿或是未填滿貫穿孔T，當黏著材料140填滿貫穿孔T時可有助於黏結半導體晶圓110、封裝基板120與間隔層130；即使黏著材料140未填滿貫穿孔T，只要其有助於黏結間隔層130與半導體晶圓110或封裝基板120兩者其一即可提升封裝製程的良率。
間隔層130可具有黏性且材質不同於黏著材料140。舉例來說，間隔層130的材質可為感光材料(如光阻)或是環氧樹脂(epoxy)，黏著材料140的材質可為其它種類之高分子材料(例如聚亞醯胺，polyimide)。在本實施例中，所選用的材質使得黏著材料140的黏性大於間隔層130的黏性，且黏著材料140的硬度小於間隔層130的硬度。如此一來，在接合封裝基板120與半導體晶圓110時，間隔層130可提供一定的支撐力，而黏著材料140可提供比間隔層130更大的接著力。
詳細而言，如第1A圖所示，在本實施例中，將封裝基板120接合至半導體晶圓110的方法是先將間隔層130形成在封裝基板120上，並於貫穿孔T中填入黏著材料140，之後，才使封裝基板120經由具有黏性的間隔層130與黏著材料140接合至半導體晶圓110。
此外，在其他實施例中，將封裝基板120接合至半導體晶圓110的方法也可以是先將間隔層130形成在半導體晶圓110上，並於貫穿孔T中填入黏著材料140，之後，才使半導體晶圓110經由具有黏性的間隔層130與黏著材料140接合至封裝基板120。
另外，如第2圖所示，間隔層130可額外具有多個位於分隔部134的空心貫穿孔H，黏著材料140並未填入空心貫穿孔H中。
值得注意的是，由於本實施例在外環部132的貫穿孔T中填入黏著材料140，因此，黏著材料140可增加外環部132與半導體晶圓110及/或封裝基板120之間的接著性，故可避免在後續的加工製程(例如化學氣相沉積等熱製程)中由間隔層130與半導體晶圓110及封裝基板120所構成的疊層結構發生分層(delamination)現象，進而可改善晶圓切割製程的可靠度以及提升晶片封裝製程的製程良率。
之後，可選擇性地對間隔層130與黏著材料140進行一固化製程，以使間隔層130與黏著材料140同時或分開固化，其中固化製程例如為加熱固化製程、光固化製程、或是其他適合的固化製程。
然後，請參照第1B圖與第1C圖，沿著切割道S切割半導體晶圓110、封裝基板120與間隔層130，以形成多個彼此分離的晶片封裝體100。晶片封裝體100包括一半導體基板110a、一(切割後的)封裝基板120a以及一(切割後的)間隔層130a，其中半導體基板110a具有一元件區112。封裝基板120a配置於半導體基板110a上，且間隔層130a位於封裝基板120a與半導體基板110a之間並定義出一空腔C。
當晶片封裝體100為感光元件或是發光元件時，封裝基板120的材質可為透光材料，例如玻璃、石英、塑膠、或蛋白石(opal)。
第3A圖至第3B圖繪示本發明另一實施例之晶片封裝體的製程剖面圖。
值得注意的是，本實施例之晶片封裝體的製程相似於第1A圖至第1C圖的製程，兩者的差異之處在於本實施例之貫穿孔T與黏著材料140更位於分隔部134。
第5圖繪示第3A圖的上視圖，第3A圖為沿第5圖之I-I’線段的剖面圖，並且為簡化起見，第5圖省略繪示封裝基板。詳細而言，請參照第3A圖，貫穿孔T可位於分隔部134。舉例來說，如第5圖所示，半導體晶圓110可具有一中心區114與一圍繞中心區114的周邊區116，貫穿孔T可位於分隔部134之位於周邊區116的部份，並位於切割道S上，且黏著材料140可填入位於周邊區116的貫穿孔T中。此外，在本實施例中，間隔層130的空心貫穿孔H係分布於中心區114的分隔部134。
在本實施例中，由於貫穿分隔部134的黏著材料140已於周邊區116中圍成一圈，因此，已強化分隔部134之位於周邊區116的部份與半導體晶圓110及/或封裝基板120之間的接著性，而具有避免疊層結構在後續的加工製程中發生分層現象的功效，因此，在該實施例中間隔層130亦可不具有填充黏著材料140的外環部132。
第6圖繪示第5圖之實施例的另一種變化。在另一實施例中，如第6圖所示，貫穿孔T可位於整個分隔部134中(亦即，位於半導體晶圓110的中心區與周邊區中)，且黏著材料140可填入這些貫穿孔T中，此時，分隔部134不具有空心貫穿孔。
值得注意的是，由於本實施例在分隔部134的貫穿孔T中填入黏著材料140，因此，黏著材料140可增加分隔部134與半導體晶圓110及/或封裝基板120之間的接著性，進而可提升晶片封裝製程的製程良率。
之後，請同時參照第3A圖與第3B圖，可沿著切割道S切割半導體晶圓110、封裝基板120、間隔層130以及位於貫穿孔T中的黏著材料140，以形成多個彼此分離的晶片封裝體300。
第4圖繪示第3B圖的晶片封裝體的立體示意圖，並且為簡化起見，第4圖省略繪示封裝基板。請同時參照第3B圖與第4圖，晶片封裝體300包括一半導體基板110a、一(切割後的)封裝基板120a、一(切割後的)間隔層130a以及多個彼此獨立的黏結結構140a，其中半導體基板110a具有一元件區112。
封裝基板120a配置於半導體基板110a上。間隔層130a配置於半導體基板110a與封裝基板120a之間，且間隔層130a定義出一空腔C，空腔C露出元件區112。黏結結構140a鑲嵌於間隔層130a中並位於空腔C外，且部分的間隔層130a分隔於這些黏結結構140a之間，其中間隔層130a的材質不同於黏結結構140a的材質。
值得注意的是，在此，『黏結結構140a鑲嵌於間隔層130a中』是代表黏結結構140a位於間隔層130a中，且間隔層130a暴露出黏結結構140a的部份表面。舉例來說，間隔層130a具有一側壁138，側壁138朝向遠離空腔C的方向，且黏結結構140a鑲嵌於側壁138上。詳細而言，側壁138可具有多個自半導體基板110a延伸至封裝基板120a的凹槽R，且黏結結構140a填充於凹槽R中。由於黏結結構140a係鑲嵌於間隔層130a中，因此，兩者之間的接著性良好。
在本實施例中，黏結結構140a具有一側壁F，側壁F朝向遠離空腔C的方向，且側壁F與側壁138平齊。在本實施例中，間隔層130a直接接觸半導體基板110a與封裝基板120a，且各黏結結構140a自半導體基板110a延伸至封裝基板120a。
雖然第4圖是繪示黏結結構140a完全填滿凹槽R的情形，但在其他實施例中，黏結結構140a亦可未完全填滿凹槽R。舉例來說，黏結結構140a可以僅位於凹槽R之鄰近半導體基板110a的一端而連接半導體基板110a與間隔層130a。或者是，黏結結構140a可以僅位於凹槽R之鄰近封裝基板120a的一端而連接封裝基板120a與間隔層130a。
第7A圖至第7B圖繪示本發明又一實施例之晶片封裝體的製程剖面圖。
值得注意的是，本實施例之晶片封裝體的製程相似於第3A圖至第3B圖的製程，兩者的差異之處在於本實施例之間隔層130更具有多個內環結構136。
第8圖繪示第7A圖的上視圖，第7A圖為沿第8圖之I-I’線段的剖面圖，並且為簡化起見，第8圖省略繪示封裝基板。詳細而言，請參照第7A圖與第8圖，內環結構136位於空腔C中並環繞元件區112，且貫穿孔T貫穿內環結構136，黏著材料140填於貫穿孔T中。
值得注意的是，第8圖繪示的是位於周邊區116中的內環結構136被貫穿孔T貫穿且貫穿孔T中填有黏著材料140，位於中心區114中的內環結構136是被空心貫穿孔H貫穿。當然，在其他的實施例中，也可以是所有的內環結構136都被填有黏著材料140的貫穿孔T貫穿。
接著，請同時參照第7A圖與第7B圖，可沿著切割道S切割半導體晶圓110、封裝基板120、間隔層130以及位於貫穿孔T中的黏著材料140，以形成多個彼此分離的晶片封裝體700。
本實施例之晶片封裝體700相似於第3B圖的晶片封裝體300，兩者的差異之處在於晶片封裝體700的間隔層130a更具有一內環結構136。內環結構136位於空腔C中並具有多個貫穿孔T，且多個彼此獨立的黏結結構140a，分別填入貫穿孔T中。
第9A圖至第9B圖繪示本發明再一實施例之晶片封裝體的製程剖面圖。
值得注意的是，本實施例之晶片封裝體的製程相似於第3A圖至第3B圖的製程，兩者的差異之處在於貫穿孔T的排列方式不同。
第11圖繪示第9A圖的上視圖，第9A圖為沿第11圖之I-I’線段的剖面圖，並且為簡化起見，第11圖省略繪示封裝基板。詳細而言，請同時參照第9A圖與第11圖，對各切割道S而言，貫穿孔T包括二排彼此平行的貫穿孔T，二排貫穿孔T分別位於切割道S的相對二側。在其他實施例中，貫穿孔T可包括其他偶數排的貫穿孔T(例如4、6、8排)，且分別位於切割道S的相對二側。
接著，請同時參照第9A圖與第9B圖，可沿著切割道S切割半導體晶圓110、封裝基板120與間隔層130之位於二排貫穿孔T之間的部份，以形成多個彼此分離的晶片封裝體900。
第10圖繪示第9B圖的晶片封裝體的立體示意圖，並且為簡化起見，第10圖省略繪示封裝基板。請同時參照第9B圖與第10圖，本實施例之晶片封裝體900相似於第3B圖的晶片封裝體300，兩者的差異之處在於晶片封裝體900的間隔層130b具有多個貫穿孔T，且黏結結構140a係分別填於貫穿孔T中。
第12A圖至第12B圖繪示本發明一實施例之晶片封裝體的製程剖面圖。
值得注意的是，本實施例之晶片封裝體的製程相似於第9A圖至第9B圖的製程，兩者的差異之處在於貫穿孔T的排列方式不同。
第14圖繪示第12A圖的上視圖，第12A圖為沿第14圖之I-I’線段的剖面圖，並且為簡化起見，第14圖省略繪示封裝基板。詳細而言，請同時參照第12A圖與第14圖，對各切割道S而言，貫穿孔T包括三排彼此平行的貫穿孔T，且其中一排貫穿孔T位於切割道S上(以下稱為中間排)，其中二排貫穿孔T分別位於切割道S的相對二側。
接著，請同時參照第12A圖與第12B圖，可沿著切割道S切割半導體晶圓110、封裝基板120、間隔層130之位於二排貫穿孔T之間的部份以及中間排之貫穿孔T中的黏著材料140，以形成多個彼此分離的晶片封裝體1200。
第13圖繪示第12B圖的晶片封裝體的立體示意圖，並且為簡化起見，第13圖省略繪示封裝基板。請同時參照第12B圖與第13圖，晶片封裝體1200相似於第3B圖的晶片封裝體300與第9B圖的晶片封裝體900，其差異之處在於晶片封裝體1200的間隔層130c同時具有第3B圖的晶片封裝體300的凹槽R與第9B圖的晶片封裝體900的貫穿孔T，且黏結結構140a係分別填於貫穿孔T與凹槽R中。
第15～16圖繪示本發明一實施例之晶片封裝體的製程剖面圖，並且為簡化起見，第16圖省略繪示封裝基板。值得注意的是，本實施例之晶片封裝體的製程相似於第12A圖至第12B圖與第14圖的製程，如第15圖所示，兩者的差異之處在於本實施例是以一貫穿間隔層130的連續溝槽A取代原本位於切割道S上的多個貫穿孔T(請參照第14圖)。詳細來說，在本實施例中，對各切割道S而言，貫穿孔T可選擇性地包括二排彼此平行的貫穿孔T，且溝槽A(或切割道S)分隔於這二排彼此平行的貫穿孔T之間。
此外，在本實施例中，亦可選擇性地在間隔層130的外環部132上形成一呈環狀的外環溝槽B，外環溝槽B貫穿外環部132。在一實施例中，貫穿孔T還可選擇性地包括二排位於外環部132的貫穿孔T，且這二排貫穿孔T分別位於外環溝槽B的相對二側。
值得注意的是，本實施例僅是以二排貫穿孔T為例作說明，並非用以限定貫穿孔T與溝槽A(或外環溝槽B)的相對位置，亦即，在其他實施例中，可依照實際使用需求而調整貫穿孔T與溝槽A(或外環溝槽B)的相對位置。
當在半導體晶圓110上形成間隔層130之後，可將黏著材料140填入溝槽A、外環溝槽B與貫穿孔T中，之後，可沿著切割道S切割半導體晶圓110、封裝基板、以及位於溝槽A中的黏著材料140，以形成多個彼此分離的晶片封裝體1600(如第16圖所示)。
請參照第16圖，晶片封裝體1600相似於第13圖的晶片封裝體，其差異之處在於晶片封裝體1600的間隔層130d不具有凹槽，且一連續的環狀黏結結構140b係環繞包覆間隔層130d的側壁，且位於空腔C外。此外，黏結結構140a係分別填於貫穿孔T中。
第17～18圖繪示本發明一實施例之晶片封裝體的製程剖面圖，並且為簡化起見，第18圖省略繪示封裝基板。值得注意的是，本實施例之晶片封裝體的製程相似於第12A圖至第12B圖與第14圖的製程，兩者的差異之處在於本實施例是以多個貫穿間隔層130的環狀溝槽D取代原本位於切割道S之外的多個貫穿孔T(請參照第14圖)。詳細來說，請參照第17圖，各環狀溝槽D圍繞對應的空腔C(或元件區112)，且貫穿孔T位於兩相鄰的環狀溝槽D之間。
值得注意的是，本實施例僅是以貫穿孔T係位於兩相鄰的環狀溝槽D之間為例作說明，並非用以限定貫穿孔T與環狀溝槽D的相對位置，亦即，在其他實施例中，可依照實際使用需求而調整貫穿孔T與環狀溝槽D的相對位置。
當在半導體晶圓110上形成間隔層130之後，可將黏著材料140填入環狀溝槽D與貫穿孔T中，之後，可沿著切割道S切割半導體晶圓110、封裝基板、間隔層130之位於相鄰二環狀溝槽D之間的部份以及位於貫穿孔T中的黏著材料140，以形成多個彼此分離的晶片封裝體1800(如第18圖所示)。
請參照第18圖，晶片封裝體1800相似於第13圖的晶片封裝體，其差異之處在於晶片封裝體1800的間隔層130e具有一連續的環狀溝槽D，而不具有貫穿孔T。環狀溝槽D貫穿間隔層130e且環繞空腔C(或元件區)，且一連續的環狀黏結結構140c填入環狀溝槽D中。此外，黏結結構140a係分別填於凹槽R中。
綜上所述，由於本發明使黏著材料貫穿鄰近半導體晶圓之外緣的間隔層，故可有效增加間隔層與半導體晶圓及/或封裝基板的外緣之間的接著性，以避免在後續的加工製程(例如熱製程)中疊層結構發生分層現象，並可提升晶片封裝製程的製程良率。
此外，本發明使黏著材料貫穿間隔層之分隔部可增加分隔部與半導體晶圓及/或封裝基板之間的接著性，進而可提升晶片封裝製程的製程良率。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300、700、900、1200、1600、1800．．．晶片封裝體
110．．．半導體晶圓
110a．．．半導體基板
112．．．元件區
114．．．中心區
116．．．周邊區
120．．．封裝基板
120a．．．(切割後的)封裝基板
130．．．間隔層
130a、130b、130c、130d、130e．．．(切割後的)間隔層
132．．．外環部
134．．．分隔部
136．．．內環結構
138、F．．．側壁
140．．．黏著材料
140a．．．黏結結構
140b、140c．．．環狀黏結結構
A．．．溝槽
B．．．外環溝槽
C．．．空腔
D．．．環狀溝槽
H．．．空心貫穿孔
P．．．外緣
R．．．凹槽
S．．．切割道
T．．．貫穿孔
第1A圖至第1C圖繪示本發明一實施例之晶片封裝體的製程剖面圖。
第2圖繪示第1B圖的上視圖。
第3A圖至第3B圖繪示本發明一實施例之晶片封裝體的製程剖面圖。
第4圖繪示第3B圖的晶片封裝體的立體示意圖。
第5圖繪示第3A圖的上視圖。
第6圖繪示第5圖之實施例的另一種變化。
第7A圖至第7B圖繪示本發明一實施例之晶片封裝體的製程剖面圖。
第8圖繪示第7A圖的上視圖。
第9A圖至第9B圖繪示本發明一實施例之晶片封裝體的製程剖面圖。
第10圖繪示第9B圖的晶片封裝體的立體示意圖。
第11圖繪示第9A圖的上視圖。
第12A圖至第12B圖繪示本發明一實施例之晶片封裝體的製程剖面圖。
第13圖繪示第12B圖的晶片封裝體的立體示意圖。
第14圖繪示第12A圖的上視圖。
第15～16圖繪示本發明一實施例之晶片封裝體的製程剖面圖。
第17～18圖繪示本發明一實施例之晶片封裝體的製程剖面圖。
110．．．半導體晶圓
112．．．元件區
114．．．中心區
116．．．周邊區
130．．．間隔層
132．．．外環部
134．．．分隔部
140．．．黏著材料
H．．．空心貫穿孔
S．．．切割道
T．．．貫穿孔

Claims (24)

  1. 一種晶片封裝體的製作方法，包括：提供一半導體晶圓，其具有多個元件區，且該些元件區之間間隔有多個切割道；將一封裝基板接合至該半導體晶圓，其中該封裝基板與該半導體晶圓之間具有一間隔層，該間隔層定義出多個空腔，該些空腔分別露出該些元件區，且該間隔層具有多個貫穿孔，該些貫穿孔鄰近該半導體晶圓之外緣，且該些貫穿孔中填入一黏著材料，以形成多個彼此獨立的黏結結構，各該黏結結構的最大寬度小於各該空腔的最大寬度，該間隔層具有黏性且該間隔層的材質不同於該黏著材料；以及沿著該些切割道切割該半導體晶圓、該封裝基板與該間隔層，以形成多個彼此分離的晶片封裝體。
  2. 如申請專利範圍第1項所述之晶片封裝體的製作方法，其中該些貫穿孔位於任兩相鄰的元件區之間。
  3. 如申請專利範圍第2項所述之晶片封裝體的製作方法，其中該些貫穿孔位於該些切割道上，且切割該半導體晶圓、該封裝基板與該間隔層的步驟包括：沿著該些切割道切割位於該些貫穿孔中的該黏著材料。
  4. 如申請專利範圍第2項所述之晶片封裝體的製作方法，其中該些貫穿孔包括至少二排彼此平行的貫穿孔，該二排貫穿孔分別位於該些切割道其中之一的相對二側，且切割該半導體晶圓、該封裝基板與該間隔層的步驟包括： 沿著該切割道切割該間隔層之位於該二排貫穿孔之間的部份。
  5. 如申請專利範圍第1項所述之晶片封裝體的製作方法，其中該間隔層包括一外環部，該外環部鄰近該半導體晶圓之外緣，且該些貫穿孔位於該外環部。
  6. 如申請專利範圍第1項所述之晶片封裝體的製作方法，其中該間隔層更包括多個內環結構，該些內環結構分別位於該些空腔中，並分別圍繞該些空腔所露出的該些元件區，且該些貫穿孔貫穿該些內環結構。
  7. 如申請專利範圍第1項所述之晶片封裝體的製作方法，其中該間隔層更具有多個第二貫穿孔，該些第二貫穿孔鄰近該半導體晶圓之中心，該晶片封裝體的製作方法更包括：於該些第二貫穿孔中填入該黏著材料。
  8. 如申請專利範圍第1項所述之晶片封裝體的製作方法，其中該黏著材料的黏性大於該間隔層的黏性。
  9. 如申請專利範圍第1項所述之晶片封裝體的製作方法，其中該黏著材料的硬度小於該間隔層的硬度。
  10. 如申請專利範圍第1項所述之晶片封裝體的製作方法，更包括：在該些貫穿孔中填入該黏著材料並接合該半導體晶圓與該封裝基板之後，對該間隔層與該黏著材料進行一加熱固化製程，以固化該間隔層與該黏著材料。
  11. 如申請專利範圍第1項所述之晶片封裝體的製作方法，其中該間隔層更具有一溝槽，該溝槽貫穿該間隔層 並位於該些切割道上，該晶片封裝體的製作方法更包括：於該溝槽中填入該黏著材料；其中，切割該半導體晶圓、該封裝基板與該間隔層的步驟包括：沿著該些切割道切割位於該溝槽中的該黏著材料。
  12. 如申請專利範圍第11項所述之晶片封裝體的製作方法，其中該些貫穿孔包括至少二排彼此平行的貫穿孔，且該溝槽分隔於該二排貫穿孔之間。
  13. 如申請專利範圍第1項所述之晶片封裝體的製作方法，其中該間隔層更具有多個環狀溝槽，各該環狀溝槽貫穿該間隔層並圍繞對應的該空腔，該晶片封裝體的製作方法更包括：於該些環狀溝槽中填入該黏著材料。
  14. 如申請專利範圍第13項所述之晶片封裝體的製作方法，其中該些貫穿孔位於該些切割道上，並位於任兩相鄰的環狀溝槽之間，且切割該半導體晶圓、該封裝基板與該間隔層的步驟包括：沿著該些切割道切割位於該些貫穿孔中的該黏著材料。
  15. 如申請專利範圍第1項所述之晶片封裝體的製作方法，其中該間隔層包括一外環部，該外環部鄰近該半導體晶圓之外緣，且該間隔層更具有一外環溝槽，該外環溝槽呈環狀，該外環溝槽貫穿該間隔層且位於該外環部。
  16. 一種晶片封裝體，包括：一半導體基板，具有一元件區； 一封裝基板，配置於該半導體基板上；一間隔層，配置於該半導體基板與該封裝基板之間，且該間隔層定義出一空腔，該空腔露出該元件區；以及多個彼此獨立的黏結結構，鑲嵌於該間隔層中並位於該空腔外，其中該間隔層的材質不同於該些黏結結構的材質，各該黏結結構的最大寬度小於該空腔的最大寬度。
  17. 如申請專利範圍第16項所述之晶片封裝體，其中該間隔層具有一側壁，該側壁朝向遠離該空腔的方向，該側壁具有多個自該半導體基板延伸至該封裝基板的凹槽，且該些黏結結構分別填充於該些凹槽中。
  18. 如申請專利範圍第17項所述之晶片封裝體，其中各該黏結結構具有一第二側壁，該第二側壁朝向遠離該空腔的方向並與該間隔層的該側壁平齊。
  19. 如申請專利範圍第16項所述之晶片封裝體，其中該間隔層具有多個貫穿孔，且該些黏結結構分別填入該些貫穿孔中。
  20. 如申請專利範圍第16項所述之晶片封裝體，其中該間隔層更包括一內環結構，該內環結構位於該空腔中並具有多個貫穿孔，該晶片封裝體更包括：多個彼此獨立的第二黏結結構，分別填入該些貫穿孔中，其中該間隔層的材質不同於該些第二黏結結構的材質。
  21. 如申請專利範圍第16項所述之晶片封裝體，其中該間隔層接觸該半導體基板與該封裝基板。
  22. 如申請專利範圍第16項所述之晶片封裝體，其中各該黏結結構自該半導體基板延伸至該封裝基板。
  23. 如申請專利範圍第16項所述之晶片封裝體，更包括：一連續的環狀黏結結構，環繞包覆該間隔層的側壁，且位於該空腔外。
  24. 如申請專利範圍第16項所述之晶片封裝體，其中該間隔層具有一環狀溝槽，該環狀溝槽貫穿該間隔層且環繞該空腔，該晶片封裝體更包括：一連續的環狀黏結結構，填充於該環狀溝槽中。
TW101112920A 2011-04-13 2012-04-12 晶片封裝體及其製作方法 TWI512811B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110092927.9A CN102738013B (zh) 2011-04-13 2011-04-13 晶片封装体及其制作方法

Publications (2)

Publication Number Publication Date
TW201241908A TW201241908A (en) 2012-10-16
TWI512811B true TWI512811B (zh) 2015-12-11

Family

ID=46993271

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101112920A TWI512811B (zh) 2011-04-13 2012-04-12 晶片封裝體及其製作方法

Country Status (4)

Country Link
US (1) US9136241B2 (zh)
JP (1) JP5384690B2 (zh)
CN (1) CN102738013B (zh)
TW (1) TWI512811B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
CN104037135B (zh) 2013-03-07 2017-09-22 精材科技股份有限公司 晶片封装体及其形成方法
CN103400808B (zh) * 2013-08-23 2016-04-13 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
WO2015094184A1 (en) * 2013-12-17 2015-06-25 Intel Corporation Package mems switch and method
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
CN104362243B (zh) * 2014-10-24 2017-11-03 深圳市华星光电技术有限公司 基板的封装方法及封装结构
TWI731260B (zh) * 2018-08-30 2021-06-21 奕力科技（開曼）股份有限公司 半導體基板結構及其製造方法
TWI744163B (zh) 2020-01-06 2021-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
KR20220001292A (ko) 2020-06-29 2022-01-05 삼성전자주식회사 반도체 패키지
CN111710618B (zh) * 2020-07-15 2021-10-12 广芯微电子（广州）股份有限公司 一种晶圆钝化层缺陷的检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096155A (en) * 1996-09-27 2000-08-01 Digital Optics Corporation Method of dicing wafer level integrated multiple optical elements

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US6235141B1 (en) * 1996-09-27 2001-05-22 Digital Optics Corporation Method of mass producing and packaging integrated optical subsystems
JP4846910B2 (ja) * 2001-02-06 2011-12-28 オリンパス株式会社 固体撮像装置
US6798931B2 (en) * 2001-03-06 2004-09-28 Digital Optics Corp. Separating of optical integrated modules and structures formed thereby
US6470594B1 (en) * 2001-09-21 2002-10-29 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps
US6744109B2 (en) * 2002-06-26 2004-06-01 Agilent Technologies, Inc. Glass attachment over micro-lens arrays
TWI275168B (en) * 2003-06-06 2007-03-01 Sanyo Electric Co Semiconductor device and method for making the same
US20070110361A1 (en) * 2003-08-26 2007-05-17 Digital Optics Corporation Wafer level integration of multiple optical elements
JP3838572B2 (ja) * 2003-09-03 2006-10-25 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
TWI222705B (en) * 2003-10-08 2004-10-21 United Microelectronics Corp Method and structure for a wafer level packaging
TWI284398B (en) * 2004-03-26 2007-07-21 Xintec Inc Chip package structure and its wafer level package method
TWI239057B (en) * 2004-04-14 2005-09-01 Hsieh Chih Hung Wafer-scale packaging method for image sensing device
KR100712509B1 (ko) * 2004-06-10 2007-04-30 삼성전자주식회사 이미지 센서 패키지 조립 방법 및 이에 의해 조립된 패키지구조
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
TWI333249B (en) * 2004-08-24 2010-11-11 Himax Tech Inc Sensor package
JP2006080297A (ja) * 2004-09-09 2006-03-23 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法
US7378724B2 (en) * 2005-03-24 2008-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cavity structure for semiconductor structures
US20070120478A1 (en) * 2005-11-28 2007-05-31 Au Optronics Corporation Double-sided display device and method of making same
TWI270183B (en) * 2005-12-30 2007-01-01 Advanced Semiconductor Eng Wafer-level chip package process
TW200739703A (en) * 2006-04-13 2007-10-16 shi-jun Chen Chip scale package
US8148811B2 (en) * 2006-08-25 2012-04-03 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
JP5074738B2 (ja) * 2006-10-24 2012-11-14 リンテック株式会社 複合型半導体装置用スペーサーシート、及び複合型半導体装置の製造方法
KR100832895B1 (ko) * 2006-12-05 2008-05-28 삼성전기주식회사 칩 온 글라스 패키지와 그 제조 방법 및 이를 포함하는카메라 모듈
KR100826394B1 (ko) * 2007-05-17 2008-05-02 삼성전기주식회사 반도체 패키지 제조방법
JP4863935B2 (ja) * 2007-06-20 2012-01-25 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP2010192628A (ja) * 2009-02-17 2010-09-02 Sumitomo Bakelite Co Ltd 半導体ウエハー接合体、半導体装置の製造方法および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096155A (en) * 1996-09-27 2000-08-01 Digital Optics Corporation Method of dicing wafer level integrated multiple optical elements

Also Published As

Publication number Publication date
JP5384690B2 (ja) 2014-01-08
TW201241908A (en) 2012-10-16
CN102738013B (zh) 2016-04-20
CN102738013A (zh) 2012-10-17
US20120261809A1 (en) 2012-10-18
US9136241B2 (en) 2015-09-15
JP2012222366A (ja) 2012-11-12

Similar Documents

Publication Publication Date Title
TWI512811B (zh) 晶片封裝體及其製作方法
JP6110889B2 (ja) チップパッケージおよびその製造方法
US8581386B2 (en) Chip package
TWI505428B (zh) 晶片封裝體及其形成方法
US8564123B2 (en) Chip package and fabrication method thereof
US8952519B2 (en) Chip package and fabrication method thereof
TWI479578B (zh) 晶片封裝結構及其製作方法
US20100181589A1 (en) Chip package structure and method for fabricating the same
TWI575779B (zh) 晶片封裝體及其製造方法
TWI529887B (zh) 晶片封裝體及其形成方法
TWI441289B (zh) 晶片封裝體
TWI493634B (zh) 晶片封裝體及其形成方法
TWI509753B (zh) 晶片封裝體及其形成方法
US9024437B2 (en) Chip package and method for forming the same
US8748926B2 (en) Chip package with multiple spacers and method for forming the same
US8785247B2 (en) Chip package and method for forming the same
JP2015076615A (ja) チップパッケージおよびそれを形成する方法
JP2010040920A (ja) 光半導体装置およびその製造方法