CN104037135B - 晶片封装体及其形成方法 - Google Patents

晶片封装体及其形成方法 Download PDF

Info

Publication number
CN104037135B
CN104037135B CN201410071872.7A CN201410071872A CN104037135B CN 104037135 B CN104037135 B CN 104037135B CN 201410071872 A CN201410071872 A CN 201410071872A CN 104037135 B CN104037135 B CN 104037135B
Authority
CN
China
Prior art keywords
wall
protective substrate
encapsulation body
wafer encapsulation
semiconductor base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410071872.7A
Other languages
English (en)
Other versions
CN104037135A (zh
Inventor
楼百尧
陈世光
李胜源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN104037135A publication Critical patent/CN104037135A/zh
Application granted granted Critical
Publication of CN104037135B publication Critical patent/CN104037135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种晶片封装体及其形成方法，该晶片封装体包括：一半导体基底；一元件区，形成于该半导体基底之中；至少一导电垫，设置于该半导体基底的一表面上；一保护基板，设置于该半导体基底的该表面上；以及一间隔层，设置于该半导体基底的该表面与该保护基板之间，其中该保护基板及该间隔层于该元件区之上围绕出一空腔，且该间隔层具有远离该空腔的一外侧表面，该间隔层的该外侧面为一未经切割面。本发明可在切割保护基板的过程中可有效避免或减少因保护基板受破坏而产生碎片，以使导电垫等元件免于受到破坏。

Description

晶片封装体及其形成方法
技术领域
本发明是有关于晶片封装体，且特别是有关于采用晶圆级封装制程制作的晶片封装体。
背景技术
晶片封装制程是形成电子产品过程中的一重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。
如何缩减晶片封装体的尺寸、大量生产晶片封装体、确保晶片封装体的品质、避免元件于封装制程其间受损、及降低制程成本与时间已成为重要课题。
发明内容
本发明一实施例提供一种晶片封装体，包括：一半导体基底；一元件区，形成于该半导体基底之中；至少一导电垫，设置于该半导体基底的一表面上；一保护基板，设置于该半导体基底的该表面上；以及一间隔层，设置于该半导体基底的该表面与该保护基板之间，其中该保护基板及该间隔层于该元件区之上围绕出一空腔，且该间隔层具有远离该空腔的一外侧表面，该间隔层的该外侧面为一未经切割面。
本发明一实施例提供一种晶片封装体的形成方法，包括：提供一半导体基底，其中至少一元件区形成于该半导体基底之中，及至少一导电垫设置于该半导体基底的一表面上；提供一保护基板；于该半导体基底的该表面上或该保护基板上设置一间隔层；于该半导体基底的该表面上或该保护基板上设置一牺牲支撑层；将该保护基板设置于该半导体基底的该表面上，使得该保护基板与该间隔层于该至少一元件区之上围绕出一空腔；以及切割移除部分的该保护基板及部分的该牺牲支撑层而露出该至少一导电垫。
本发明可在切割保护基板的过程中可有效避免或减少因保护基板受破坏而产生碎片，以使导电垫等元件免于受到破坏。
附图说明
图1A-1D显示根据本发明一实施例的晶片封装体的制程剖面图。
图2A-2C显示根据本发明一实施例的晶片封装体的制程剖面图。
图3显示根据本发明一实施例的晶片封装体的剖面图。
图4A-4C显示根据本发明一实施例的晶片封装体的制程剖面图。
图5显示根据本发明一实施例的晶片封装体的剖面图。
图6显示本发明一实施例的晶片封装体制程中的半导体基底的俯视图。
图7显示本发明一实施例的晶片封装体制程中的半导体基底的俯视图。
图8显示本发明一实施例的晶片封装体制程中的半导体基底的俯视图。
附图中符号的简单说明如下：
100～基底；100a、100b～表面；102～介电层；104～导电垫；106～间隔层；106a、106b、106b’～表面；108～粘着层；112～空腔；114～保护基板；114a～表面；116～切割刀；118a、118b～沟槽；120～碎片；200～半导体基底；200a、200b～表面；202～介电层；204～导电垫；206～间隔层；206a、206b～表面；207～牺牲支撑层；208～粘着层；210～元件区；212～空腔；214～保护基板；214a～表面；216～切割刀；218a、218b～沟槽；SC～切割道。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，说明书提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，本发明可能于许多实施例重复使用标号及/或文字。此重复仅为了简化与清楚化，不代表所讨论的不同实施例之间必然有关联。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。为了简单与清楚化，许多结构可能会绘成不同的尺寸。
本发明一实施例的晶片封装体可用以封装影像感测器晶片。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(optoelectronic devices)、微机电系统(Micro Electro Mechanical System;MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package;WSP)制程对影像感测元件、发光二极管(light-emitting diodes;LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件(surface acoustic wave devices)、压力感测器(processsensors)喷墨头(ink printer heads)、或功率金属氧化物半导体场效电晶体模块(powerMOSFET modules)等半导体晶片进行封装。
其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layerintegrated circuit devices)的晶片封装体。在一实施中，上述切割后的封装体为一晶片尺寸封装体(CSP;chip scale package)。晶片尺寸封装体(CSP)的尺寸可仅略大于所封装的晶片。例如，晶片尺寸封装体的尺寸不大于所封装晶片的尺寸的120%。
图1A-1D显示根据本发明一实施例的晶片封装体的制程剖面图。如图1A所示，可提供半导体基底100，其具有表面100a及表面100b。表面100a上可设置有介电层102及至少一导电垫104。接着，可提供保护基板114，并将保护基板114设置于半导体基底100的表面100a之上。在一实施例中，可于半导体基底100与保护基板114之间设置间隔层106。间隔层106及保护基板114可共同于半导体基底100之上围绕出至少一空腔112。间隔层106具有远离空腔112的外侧表面106b及邻近空腔112的内侧表面106a。可通过粘着层108而将间隔层106接合于半导体基底100上的介电层102之上。如图1A所示，在一实施例中，半导体基底100中定义有至少一预定切割道SC，其将半导体基底分成多个晶粒区。后续沿预定切割道SC进行切割制程之后，将形成多个彼此分离的晶片封装体。
如图1B所示，在沿预定切割道SC进行切割制程之前，可以切割刀116对准间隔层106而切割移除部分的保护基板114以于预定切割道SC的两侧形成沟槽，例如是沟槽118a及沟槽118b。在一实施例中，于形成沟槽118a之后，以切割刀116切割移除部分的保护基板114及部分的间隔层116而形成沟槽118b。由于部分的保护基板114已移除以形成沟槽118a，切割保护基板114以形成沟槽118b的过程中，保护基板114由于缺乏支撑而易导致震动或产生碎片120。在一实施例中，沟槽118a的侧壁的表面粗糙度低于沟槽118b的侧壁的表面粗糙度。碎片120可能会刮伤导电垫104而使晶片封装体的品质下降。
如图1C所示，在切割移除部分的保护基板114及部分的间隔层106之后，可移除沟槽之间保护基板114而使预定切割道SC两旁的导电垫104露出。露出的导电垫104可用于与其他导电结构(例如，焊线或导电块)电性连接。此外，间隔层106被部分切割，因此外侧表面106b’包含切割表面，其具有切割刮痕。例如，可以光学显微镜或电子显微镜观察出外侧表面106b’上的切割刮痕。接着，可沿着预定切割道SC进行切割制程以形成多个彼此分离的晶片封装体，其中图1D显示其中一晶片封装体。
图2A-2C显示根据本发明一实施例的晶片封装体的制程剖面图。如图2A所示，可提供半导体基底200，其具有表面200a及表面200b。半导体基底200可包括半导体晶圆，例如硅晶圆。半导体基底200中可定义有至少一预定切割道SC，其将半导体基底200分成多个晶粒区。在一实施例中，半导体基底200之中可形成有至少一元件区210。例如，每一晶粒区之中可形成有一元件区210。元件区210之中可形成有各种元件，例如是(但不限于)感测元件(例如，影像感测元件)或发光元件。
半导体基底200的表面200a上可选择性设置有介电层202及至少一导电垫204。导电垫204可电性连接元件区210中的元件。例如，晶粒区的周边可设置有多个导电垫204，其可分别与元件区210中的相应元件电性连接。导电垫204例如是通过形成于介电层202中的线路(未显示)而电性连接元件区。介电层202的材质例如是(但不限于)氧化硅、氮化硅、氮氧化硅、或前述的组合。
接着，可提供保护基板214，并将保护基板214设置于半导体基底200的表面200a之上。保护基板214可为透光基板，例如是(但不限于)玻璃基板、石英基板、透明高分子基板、蓝宝石基板、或前述的组合。保护基板214可具有大抵相同于半导体基底200的形状及尺寸。
在一实施例中，可于半导体基底200与保护基板214之间设置间隔层206。间隔层206及保护基板214可共同于半导体基底200的至少一元件区210上围绕出至少一空腔212。或者，可于半导体基底200与保护基板214之间设置多个间隔层206，每一间隔层206分别于每一对应的元件区210之上围绕出空腔212。间隔层206具有远离空腔212的外侧表面206b及邻近空腔212的内侧表面206a。间隔层206的材质可包括(但不限于)高分子材料、金属材料、陶瓷材料、半导体材料、或前述的组合。在一实施例中，间隔层206由可通过曝光及显影制程而图案化的高分子材料构成，其材质例如为环氧树脂、聚亚酰胺、或前述的组合。
间隔层206可采用许多方式而设置于半导体基底200与保护基板214之间。例如，在一实施例中，可于保护基板214之上形成间隔材料层(未显示)。接着，可将间隔材料层图案化以形成间隔层206。因此，间隔层206可直接接触保护基板214。后续，可将保护基板214设置于半导体基底200的表面200a上，使得保护基板214与间隔层206在元件区210之上围绕出空腔212。在一实施例中，空腔212为大抵密闭的空腔。在一实施例中，可选择性于间隔层206与半导体基底200之间设置粘着层208。例如，粘着层208可预先形成于半导体基底200上的介电层202之上。在将保护基板214设置于半导体基底200上时，间隔层206可接触粘着层208而与半导体基底200接合。或者，在另一实施例之中，间隔层206可先形成于半导体基底200之上，接着在设置保护基板214之后，间隔层206接合保护基板214，并于元件区210之上围绕出空腔212。
如图2A所示，间隔层206的水平位置可位于元件区210的水平位置与导电垫204的水平位置之间。间隔层206相较于导电垫204，可更接近元件区210。在一实施例中，间隔层206在半导体基底200的表面200a上的投影不与导电垫204在半导体基底200的表面200a上的投影重叠。
如图2A所示，在一实施例中，可于半导体基底200与保护基板214之间设置牺牲支撑层207。类似于间隔层206的形成方法，牺牲支撑层207可先形成于保护基板214之上，接着将保护基板214设置于半导体基底200之上。或者，在一实施例之中，牺牲支撑层207可先形成于半导体基底200之上，接着将保护基板214设置于半导体基底200之上。
在一实施例之中，在将保护基板214设置于半导体基底200上之前，可先于保护基板214的将朝向半导体基底200的表面上形成间隔层206及牺牲支撑层207。在一实施例中，间隔层206及牺牲支撑层207可同时形成于保护基板214之上。例如，间隔层206及牺牲支撑层207可图案化自同一材料层而具有相同材质且同时形成。接着，可将保护基板214设置于半导体基底200的表面200a之上。间隔层206可接触半导体基底200上的粘着层208而与介电层202接合。应注意的是，在一实施例中，粘着层208仅设置于间隔层206与半导体基底200之间。在牺牲支撑层207与半导体基底200的表面200a之间，不设置任何的粘着层。在一实施例之中，牺牲支撑层207仅接触半导体基底200上的介电层202，而牺牲支撑层207与介电层202并非彼此粘着。
图7显示本发明一实施例的晶片封装体制程中的半导体基底的俯视图，其可相应于图2A的半导体基底200的俯视图。如图7所示，牺牲支撑层207可围绕间隔层206及元件区210。在一实施例中，半导体基底200上可形成有多个牺牲支撑层207，其分别围绕对应的间隔层206及元件区210。图6显示本发明另一实施例的晶片封装体制程中的半导体基底的俯视图，其可相应于图2A的半导体基底200在另一实施例中的俯视图。如图6所示，牺牲支撑层207可进一步横跨半导体基底200的预定切割道SC而延伸至相邻的晶粒区之中。牺牲支撑层207的设置有助于使后续的切割制程顺利进行，并避免导电垫204受损。
如图2B所示，在沿预定切割道SC进行切割制程之前，可以切割刀216对准牺牲支撑层207而切割移除部分的保护基板214及部分的牺牲支撑层207以于预定切割道SC的两侧形成沟槽，例如是沟槽218a及沟槽218b。在一实施例中，于形成沟槽218a之后，以切割刀216切割移除部分的保护基板214及部分的牺牲支撑层207而形成沟槽218b。由于切割保护基板214以形成沟槽218b的过程中，保护基板214可受到下方的牺牲支撑层207的支持，可使保护基板214的震动减少，可有效避免或减少保护基板214受破坏而产生碎片。因此，导电垫204可免于受到破坏。
在切割移除部分的保护基板214及部分的牺牲支撑层207之后，可移除沟槽之间的保护基板214而使预定切割道SC两旁的导电垫204露出。露出的导电垫204可用于与其他导电结构(例如，焊线或导电块)电性连接。此外，由于牺牲支撑层207与介电层202并非彼此粘着，因此在切割移除部分的保护基板214及部分的牺牲支撑层207之后，牺牲支撑层207的剩余部分不再稳固地固定于半导体基底200之表面200a之上，使得牺牲支撑层207与半导体基底200可彼此分离。
接着，如图2C所示，可沿着预定切割道SC进行切割制程以形成多个彼此分离的晶片封装体，其中图2C显示其中一晶片封装体。保护基板214的侧表面214a可突出于间隔层206的外侧表面206b。在一实施例之中，由于先前所进行的切割移除部分的保护基板214及部分的牺牲支撑层207的步骤不包括切割移除间隔层206，因此间隔层206远离空腔212的外侧表面206b为一未经切割面。在一实施例中，外侧表面206b上无法发现切割刀的刮痕。在一实施例之中，间隔层206的内侧表面206a的粗糙度大抵相同于间隔层206的外侧表面206b的粗糙度。在一实施例中，间隔层206的内侧表面206a与外侧表面206b彼此平行。
图3显示根据本发明一实施例的晶片封装体的剖面图，其中相同或相似的标号用以标示相同或相似的元件。图3实施例类似于图2的实施例，主要区别在于保护基板214的侧表面214a可不突出于间隔层206的外侧表面206b而与之共平面。
图4A-4C显示根据本发明一实施例的晶片封装体的制程剖面图，其中相同或相似的标号用以标示相同或相似的元件。如图4A所示，可以类似于第2图实施例所述的方法，形成图4A所示的结构，主要区别在于牺牲支撑层207可进一步横跨预定切割道SC，且覆盖切割道SC两旁的导电垫204。
图8显示本发明一实施例的晶片封装体制程中的半导体基底的俯视图，其可相应于图4A的半导体基底200的俯视图。如图8所示，牺牲支撑层207可围绕间隔层206及元件区210，并覆盖导电垫204及预定切割道SC。
接着，如图4B所示，可切割移除部分的保护基板214及部分的牺牲支撑层207以形成至少两沟槽218a及218b。由于受到牺牲支撑层207的支撑，保护基板214于切割过程之中，可大抵不受损坏。此外，由于牺牲支撑层207覆盖导电垫204，还能对导电垫204提供保护使之免受损坏。在一实施例之中，由于牺牲支撑层207亦不粘着介电层202及导电垫204，因此在形成沟槽之后，可轻易地移除部分的保护基板214及全部的牺牲支撑层207而使导电垫204露出。
如图4C所示，可接着沿预定切割道SC进行切割制程以形成至少一晶片封装体。保护基板214的侧表面214a可突出于间隔层206的外侧表面206b。在另一实施例中，如图5所示，可通过切割刀的切割位置的调整，使得保护基板214的侧表面214a与间隔层206的外侧表面206b大抵共平面。
在本发明实施例中，牺牲支撑层的设置大抵不会增加额外的制程(其例如可选择性于形成间隔层时同时形成)，且可轻易地移除。通过牺牲支撑层的设置，可使晶片封装制程顺利进行，可确保晶片封装体的品质。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (21)

1.一种晶片封装体，其特征在于，包括：
一半导体基底；
一元件区，形成于该半导体基底之中；
至少一导电垫，设置于该半导体基底的一表面上；
一保护基板，设置于该半导体基底的该表面上；
一间隔层，设置于该半导体基底的该表面与该保护基板之间，其中该保护基板及该间隔层于该元件区之上围绕出一空腔，且该间隔层具有远离该空腔的一外侧表面，该间隔层的该外侧表面为一未经切割面；以及
一牺牲支撑层，设置于最靠近该间隔层的该导电垫与该间隔层之间，且该牺牲支撑层与该间隔层没有接触。
2.根据权利要求1所述的晶片封装体，其特征在于，该间隔层具有邻近该空腔的一内侧表面，其中该间隔层的该内侧表面的表面粗糙度大抵相同于该间隔层的该外侧表面的表面粗糙度。
3.根据权利要求2所述的晶片封装体，其特征在于，该间隔层的该内侧表面与该外侧表面彼此平行。
4.根据权利要求1所述的晶片封装体，其特征在于，该保护基板的一侧表面突出于该间隔层的该外侧表面。
5.根据权利要求1所述的晶片封装体，其特征在于，该间隔层相较于该至少一导电垫更接近该元件区。
6.根据权利要求1所述的晶片封装体，其特征在于，该间隔层在该半导体基底的该表面上的投影不与该导电垫在该半导体基底的该表面上的投影重叠。
7.根据权利要求1所述的晶片封装体，其特征在于，该间隔层直接接触该保护基板。
8.根据权利要求1所述的晶片封装体，其特征在于，该保护基板为一透光基板。
9.根据权利要求1所述的晶片封装体，其特征在于，该空腔为一大抵密闭的空腔。
10.根据权利要求1所述的晶片封装体，其特征在于，还包括一粘着层，该粘着层设置于该间隔层与该半导体基底之间。
11.一种晶片封装体的形成方法，其特征在于，包括：
提供一半导体基底，其中至少一元件区形成于该半导体基底之中，且至少一导电垫设置于该半导体基底的一表面上；
提供一保护基板；
于该半导体基底的该表面上或该保护基板上设置一间隔层；
于该半导体基底的该表面上或该保护基板上设置一牺牲支撑层，其中该牺牲支撑层位于最靠近该间隔层的该导电垫与该间隔层之间，且该牺牲支撑层与该间隔层没有接触；
将该保护基板设置于该半导体基底的该表面上，使得该保护基板与该间隔层于该至少一元件区之上围绕出一空腔；以及
切割移除部分的该保护基板及部分的该牺牲支撑层而露出该至少一导电垫。
12.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括沿着该半导体基底的至少一预定切割道进行一切割制程以形成彼此分离的多个晶片封装体。
13.根据权利要求12所述的晶片封装体的形成方法，其特征在于，该切割制程是于切割移除部分的该保护基板及部分的该牺牲支撑层而露出该至少一导电垫的步骤之后进行。
14.根据权利要求12所述的晶片封装体的形成方法，其特征在于，该牺牲支撑层围绕该间隔层及该至少一元件区。
15.根据权利要求14所述的晶片封装体的形成方法，其特征在于，该牺牲支撑层横跨该至少一预定切割道。
16.根据权利要求15所述的晶片封装体的形成方法，其特征在于，该牺牲支撑层覆盖该至少一导电垫。
17.根据权利要求11所述的晶片封装体的形成方法，其特征在于，切割移除部分的该保护基板及部分的该牺牲支撑层而露出该至少一导电垫的步骤不包括切割移除部分的该间隔层。
18.根据权利要求11所述的晶片封装体的形成方法，其特征在于，在将该保护基板设置于该半导体基底的该表面上的步骤之前，于该保护基板之上形成该间隔层，且通过一粘着层而将该间隔层接合于该半导体基底的该表面之上。
19.根据权利要求11所述的晶片封装体的形成方法，其特征在于，在将该保护基板设置于该半导体基底的该表面上的步骤之前，于该保护基板之上形成该牺牲支撑层，且该牺牲支撑层与该半导体基底的该表面之间不设置有任何的粘着层。
20.根据权利要求19所述的晶片封装体的形成方法，其特征在于，在切割移除部分的该保护基板及部分的该牺牲支撑层的步骤之后，该牺牲支撑层的剩余部分不再固定于该半导体基底的该表面上而使该牺牲支撑层与该半导体基底彼此分离。
21.根据权利要求11所述的晶片封装体的形成方法，其特征在于，该间隔层及该牺牲支撑层同时形成于该保护基板之上。
CN201410071872.7A 2013-03-07 2014-02-28 晶片封装体及其形成方法 Active CN104037135B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361774368P 2013-03-07 2013-03-07
US61/774,368 2013-03-07

Publications (2)

Publication Number Publication Date
CN104037135A CN104037135A (zh) 2014-09-10
CN104037135B true CN104037135B (zh) 2017-09-22

Family

ID=51467855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410071872.7A Active CN104037135B (zh) 2013-03-07 2014-02-28 晶片封装体及其形成方法

Country Status (3)

Country Link
US (1) US9449897B2 (zh)
CN (1) CN104037135B (zh)
TW (1) TWI525763B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105984839B (zh) * 2015-02-27 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
KR102444235B1 (ko) * 2015-08-13 2022-09-16 삼성전자주식회사 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법
CN107445135B (zh) * 2016-05-31 2020-07-31 上海丽恒光微电子科技有限公司 半导体器件及其封装方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773879A (en) * 1992-02-13 1998-06-30 Mitsubishi Denki Kabushiki Kaisha Cu/Mo/Cu clad mounting for high frequency devices
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
US20020096421A1 (en) * 2000-11-29 2002-07-25 Cohn Michael B. MEMS device with integral packaging
US6778046B2 (en) * 2001-09-17 2004-08-17 Magfusion Inc. Latching micro magnetic relay packages and methods of packaging
JP2004063751A (ja) * 2002-07-29 2004-02-26 Fuji Photo Film Co Ltd 固体撮像素子およびその製造方法
US6953985B2 (en) * 2002-06-12 2005-10-11 Freescale Semiconductor, Inc. Wafer level MEMS packaging
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
US7463125B2 (en) * 2002-09-24 2008-12-09 Maxim Integrated Products, Inc. Microrelays and microrelay fabrication and operating methods
US7247246B2 (en) * 2003-10-20 2007-07-24 Atmel Corporation Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity
US20050184304A1 (en) * 2004-02-25 2005-08-25 Gupta Pavan O. Large cavity wafer-level package for MEMS
US20060099733A1 (en) * 2004-11-09 2006-05-11 Geefay Frank S Semiconductor package and fabrication method
TW200644261A (en) * 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7414310B2 (en) * 2006-02-02 2008-08-19 Stats Chippac Ltd. Waferscale package system
WO2008086537A2 (en) * 2007-01-11 2008-07-17 Analog Devices, Inc. Aluminum based bonding of semiconductor wafers
US20080191334A1 (en) 2007-02-12 2008-08-14 Visera Technologies Company Limited Glass dam structures for imaging devices chip scale package
US7662669B2 (en) * 2007-07-24 2010-02-16 Northrop Grumman Space & Mission Systems Corp. Method of exposing circuit lateral interconnect contacts by wafer saw
US20100084752A1 (en) * 2008-10-08 2010-04-08 Honeywell International Inc. Systems and methods for implementing a wafer level hermetic interface chip
US8571249B2 (en) 2009-05-29 2013-10-29 General Mems Corporation Silicon microphone package
TW201103107A (en) * 2009-07-07 2011-01-16 Jung-Tang Huang Method for packaging micromachined devices
CN102651350B (zh) 2011-02-25 2015-01-28 精材科技股份有限公司 晶片封装体
CN102738013B (zh) 2011-04-13 2016-04-20 精材科技股份有限公司 晶片封装体及其制作方法
US8803326B2 (en) * 2011-11-15 2014-08-12 Xintec Inc. Chip package
US9153528B2 (en) * 2012-05-21 2015-10-06 Xintec Inc. Chip package and method for forming the same
US20130341747A1 (en) * 2012-06-20 2013-12-26 Xintec Inc. Chip package and method for forming the same
US9008139B2 (en) * 2013-06-28 2015-04-14 Jds Uniphase Corporation Structure and method for edge-emitting diode package having deflectors and diffusers

Also Published As

Publication number Publication date
US9449897B2 (en) 2016-09-20
TW201436140A (zh) 2014-09-16
CN104037135A (zh) 2014-09-10
US20140252642A1 (en) 2014-09-11
TWI525763B (zh) 2016-03-11

Similar Documents

Publication Publication Date Title
TWI569400B (zh) 晶片封裝體及其形成方法
US8901701B2 (en) Chip package and fabrication method thereof
CN102683311B (zh) 晶片封装体及其形成方法
TWI529887B (zh) 晶片封裝體及其形成方法
TWI509753B (zh) 晶片封裝體及其形成方法
CN103545295B (zh) 晶片封装体及其形成方法
CN103681537A (zh) 晶片封装体及其形成方法
US9799588B2 (en) Chip package and manufacturing method thereof
US10140498B2 (en) Wafer-level packaging sensing device and method for forming the same
CN102856336A (zh) 晶片封装体及其形成方法
CN104051359B (zh) 晶片封装体及其形成方法
CN102832180B (zh) 晶片封装体及其形成方法
CN106252308B (zh) 晶片封装体与其制备方法
US9714166B2 (en) Thin film structure for hermetic sealing
CN102623424B (zh) 晶片封装体及其形成方法
CN104037135B (zh) 晶片封装体及其形成方法
US9209047B1 (en) Method of producing encapsulated IC devices on a wafer
CN103420322B (zh) 晶片封装体及其形成方法
US9034681B2 (en) Chip package and method for forming the same
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
CN104979302B (zh) 晶片封装体及其制造方法
JP2015076615A (ja) チップパッケージおよびそれを形成する方法
CN111627857A (zh) 封装方法及封装结构
CN103426856A (zh) 晶片封装体及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant