TW201436140A - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TW201436140A
TW201436140A TW103106962A TW103106962A TW201436140A TW 201436140 A TW201436140 A TW 201436140A TW 103106962 A TW103106962 A TW 103106962A TW 103106962 A TW103106962 A TW 103106962A TW 201436140 A TW201436140 A TW 201436140A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
chip package
spacer layer
protective substrate
substrate
Prior art date
Application number
TW103106962A
Other languages
English (en)
Other versions
TWI525763B (zh
Inventor
Bai-Yao Lou
Shih-Kuang Chen
Sheng-Yuan Lee
Original Assignee
Xintex Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintex Inc filed Critical Xintex Inc
Publication of TW201436140A publication Critical patent/TW201436140A/zh
Application granted granted Critical
Publication of TWI525763B publication Critical patent/TWI525763B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Dicing (AREA)

Abstract

本發明一實施例提供一種晶片封裝體，包括：一半導體基底；一元件區，形成於該半導體基底之中；至少一導電墊，設置於該半導體基底之一表面上；一保護基板，設置於該半導體基底之該表面上；以及一間隔層，設置於該半導體基底之該表面與該保護基板之間，其中該保護基板及該間隔層於該元件區之上圍繞出一空腔，且該間隔層具有遠離該空腔之一外側表面，該間隔層之該外側面為一未經切割面。

Description

晶片封裝體及其形成方法
本揭露書是有關於晶片封裝體，且特別是有關於採用晶圓級封裝製程製作之晶片封裝體。
晶片封裝製程是形成電子產品過程中之一重要步驟。晶片封裝體除了將晶片保護於其中，使免受外界環境污染外，還提供晶片內部電子元件與外界之電性連接通路。
如何縮減晶片封裝體之尺寸、大量生產晶片封裝體、確保晶片封裝體之品質、避免元件於封裝製程其間受損、及降低製程成本與時間已成為重要課題。
本發明一實施例提供一種晶片封裝體，包括：一半導體基底；一元件區，形成於該半導體基底之中；至少一導電墊，設置於該半導體基底之一表面上；一保護基板，設置於該半導體基底之該表面上；以及一間隔層，設置於該半導體基底之該表面與該保護基板之間，其中該保護基板及該間隔層於該元件區之上圍繞出一空腔，且該間隔層具有遠離該空腔之一外側表面，該間隔層之該外側面為一未經切割面。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一半導體基底，其中至少一元件區形成於該半導體基底之中，及至少一導電墊設置於該半導體基底之一表面 上；提供一保護基板；於該半導體基底之該表面上或該保護基板上設置一間隔層；於該半導體基底之該表面上或該保護基板上設置一犧牲支撐層；將該保護基板設置於該半導體基底之該表面上，使得該保護基板與該間隔層於該至少一元件區之上圍繞出一空腔；以及切割移除部分的該保護基板及部分的該犧牲支撐層而露出該至少一導電墊。
100‧‧‧基底
100a、100b‧‧‧表面
102‧‧‧介電層
104‧‧‧導電墊
106‧‧‧間隔層
106a、106b、106b’‧‧‧表面
108‧‧‧黏著層
112‧‧‧空腔
114‧‧‧保護基板
114a‧‧‧表面
116‧‧‧切割刀
118a、118b‧‧‧溝槽
120‧‧‧碎片
200‧‧‧半導體基底
200a、200b‧‧‧表面
202‧‧‧介電層
204‧‧‧導電墊
206‧‧‧間隔層
206a、206b‧‧‧表面
207‧‧‧犧牲支撐層
208‧‧‧黏著層
210‧‧‧元件區
212‧‧‧空腔
214‧‧‧保護基板
214a‧‧‧表面
216‧‧‧切割刀
218a、218b‧‧‧溝槽
SC‧‧‧切割道
第1A-1D圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第2A-2C圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第3圖顯示根據本發明一實施例之晶片封裝體的剖面圖。
第4A-4C圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第5圖顯示根據本發明一實施例之晶片封裝體的剖面圖。
第6圖顯示本發明一實施例之晶片封裝體製程中之半導體基底的上視圖。
第7圖顯示本發明一實施例之晶片封裝體製程中之半導體基底的上視圖。
第8圖顯示本發明一實施例之晶片封裝體製程中之半導體基底的上視圖。
以下將詳細說明本發明實施例之製作與使用方 式。然應注意的是，本揭露書提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，本揭露書可能於許多實施例重複使用標號及/或文字。此重複僅為了簡化與清楚化，不代表所討論之不同實施例之間必然有關聯。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。為了簡單與清楚化，許多結構可能會繪成不同的尺寸。
本發明一實施例之晶片封裝體可用以封裝影像感測器晶片。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)噴墨頭(ink printer heads)、或功率金氧半場效電晶體模組(power MOSFET modules) 等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。在一實施中，上述切割後的封裝體係為一晶片尺寸封裝體(CSP；chip scale package)。晶片尺寸封裝體(CSP)之尺寸可僅略大於所封裝之晶片。例如，晶片尺寸封裝體之尺寸不大於所封裝晶片之尺寸的120%。
第1A-1D圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。如第1A圖所示，可提供半導體基底100，其具有表面100a及表面100b。表面100a上可設置有介電層102及至少一導電墊104。接著，可提供保護基板114，並將保護基板114設置於半導體基底100之表面100a之上。在一實施例中，可於半導體基底100與保護基板114之間設置間隔層106。間隔層106及保護基板114可共同於半導體基底100之上圍繞出至少一空腔112。間隔層106具有遠離空腔112之外側表面106b及鄰近空腔112之內側表面106a。可透過黏著層108而將間隔層106接合於半導體基底100上之介電層102之上。如第1A圖所示，在一實施例中，半導體基底100中定義有至少一預定切割道SC，其將半導體基底分成複數個晶粒區。後續沿預定切割道SC進行切割製程之後，將形成複數個彼此分離之晶片封裝體。
如第1B圖所示，在沿預定切割道SC進行切割製程之前，可以切割刀116對準間隔層106而切割移除部分的保護基板114以於預定切割道SC之兩側形成溝槽，例如是溝槽118a及溝槽118b。在一實施例中，於形成溝槽118a之後，以切割刀116切割移除部分的保護基板114及部分的間隔層116而形成溝槽118b。由於部分的保護基板114已移除以形成溝槽118a，切割保護基板114以形成溝槽118b之過程中，保護基板114由於缺乏支撐而易導致震動或產生碎片120。在一實施例中，溝槽118a之側壁的表面粗糙度低於溝槽118b之側壁的表面粗糙度。碎片120可能會刮傷導電墊104而使晶片封裝體之品質下降。
如第1C圖所示，在切割移除部分的保護基板114及部分的間隔層106之後，可移除溝槽之間保護基板114而使預定切割道SC兩旁之導電墊104露出。露出的導電墊104可用於與其他導電結構(例如，銲線或導電塊)電性連接。此外，間隔層106被部分切割，因此外側表面106b’包含切割表面，其具有切割刮痕。例如，可以光學顯微鏡或電子顯微鏡觀察出外側表面106b’上之切割刮痕。接著，可沿著預定切割道SC進行切割製程以形成複數個彼此分離之晶片封裝體，其中第1D圖顯示其中一晶片封裝體。
第2A-2C圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。如第2A圖所示，可提供半導體基底200，其具有表面200a及表面200b。半導體基底200可包括半導體晶圓，例如矽晶圓。半導體基底200中可定義有至少一預定切割道SC，其將半導體基底200分成複數個晶粒區。在一實施例中， 半導體基底200之中可形成有至少一元件區210。例如，每一晶粒區之中可形成有一元件區210。元件區210之中可形成有各種元件，例如是(但不限於)感測元件(例如，影像感測元件)或發光元件。
半導體基底200之表面200a上可選擇性設置有介電層202及至少一導電墊204。導電墊204可電性連接元件區210中之元件。例如，晶粒區之周邊可設置有複數個導電墊204，其可分別與元件區210中之相應元件電性連接。導電墊204例如係透過形成於介電層202中之線路(未顯示)而電性連接元件區。介電層202之材質例如是(但不限於)氧化矽、氮化矽、氮氧化矽、或前述之組合。
接著，可提供保護基板214，並將保護基板214設置於半導體基底200之表面200a之上。保護基板214可為透光基板，例如是(但不限於)玻璃基板、石英基板、透明高分子基板、藍寶石基板、或前述之組合。保護基板214可具有大抵相同於半導體基底200之形狀及尺寸。
在一實施例中，可於半導體基底200與保護基板214之間設置間隔層206。間隔層206及保護基板214可共同於半導體基底200之至少一元件區210上圍繞出至少一空腔212。或者，可於半導體基底200與保護基板214之間設置複數個間隔層206，每一間隔層206分別於每一對應的元件區210之上圍繞出空腔212。間隔層206具有遠離空腔212之外側表面206b及鄰近空腔212之內側表面206a。間隔層206之材質可包括(但不限於)高分子材料、金屬材料、陶瓷材料、半導體材料、或前述之組 合。在一實施例中，間隔層206由可透過曝光及顯影製程而圖案化之高分子材料構成，其材質例如為環氧樹脂、聚亞醯胺、或前述之組合。
間隔層206可採用許多方式而設置於半導體基底200與保護基板214之間。例如，在一實施例之中，可於保護基板214之上形成間隔材料層(未顯示)。接著，可將間隔材料層圖案化以形成間隔層206。因此，間隔層206可直接接觸保護基板214。後續，可將保護基板214設置於半導體基底200之表面200a上，使得保護基板214與間隔層206在元件區210之上圍繞出空腔212。在一實施例中，空腔212為大抵密閉之空腔。在一實施例中，可選擇性於間隔層206與半導體基底200之間設置黏著層208。例如，黏著層208可預先形成於半導體基底200上之介電層202之上。在將保護基板214設置於半導體基底200上時，間隔層206可接觸黏著層208而與半導體基底200接合。或者，在另一實施例之中，間隔層206可先形成於半導體基底200之上，接著在設置保護基板214之後，間隔層206接合保護基板214，並於元件區210之上圍繞出空腔212。
如第2A圖所示，間隔層206之水平位置可位於元件區210之水平位置與導電墊204之水平位置之間。間隔層206相較於導電墊204，可更接近元件區210。在一實施例之中，間隔層206在半導體基底200之表面200a上的投影不與導電墊204在半導體基底200之表面200a上之投影重疊。
如第2A圖所示，在一實施例中，可於半導體基底200與保護基板214之間設置犧牲支撐層207。類似於間隔層206 之形成方法，犧牲支撐層207可先形成於保護基板214之上，接著將保護基板214設置於半導體基底200之上。或者，在一實施例之中，犧牲支撐層207可先形成於半導體基底200之上，接著將保護基板214設置於半導體基底200之上。
在一實施例之中，在將保護基板214設置於半導體基底200上之前，可先於保護基板214之將朝向半導體基底200之表面上形成間隔層206及犧牲支撐層207。在一實施例中，間隔層206及犧牲支撐層207可同時形成於保護基板214之上。例如，間隔層206及犧牲支撐層207可圖案化自同一材料層而具有相同材質且係同時形成。接著，可將保護基板214設置於半導體基底200之表面200a之上。間隔層206可接觸半導體基底200上之黏著層208而與介電層202接合。應注意的是，在一實施例中，黏著層208僅設置於間隔層206與半導體基底200之間。在犧牲支撐層207與半導體基底200之表面200a之間，不設置任何的黏著層。在一實施例之中，犧牲支撐層207僅接觸半導體基底200上之介電層202，而犧牲支撐層207與介電層202並非彼此黏著。
第7圖顯示本發明一實施例之晶片封裝體製程中之半導體基底的上視圖，其可相應於第2A圖之半導體基底200的上視圖。如第7圖所示，犧牲支撐層207可圍繞間隔層206及元件區210。在一實施例中，半導體基底200上可形成有複數個犧牲支撐層207，其分別圍繞對應的間隔層206及元件區210。第6圖顯示本發明另一實施例之晶片封裝體製程中之半導體基底的上視圖，其可相應於第2A圖之半導體基底200在另一實施 例中之上視圖。如第6圖所示，犧牲支撐層207可進一步橫跨半導體基底200之預定切割道SC而延伸至相鄰的晶粒區之中。犧牲支撐層207之設置有助於使後續的切割製程順利進行，並避免導電墊204受損。
如第2B圖所示，在沿預定切割道SC進行切割製程之前，可以切割刀216對準犧牲支撐層207而切割移除部分的保護基板214及部分的犧牲支撐層207以於預定切割道SC之兩側形成溝槽，例如是溝槽218a及溝槽218b。在一實施例中，於形成溝槽218a之後，以切割刀216切割移除部分的保護基板214及部分的犧牲支撐層207而形成溝槽218b。由於切割保護基板214以形成溝槽218b之過程中，保護基板214可受到下方之犧牲支撐層207的支持，可使保護基板214之震動減少，可有效避免或減少保護基板214受破壞而產生碎片。因此，導電墊204可免於受到破壞。
在切割移除部分的保護基板214及部分的犧牲支撐層207之後，可移除溝槽之間保護基板214而使預定切割道SC兩旁之導電墊204露出。露出的導電墊204可用於與其他導電結構(例如，銲線或導電塊)電性連接。此外，由於犧牲支撐層207與介電層202並非彼此黏著，因此在切割移除部分的保護基板214及部分的犧牲支撐層207之後，犧牲支撐層207的剩餘部分不再穩固地固定於半導體基底200之表面200a之上，使得犧牲支撐層207與半導體基底200可彼此分離。
接著，如第2C圖所示，可沿著預定切割道SC進行切割製程以形成複數個彼此分離之晶片封裝體，其中第2C圖顯 示其中一晶片封裝體。保護基板214之側表面214a可突出於間隔層206之外側表面206b。在一實施例之中，由於先前所進行之切割移除部分的保護基板214及部分的犧牲支撐層207的步驟不包括切割移除間隔層206，因此間隔層206遠離空腔212之外側表面206b為一未經切割面。在一實施例中，外側表面206b上無法發現切割刀之刮痕。在一實施例之中，間隔層206之內側表面206a之粗糙度大抵相同於間隔層206之外側表面206b之粗糙度。在一實施例中，間隔層206之內側表面206a與外側表面206b係彼此平行。
第3圖顯示根據本發明一實施例之晶片封裝體的剖面圖，其中相同或相似之標號用以標示相同或相似之元件。第3圖實施例類似於第2圖之實施例，主要區別在於保護基板214之側表面214a可不突出於間隔層206之外側表面206b而與之共平面。
第4A-4C圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。如第4A圖所示，可以類似於第2圖實施例所述之方法，形成第4A圖所示之結構，主要區別在於犧牲支撐層207可進一步橫跨預定切割道SC，且覆蓋切割道SC兩旁之導電墊204。
第8圖顯示本發明一實施例之晶片封裝體製程中之半導體基底的上視圖，其可相應於第4A圖之半導體基底200的上視圖。如第8圖所示，犧牲支撐層207可圍繞間隔層206及元件區210，並覆蓋導電墊204及預定切割道SC。
接著，如第4B圖所示，可切割移除部分的保護基 板214及部分的犧牲支撐層207以形成至少兩溝槽218a及218b。由於受到犧牲支撐層207之支撐，保護基板214於切割過程之中，可大抵不受損壞。此外，由於犧牲支撐層207覆蓋導電墊204，更能對導電墊204提供保護使之免受損壞。在一實施例之中，由於犧牲支撐層207亦不黏著介電層202及導電墊204，因此在形成溝槽之後，可輕易地移除部分的保護基板214及全部的犧牲支撐層207而使導電墊204露出。
如第4C圖所示，可接著沿預定切割道SC進行切割製程以形成至少一晶片封裝體。保護基板214之側表面214a可突出於間隔層206之外側表面206b。在另一實施例中，如第5圖所示，可透過切割刀之切割位置的調整，使得保護基板214之側表面214a與間隔層206之外側表面206b大抵共平面。
在本發明實施例中，犧牲支撐層之設置大抵不會增加額外的製程(其例如可選擇性於形成間隔層時同時形成)，且可輕易地移除。透過犧牲支撐層之設置，可使晶片封裝製程順利進行，可確保晶片封裝體之品質。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧半導體基底
200a、200b‧‧‧表面
202‧‧‧介電層
204‧‧‧導電墊
206‧‧‧間隔層
206a、206b‧‧‧表面
208‧‧‧黏著層
210‧‧‧元件區
212‧‧‧空腔
214‧‧‧保護基板
214a‧‧‧表面

Claims (21)

  1. 一種晶片封裝體，包括：一半導體基底；一元件區，形成於該半導體基底之中；至少一導電墊，設置於該半導體基底之一表面上；一保護基板，設置於該半導體基底之該表面上；以及一間隔層，設置於該半導體基底之該表面與該保護基板之間，其中該保護基板及該間隔層於該元件區之上圍繞出一空腔，且該間隔層具有遠離該空腔之一外側表面，該間隔層之該外側面為一未經切割面。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該間隔層具有鄰近該空腔之一內側表面，其中該間隔層之該內側表面的表面粗糙度大抵相同於該間隔層之該外側表面的表面粗糙度。
  3. 如申請專利範圍第2項所述之晶片封裝體，其中該間隔層之該內側表面與該外側表面係彼此平行。
  4. 如申請專利範圍第1項所述之晶片封裝體，其中該保護基板之一側表面突出於該間隔層之該外側表面。
  5. 如申請專利範圍第1項所述之晶片封裝體，其中該間隔層相較於該至少一導電墊更接近該元件區。
  6. 如申請專利範圍第1項所述之晶片封裝體，其中該間隔層在該半導體基底之該表面上的投影不與該導電墊在該半導體基底之該表面上的投影重疊。
  7. 如申請專利範圍第1項所述之晶片封裝體，其中該間隔層直接接觸該保護基板。
  8. 如申請專利範圍第1項所述之晶片封裝體，其中該保護基板為一透光基板。
  9. 如申請專利範圍第1項所述之晶片封裝體，其中該空腔為一大抵密閉之空腔。
  10. 如申請專利範圍第1項所述之晶片封裝體，更包括一黏著層，設置於該間隔層與該半導體基底之間。
  11. 一種晶片封裝體的形成方法，包括：提供一半導體基底，其中至少一元件區形成於該半導體基底之中，及至少一導電墊設置於該半導體基底之一表面上；提供一保護基板；於該半導體基底之該表面上或該保護基板上設置一間隔層；於該半導體基底之該表面上或該保護基板上設置一犧牲支撐層；將該保護基板設置於該半導體基底之該表面上，使得該保護基板與該間隔層於該至少一元件區之上圍繞出一空腔；以及切割移除部分的該保護基板及部分的該犧牲支撐層而露出該至少一導電墊。
  12. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括沿著該半導體基底之至少一預定切割道進行一切割製程以形成彼此分離之複數個晶片封裝體。
  13. 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該切割製程係於切割移除部分的該保護基板及部分的該犧牲支撐層而露出該至少一導電墊之步驟之後進行。
  14. 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該犧牲支撐層圍繞該間隔層及該至少一元件區。
  15. 如申請專利範圍第14項所述之晶片封裝體的形成方法，其中該犧牲支撐層橫跨該至少一預定切割道。
  16. 如申請專利範圍第15項所述之晶片封裝體的形成方法，其中該犧牲支撐層覆蓋該至少一導電墊。
  17. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中切割移除部分的該保護基板及部分的該犧牲支撐層而露出該至少一導電墊的步驟不包括切割移除部分的該間隔層。
  18. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中在將該保護基板設置於該半導體基底之該表面上的步驟之前，於該保護基板之上形成該間隔層，且透過一黏著層而將該間隔層接合於該半導體基底之該表面之上。
  19. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中在將該保護基板設置於該半導體基底之該表面上的步驟之前，於該保護基板之上形成該犧牲支撐層，且該犧牲支撐層與該半導體基底之該表面之間不設置有任何的黏著層。
  20. 如申請專利範圍第19項所述之晶片封裝體的形成方法，其中在切割移除部分的該保護基板及部分的該犧牲支撐層的 步驟之後，該犧牲支撐層之剩餘部分不再固定於該半導體基底之該表面上而使該犧牲支撐層與該半導體基底彼此分離。
  21. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該間隔層及該犧牲支撐層係同時形成於該保護基板之上。
TW103106962A 2013-03-07 2014-03-03 晶片封裝體及其形成方法 TWI525763B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361774368P 2013-03-07 2013-03-07

Publications (2)

Publication Number Publication Date
TW201436140A true TW201436140A (zh) 2014-09-16
TWI525763B TWI525763B (zh) 2016-03-11

Family

ID=51467855

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106962A TWI525763B (zh) 2013-03-07 2014-03-03 晶片封裝體及其形成方法

Country Status (3)

Country Link
US (1) US9449897B2 (zh)
CN (1) CN104037135B (zh)
TW (1) TWI525763B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105984839B (zh) * 2015-02-27 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
KR102444235B1 (ko) * 2015-08-13 2022-09-16 삼성전자주식회사 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법
CN107445135B (zh) * 2016-05-31 2020-07-31 上海丽恒光微电子科技有限公司 半导体器件及其封装方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773879A (en) * 1992-02-13 1998-06-30 Mitsubishi Denki Kabushiki Kaisha Cu/Mo/Cu clad mounting for high frequency devices
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
US20020096421A1 (en) * 2000-11-29 2002-07-25 Cohn Michael B. MEMS device with integral packaging
US6778046B2 (en) * 2001-09-17 2004-08-17 Magfusion Inc. Latching micro magnetic relay packages and methods of packaging
JP2004063751A (ja) * 2002-07-29 2004-02-26 Fuji Photo Film Co Ltd 固体撮像素子およびその製造方法
US6953985B2 (en) * 2002-06-12 2005-10-11 Freescale Semiconductor, Inc. Wafer level MEMS packaging
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
US7463125B2 (en) * 2002-09-24 2008-12-09 Maxim Integrated Products, Inc. Microrelays and microrelay fabrication and operating methods
US7247246B2 (en) * 2003-10-20 2007-07-24 Atmel Corporation Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity
US20050184304A1 (en) * 2004-02-25 2005-08-25 Gupta Pavan O. Large cavity wafer-level package for MEMS
US20060099733A1 (en) * 2004-11-09 2006-05-11 Geefay Frank S Semiconductor package and fabrication method
TW200644261A (en) * 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7414310B2 (en) * 2006-02-02 2008-08-19 Stats Chippac Ltd. Waferscale package system
WO2008086537A2 (en) * 2007-01-11 2008-07-17 Analog Devices, Inc. Aluminum based bonding of semiconductor wafers
US20080191334A1 (en) 2007-02-12 2008-08-14 Visera Technologies Company Limited Glass dam structures for imaging devices chip scale package
US7662669B2 (en) * 2007-07-24 2010-02-16 Northrop Grumman Space & Mission Systems Corp. Method of exposing circuit lateral interconnect contacts by wafer saw
US20100084752A1 (en) * 2008-10-08 2010-04-08 Honeywell International Inc. Systems and methods for implementing a wafer level hermetic interface chip
US8571249B2 (en) 2009-05-29 2013-10-29 General Mems Corporation Silicon microphone package
TW201103107A (en) * 2009-07-07 2011-01-16 Jung-Tang Huang Method for packaging micromachined devices
TWI441289B (zh) 2011-02-25 2014-06-11 Xintec Inc 晶片封裝體
CN102738013B (zh) 2011-04-13 2016-04-20 精材科技股份有限公司 晶片封装体及其制作方法
CN103107153B (zh) * 2011-11-15 2016-04-06 精材科技股份有限公司 晶片封装体及其形成方法
US9153528B2 (en) * 2012-05-21 2015-10-06 Xintec Inc. Chip package and method for forming the same
US20130341747A1 (en) * 2012-06-20 2013-12-26 Xintec Inc. Chip package and method for forming the same
US9008139B2 (en) * 2013-06-28 2015-04-14 Jds Uniphase Corporation Structure and method for edge-emitting diode package having deflectors and diffusers

Also Published As

Publication number Publication date
US9449897B2 (en) 2016-09-20
CN104037135B (zh) 2017-09-22
CN104037135A (zh) 2014-09-10
US20140252642A1 (en) 2014-09-11
TWI525763B (zh) 2016-03-11

Similar Documents

Publication Publication Date Title
TWI569400B (zh) 晶片封裝體及其形成方法
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
TWI575779B (zh) 晶片封裝體及其製造方法
TWI529887B (zh) 晶片封裝體及其形成方法
TWI509753B (zh) 晶片封裝體及其形成方法
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US20130341747A1 (en) Chip package and method for forming the same
US9799588B2 (en) Chip package and manufacturing method thereof
TW201227937A (en) Image sensor chip package and method for forming the same
TW201530668A (zh) 半導體裝置及其製造方法
US9024437B2 (en) Chip package and method for forming the same
TWI525763B (zh) 晶片封裝體及其形成方法
US9064950B2 (en) Fabrication method for a chip package
US9034681B2 (en) Chip package and method for forming the same
US8748926B2 (en) Chip package with multiple spacers and method for forming the same
US8508028B2 (en) Chip package and method for forming the same