JP2003332521A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003332521A
JP2003332521A JP2002140824A JP2002140824A JP2003332521A JP 2003332521 A JP2003332521 A JP 2003332521A JP 2002140824 A JP2002140824 A JP 2002140824A JP 2002140824 A JP2002140824 A JP 2002140824A JP 2003332521 A JP2003332521 A JP 2003332521A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
metal wiring
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002140824A
Other languages
English (en)
Other versions
JP3550391B2 (ja
Inventor
Yasufumi Uchida
康文 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002140824A priority Critical patent/JP3550391B2/ja
Priority to US10/234,104 priority patent/US6690089B2/en
Publication of JP2003332521A publication Critical patent/JP2003332521A/ja
Application granted granted Critical
Publication of JP3550391B2 publication Critical patent/JP3550391B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体素子とインナーリードとの組立工程で
のピッチズレを防止することの可能な半導体装置及びそ
の製造方法を提供する。 【解決手段】 半導体装置１００は，所定幅でボンディ
ング電極が形成された第１の半導体素子１０１と，第１
の半導体素子上に備えられ，外部との電気的な入出力を
行うリードフレーム１０５と，リードフレーム上に備え
られ，所定幅の金属配線が形成された基板１１０と，基
板上に備えられ，金属配線と実質的に同一幅のボンディ
ング電極が形成された第２の半導体素子１０２を備えた
ことを特徴とする。基板に具備されている各金属配線
は，基板上に予め形成され固定されているため，組立工
程でのピッチズレなどが発生せず，配列ピッチが一定で
ある。このため，第２の半導体素子上のボンディング電
極との位置ズレが防止でき，はんだボールと金属配線の
確実な接続ができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，１つのパッケージ
に複数の半導体素子を搭載し封止樹脂で封止した，リー
ドフレームタイプのＭＣＰ（マルチチップパッケージ）
と称される半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】図５は，従来のマルチチップパッケージ
タイプの半導体装置３００を示す説明図である。半導体
装置３００において，第１の半導体素子３０１は，エポ
キシ樹脂などからなる半導体素子用接着材３０３によ
り，チップ搭載用パッド３０７及びリードフレーム３０
５のインナーリード部３０５ａに接着されている。また
第１の半導体素子３０１上のボンディング用電極３１２
は，第１の金属ワイヤ３０４ａにより，インナーリード
部３０５ａと接続されている。さらに，第２の半導体素
子３０２は，はんだボール３０８を介してインナーリー
ド部３０５ａに接続されている。第１の半導体素子３０
１，第２の半導体素子３０２，インナーリード部３０５
ａ及び上記各接続部は，モールド樹脂３０６により封止
されている。
【０００３】
【発明が解決しようとする課題】ところで，従来の半導
体装置３００では，下記問題点があった。第２の半導体
素子３０２上のボンディング電極３１３は，概ね８０μ
ｍ〜２００μｍのピッチで配列されている。インナーリ
ード部３０５ａと接続させるためには，インナーリード
部３０５ａの配列ピッチも同様にする必要があるが，そ
のピッチは，概ね１８０μｍ以上である。これは，イン
ナーリード部３０５ａの加工限界のためである。このた
め第２の半導体素子３０２のボンディング用電極３１３
のピッチによっては，搭載できないものが発生し，適用
できる半導体素子に制約があった。すなわち，配列ピッ
チが概ね１８０μｍ以下のボンディング電極３１３を有
する第２の半導体素子３０２は搭載できないという問題
があった。
【０００４】また，インナーリード部３０５ａは，それ
ぞれが分離しているため，組立工程における振動や，組
立装置などとの接触などにより容易に変形する。このた
め，インナーリード部３０５ａの先端ピッチが，搭載す
る第２の半導体素子３０２のボンディング用電極３１３
とズレてしまい，接続できない場合があった。
【０００５】また同様の理由で，インナーリード部３０
５ａが変形した場合，インナーリード部３０５ａの高さ
が不均一となるため，第２の半導体素子３０２の接続不
良が発生する場合があった。すなわち，インナーリード
部３０５ａと第２の半導体素子３０２の間隔に広い部分
と狭い部分が存在することになり，間隔の広い部分にお
いては，はんだボール３０８がインナーリード部３０５
ａに接触せず，接続不良となる場合があった。
【０００６】さらにまた，第１の半導体素子３０１と第
２の半導体素子３０２のボンディング用電極３１２，３
１３は，それぞれ同一のインナーリード部３０５ａに接
続する必要があるため（インナーリード部３０５ａを共
有するため），同一のピンアサインを持つもの，もしく
は全く同一な半導体素子同士の組み合わせしか搭載する
ことができず，製品の適用範囲が限定されていた。
【０００７】本発明は，従来の半導体装置が有する上記
問題点に鑑みてなされたものであり，本発明の主な目的
は，半導体素子とインナーリードとの組立工程でのピッ
チズレを防止して接続不良を防止することができ，その
結果，リフロー実装，及び実装後の外部熱ストレス（温
度変化）に対する接続信頼性を向上させるの可能な，新
規かつ改良された半導体装置及びその製造方法を提供す
ることである。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め，本発明によれば，１つのパッケージに複数の半導体
素子を搭載し封止樹脂（１０６）で封止した半導体装置
（１００）において，所定幅でボンディング電極（１１
２）が形成された第１の半導体素子（１０１）と，前記
第１の半導体素子上に備えられ，外部との電気的な入出
力を行うリードフレーム（１０５）と，前記リードフレ
ーム上に備えられ，所定幅の金属配線（１０９）が形成
された基板（１１０）と，前記基板上に備えられ，前記
金属配線と実質的に同一幅のボンディング電極（１１
３）が形成された第２の半導体素子と，前記第２の半導
体素子に形成されたボンディング電極（１１３）と前記
基板上に形成された金属配線とを電気的に接続するはん
だボール（１０８）と，前記第１の半導体素子に形成さ
れたボンディング電極と前記リードフレームとを電気的
に接続する第１の金属ワイヤ（１０４ａ）と，前記基板
に形成された金属配線と前記リードフレームとを電気的
に接続する第２の金属ワイヤ（１０４ｂ）と，を備えた
ことを特徴とする，半導体装置が提供される。
【０００９】（第１の実施の形態の効果）かかる構成に
よれば，基板に具備されている各金属配線は，基板上に
予め形成され固定されているため，組立工程でのピッチ
ズレなどが発生せず，配列ピッチが一定である。このた
め，第２の半導体素子上のボンディング電極との位置ズ
レが防止でき，はんだボールと金属配線の確実な接続が
できる。
【００１０】同様の理由により，基板に具備されている
各金属配線の高さは一定となるため，はんだボールと金
属配線の間隔は一定となり，接続不良が防止できる。
【００１１】さらにまた，第２の半導体素子と基板との
確実な接合が実現するため，半導体装置のリフロー実
装，及び実装後の外部熱ストレス（温度変化）に対する
接続信頼性が向上する。
【００１２】また，前記基板（１１０）上に形成された
前記金属配線（１０９）の内側に，前記封止樹脂を流入
するための樹脂流入用枠（１１３）を形成するようにし
てもよい。かかる構成によれば，基板に樹脂流入用枠が
設けられているため，第１の半導体素子と及び第２の半
導体素子間にモールド樹脂を容易に充填することができ
る。これにより，第１の半導体素子及び第２の半導体素
子間の充填に，これらの周囲を封止するモールド樹脂と
同一材料を使用できる。同一樹脂であるため，線膨張係
数の違いによる熱応力の発生を抑えることができ，従来
構造と同等の耐はんだ耐熱性を確保することができる。
【００１３】また，第１の金属ワイヤ（１０４ａ）を，
第２の金属ワイヤ（１０４ｂ）よりも内側に形成するよ
うにしてもよい。
【００１４】また，前記金属配線（１０９）は，前記基
板の第２の半導体素子（１０２）搭載面にのみ形成する
ようにしてもよい。
【００１５】また，本発明によれば，１つのパッケージ
に複数の半導体素子を搭載し封止樹脂（１０６）で封止
した半導体装置の製造方法において，所定幅の金属配線
（１０９）が形成された複数の基板（１１０）を基板ブ
ロック（１１６）に形成する第１工程と，前記基板ブロ
ック（１１６）の各基板（１１０）の上面に，前記金属
配線と実質的に同一幅のボンディング電極（１１３）が
形成された第２の半導体素子（１０２）を搭載する第２
工程と，前記基板ブロック（１１６）の下面にフィルム
状の基板用接着材（１１）を貼付する第３工程と，前記
基板ブロック（１１６）の各基板（１１０）を個片化す
る第４工程と，第１の半導体素子上に，外部との電気的
な入出力を行うリードフレーム（１０５）を搭載する第
５工程と，前記リードフレーム上に，前記個片化された
基板（１１０）を搭載する第６工程と，前記基板（１１
０）の金属配線（１０９）と，前記リードフレーム（１
０５）とを電気的に接続する第６工程と，を含むことを
特徴とする，半導体装置の製造方法が提供される。
【００１６】かかる製造方法によれば，本発明の半導体
装置（１００）を容易に製造することが可能である。
【００１７】また，前記第１工程における前記基板（１
１０）上に形成された前記金属配線（１０９）の内側，
及び，前記第３工程におけるフィルム状の基板用接着材
（１１）に，前記封止樹脂を流入するための樹脂流入用
枠（１１３）が形成されているものを用いれば，本発明
の他の半導体装置（２００）を容易に製造することが可
能である。
【００１８】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかる半導体装置及びその製造方法の好適な実
施の形態について詳細に説明する。なお，本明細書及び
図面において，実質的に同一の機能構成を有する構成要
素については，同一の符号を付することにより重複説明
を省略する。
【００１９】（第１の実施の形態）図１は，本実施の形
態にかかる半導体装置１００を示す説明図である。半導
体装置１００において，第１の半導体素子１０１は，エ
ポキシ樹脂などからなる半導体素子用接着材１０３によ
りチップ搭載用パッド１０７，及びリードフレーム１０
５のインナーリード部１０５ａに接着されている。第１
の半導体素子１０１上のボンディング用電極１１２と，
インナーリード部１０５ａは，第１の金属ワイヤ１０４
ａにより接続されている。この第１の金属ワイヤ１０４
ａは，上記従来技術で説明した図５の金属ワイヤ３０４
に相当する構成要素である。
【００２０】本実施の形態は，以下の構造に特徴を有す
る。ガラスエポキシ樹脂などからなる基板１１０は，エ
ポキシ樹脂やポリイミド樹脂からなる基板用接着剤１１
１により，インナーリード部１０５ａに接着されてい
る。第２の半導体素子１０２は，はんだボール１０８を
介して，基板１１０に具備された金属配線１０９に接続
されている。ここで，金属配線１０９の接合部における
配線ピッチは，第２の半導体素子１０２のボンディング
電極１１３と実質的に同一である。さらに，基板１１０
に具備された金属配線１０９は，第２の金属ワイヤ１０
４ｂにより，インナーリード部１０５ａに接続されてい
る。
【００２１】第１の半導体素子１０１，第２の半導体素
子１０２，インナーリード部１０５ａ及び上記各接続部
は，モールド樹脂１０６により封止されている。
【００２２】（第１の実施の形態の効果）以上説明した
ように，本実施の形態によれば，以下の効果が得られ
る。基板１１０に具備されている各金属配線１０９は，
基板１１０上に予め形成され固定されているため，組立
工程でのピッチズレなどが発生せず，配列ピッチが一定
である。このため，第２の半導体素子１０２上のボンデ
ィング電極１１３との位置ズレが防止でき，はんだボー
ル１０８と金属配線１０９の確実な接続ができる。
【００２３】同様の理由により，基板１１０に具備され
ている各金属配線１０９の高さは一定となるため，はん
だボール１０８と金属配線１０９の間隔は一定となり，
接続不良が防止できる。
【００２４】上述のように，第２の半導体素子１０２と
基板１１０との確実な接合が実現するため，半導体装置
のリフロー実装，及び実装後の外部熱ストレス（温度変
化）に対する接続信頼性が向上する。
【００２５】（第２の実施の形態）図２は，本実施の形
態にかかる半導体装置２００の説明図であり，（Ａ）は
断面図であり，（Ｂ）は平面図であり，（Ｃ）は（Ｂ）
のＡ−Ａ断面図である。本実施の形態は，第１の実施の
形態で示した半導体装置１００を応用したものであり，
基板の構造に特徴を有するものである。
【００２６】半導体装置２００において，基板２１０上
には，はんだボール搭載用パッド１０９ａ，及びワイヤ
ボンディング用パッド１０９ｂが設けられており，これ
らは金属配線パターン１０９ｃにより結線されている。
【００２７】はんだボール搭載用パッド１０９ａの大き
さは，直径概ね７０〜１８０μｍ程度であり，ピッチは
概ね８０〜２００μｍ程度で配置されている。ワイヤボ
ンディング用パッド１０９ｂは，幅概ね１００μｍ，長
さ概ね２００〜３００μｍ程度の楕円である。配線パタ
ーン１０９ｃ上には，図２（Ｃ）に示したように，モー
ルド樹脂１０６との密着性を確保するため，レジスト１
１４がコーティングされている。また，上記金属配線１
０９は，基板２１０の片側（Ａ−Ａ断面図における，上
側）にのみ具備されている。
【００２８】基板２１０における，はんだボール搭載用
パッド１０９ａの内側には，樹脂流入用枠１１３が設け
られている。
【００２９】他の構成要素については，上記第１の実施
の形態にかかる半導体装置１００の構成要素と実質的に
同一であるため，重複説明を省略する。
【００３０】（第２の実施の形態の効果）以上説明した
ように，本実施の形態によれば，基板２１０に樹脂流入
用枠１１３が設けられているため，モールド樹脂１０６
を樹脂流入経路１１５より充填することができる。これ
により，第１の半導体素子１０１及び第２の半導体素子
１０２間の充填に，これらの周囲を封止するモールド樹
脂と同一材料を使用できる。同一樹脂であるため，線膨
張係数の違いによる熱応力の発生を抑えることができ，
従来構造と同等の耐はんだ耐熱性を確保することができ
る。
【００３１】（第３の実施の形態）図３は，本実施の形
態にかかる半導体装置の製造方法を示す説明図である。
本実施の形態では，第２の実施の形態で示した半導体装
置２００の製造方法について，図３〜図４を参照しなが
ら説明する。
【００３２】＜図３（Ａ）＞基板ブロック１１６に，予
め樹脂流入枠１１３を具備した基板２１０を形成する。
なお，このような樹脂流入枠を具備しない基板を用いれ
ば，第１の実施の形態で示した半導体装置１００を製造
することも可能である。
【００３３】＜図３（Ｂ）＞基板ブロック１１６のそれ
ぞれの基板２１０上におけるはんだボール用パッド１０
９ｂに，第２の半導体素子１０２をはんだボール１０８
を介して一括でフリップチップ実装する。以上により，
各基板２１０上に第２の半導体素子１０２が搭載された
基板ブロック１１６が完成する。
【００３４】＜図３（Ｃ）＞樹脂流入用枠１１３の位置
に予め穴を有するフィルム状の基板用接着剤１１１を，
基板ブロック１１６における第２の半導体素子１０２搭
載面とは逆の面に貼り付ける。ここで，基板用接着剤１
１１は，ポリイミド樹脂や，エポキシ樹脂よりなる。な
お，図３（Ａ）の工程で，樹脂流入枠を具備しない基板
を用いた場合には，このような穴を有しないフィルム状
の基板用接着剤を用いることとなる。
【００３５】以下に，基板用接着剤１１１の貼り付けの
方法を詳細に説明する。たとえば，基板用接着材１１１
として日立化成株式会社製の熱可塑性ポリイミド樹脂フ
ィルム「ＤＦ‐４００」を使用した例を説明する。テフ
ロン（登録商標）加工などを施したヒータテーブル１２
４を，おおよそ１００〜１８０℃に加熱し，基板用接着
材１１１を敷く。その上方に，基板ブロック１１６を位
置決めさせながら設置する。１〜２分程度の放置によ
り，基板用接着剤１１１は基板ブロック１１６に接着さ
れる。次に基板ブロック１１６をヒータテーブル１２４
より持ち上げることにより，基板用接着材１１１付の基
板ブロック１１６が完成する。ここで，ヒータテーブル
１２４はテフロン加工などを施されているため，基板用
接着材１１１は，ヒータテーブル１２４に残ることはな
い。
【００３６】＜図３（Ｄ）＞基板用接着材１１１を具備
した基板ブロック１１６の，基板用接着材１１１面をマ
ウントテープ１１９に接着する。ここで，マウントテー
プ１１９は，ウェハリング１１７に固定されている。ま
た，マウントテープ１１９の基板ブロック１１６搭載面
には，接着剤が塗布されている。たとえば，リンテック
株式会社製のＤ‐６７５のような紫外線硬化タイプのも
のが良い。マウントテープ１１９への搭載後，標準的な
スクライブ工程を利用し，スクライブライン１１８に沿
って各基板２１０ごとに個片化され，第２の半導体素子
１０２を搭載した基板２１０が完成する。
【００３７】次いで，図４を参照しながら，図３（Ｄ）
の後工程について説明する。
【００３８】＜図４（Ｅ）＞標準的な半導体素子用のダ
イスボンダを使用し，突き上げピン１２１により，基板
２１０の樹脂流入用枠１１３の周辺を突き上げ，吸着コ
レット１２０により第２の半導体素子１０２を吸着す
る。
【００３９】＜図４（Ｆ）＞ダイスボンドヒータブロッ
ク１２２上に，下方に予め第１の半導体素子１０１を搭
載しワイヤボンドを完了したリードフレーム１０５を搭
載し，熱圧着により，基板用接着材１１１と，インナー
リード部１０５ａを接着する。ここで，ダイスボンド用
ヒータブロック１２２は，概ね１００℃〜２００℃に加
熱されており，基板用接着材１１１の反応温度に十分な
温度を与えるものとする。
【００４０】＜図４（Ｇ）＞次に，ワイヤボンド工程に
おいて，ワイヤボンドヒータブロック１２３上に，下方
に予め第１の半導体素子１０１を搭載しワイヤボンドを
完了したリードフレーム１０５を搭載し，熱圧着によ
り，基板２１０のワイヤボンディング用パッド１０９ｂ
と，インナーリード部１０５ａを接続する。その後，標
準的なモールド工程により，図２に示した半導体装置２
００が完成する。
【００４１】（第３の実施の形態の効果）以上説明した
ように，本実施の形態によれば，上記第２の実施の形態
にかかる半導体装置２００を容易に製造することが可能
である。なお，樹脂流入枠を具備しない基板及び基板用
接着剤を用いれば，同様の方法により，上記第１の実施
の形態にかかる半導体装置１００を容易に製造すること
が可能である。
【００４２】以上，添付図面を参照しながら本発明にか
かる半導体装置及びその製造方法の好適な実施形態につ
いて説明したが，本発明はかかる例に限定されない。当
業者であれば，特許請求の範囲に記載された技術的思想
の範疇内において各種の変更例または修正例に想到し得
ることは明らかであり，それらについても当然に本発明
の技術的範囲に属するものと了解される。
【００４３】
【発明の効果】以上説明したように，本発明によれば，
基板に具備されている各金属配線は，基板上に予め形成
され固定されているため，組立工程でのピッチズレなど
が発生せず，配列ピッチが一定である。このため，第２
の半導体素子上のボンディング電極との位置ズレが防止
でき，はんだボールと金属配線の確実な接続ができる。
【００４４】同様の理由により，基板に具備されている
各金属配線の高さは一定となるため，はんだボールと金
属配線の間隔は一定となり，接続不良が防止できる。
【００４５】さらにまた，第２の半導体素子と基板との
確実な接合が実現するため，半導体装置のリフロー実
装，及び実装後の外部熱ストレス（温度変化）に対する
接続信頼性が向上する。
【００４６】また，本発明の応用例によれば，第１の半
導体素子及び第２の半導体素子間の充填に，これらの周
囲を封止するモールド樹脂と同一材料を使用できる。同
一樹脂であるため，線膨張係数の違いによる熱応力の発
生を抑えることができ，従来構造と同等の耐はんだ耐熱
性を確保することができる。
【００４７】また，本発明によれば，上記優れた効果を
奏する半導体装置を容易に製造することが可能である。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる半導体装置の説明図
である。
【図２】第２の実施の形態にかかる半導体装置の説明図
であり，（Ａ）は断面図であり，（Ｂ）は平面図であ
り，（Ｃ）は（Ｂ）のＡ−Ａ断面図である。
【図３】第３の実施の形態にかかる半導体装置の製造方
法の説明図である。
【図４】第３の実施の形態にかかる半導体装置の製造方
法の説明図である。
【図５】従来の半導体装置の説明図である。
【符号の説明】
１００，２００ 半導体装置 １０１ 第１の半導体素子 １０２ 第２の半導体素子 １０３ 半導体素子用接着剤 １０４ａ 第１の金属ワイヤ １０４ｂ 第２の金属ワイヤ １０５ リードフレーム １０６ インナーリード部 １０７ チップ搭載パッド １０８ はんだボール １０９ 金属配線 １０９ａ はんだボール搭載用パッド １０９ｂ ワイヤボンディング用パッド １０９ｃ 金属配線パターン １１０，２１０ 基板 １１１ 基板用接着剤 １１２ ボンディング用電極 １１３ ボンディング用電極 １１３ 樹脂流入用枠 １１４ レジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/50 Ｌ Ｗ 25/08 Ｚ 25/07 25/18 Ｆターム(参考） 4M109 AA01 BA01 BA04 CA21 DB16 DB17 FA03 5F044 AA01 AA10 LL01 RR08 RR18 5F061 AA01 BA01 BA04 CA21 DD12 5F067 AA01 AA04 AB03 BB15 BE09 CB06 CC02 CC09 DF01 DF09 DF16 DF20

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 １つのパッケージに複数の半導体素子を
    搭載し封止樹脂で封止した半導体装置において，所定幅
    でボンディング電極が形成された第１の半導体素子と，
    前記第１の半導体素子上に備えられ，外部との電気的な
    入出力を行うリードフレームと，前記リードフレーム上
    に備えられ，所定幅の金属配線が形成された基板と，前
    記基板上に備えられ，前記金属配線と実質的に同一幅の
    ボンディング電極が形成された第２の半導体素子と，前
    記第２の半導体素子に形成されたボンディング電極と前
    記基板上に形成された金属配線とを電気的に接続するは
    んだボールと，前記第１の半導体素子に形成されたボン
    ディング電極と前記リードフレームとを電気的に接続す
    る第１の金属ワイヤと，前記基板に形成された金属配線
    と前記リードフレームとを電気的に接続する第２の金属
    ワイヤと，を備えたことを特徴とする，半導体装置。
  2. 【請求項２】 前記基板上に形成された前記金属配線の
    内側に，前記封止樹脂を流入するための樹脂流入用枠が
    形成されていることを特徴とする，請求項１に記載の半
    導体装置。
  3. 【請求項３】 第１の金属ワイヤは，第２の金属ワイヤ
    よりも内側に形成されることを特徴とする，請求項１ま
    たは２に記載の半導体装置。
  4. 【請求項４】 前記金属配線は，前記基板の第２の半導
    体素子搭載面にのみ形成されていることを特徴とする，
    請求項１，２または３のいずれかに記載の半導体装置。
  5. 【請求項５】 １つのパッケージに複数の半導体素子を
    搭載し封止樹脂で封止した半導体装置の製造方法におい
    て，所定幅の金属配線が形成された複数の基板を基板ブ
    ロックに形成する第１工程と，前記基板ブロックの各基
    板の上面に，前記金属配線と実質的に同一幅のボンディ
    ング電極が形成された第２の半導体素子を搭載する第２
    工程と，前記基板ブロックの下面にフィルム状の基板用
    接着材を貼付する第３工程と，前記基板ブロックの各基
    板を個片化する第４工程と，第１の半導体素子上に，外
    部との電気的な入出力を行うリードフレームを搭載する
    第５工程と，前記リードフレーム上に，前記個片化され
    た基板を搭載する第６工程と，前記基板の金属配線と，
    前記リードフレームとを電気的に接続する第６工程と，
    を含むことを特徴とする，半導体装置の製造方法。
  6. 【請求項６】 前記第１工程における前記基板上に形成
    された前記金属配線の内側，及び，前記第３工程におけ
    るフィルム状の基板用接着材には，前記封止樹脂を流入
    するための樹脂流入用枠が形成されていることを特徴と
    する，請求項５に記載の半導体装置の製造方法。
JP2002140824A 2002-05-15 2002-05-15 半導体装置及びその製造方法 Expired - Lifetime JP3550391B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002140824A JP3550391B2 (ja) 2002-05-15 2002-05-15 半導体装置及びその製造方法
US10/234,104 US6690089B2 (en) 2002-05-15 2002-09-05 Semiconductor device having multi-chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002140824A JP3550391B2 (ja) 2002-05-15 2002-05-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003332521A true JP2003332521A (ja) 2003-11-21
JP3550391B2 JP3550391B2 (ja) 2004-08-04

Family

ID=29416957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002140824A Expired - Lifetime JP3550391B2 (ja) 2002-05-15 2002-05-15 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6690089B2 (ja)
JP (1) JP3550391B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008027994A (ja) * 2006-07-19 2008-02-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7847396B2 (en) 2007-08-23 2010-12-07 Samsung Electronics Co., Ltd. Semiconductor chip stack-type package and method of fabricating the same

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
AU2003298595A1 (en) * 2002-10-08 2004-05-04 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
US7124052B2 (en) * 2004-04-08 2006-10-17 Infineon Technologies Ag Multichip package with clock frequency adjustment
TWI237882B (en) * 2004-05-11 2005-08-11 Via Tech Inc Stacked multi-chip package
US8552551B2 (en) 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050258527A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050269692A1 (en) 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US7253511B2 (en) 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
TWI256091B (en) * 2004-08-02 2006-06-01 Siliconware Precision Industries Co Ltd A semiconductor package having stacked chip package and a method
US7202554B1 (en) * 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
JP5011115B2 (ja) * 2004-10-18 2012-08-29 スタッツ・チップパック・インコーポレイテッド マルチチップリードフレーム半導体パッケージ
CN100521171C (zh) * 2004-10-21 2009-07-29 财团法人工业技术研究院 一种元件的封装接合结构
US7332808B2 (en) * 2005-03-30 2008-02-19 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
WO2006105514A2 (en) 2005-03-31 2006-10-05 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7429787B2 (en) 2005-03-31 2008-09-30 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US20070281397A1 (en) * 2006-05-31 2007-12-06 Wai Yew Lo Method of forming semiconductor packaged device
US7531383B2 (en) 2006-10-31 2009-05-12 Freescale Semiconductor, Inc. Array quad flat no-lead package and method of forming same
KR101489325B1 (ko) 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
TWI378547B (en) * 2007-09-14 2012-12-01 Chipmos Technologies Inc Multi-chip stacked package structure
US7875965B2 (en) 2008-03-18 2011-01-25 Mediatek Inc. Semiconductor chip package
US7834436B2 (en) * 2008-03-18 2010-11-16 Mediatek Inc. Semiconductor chip package
US8018037B2 (en) * 2009-04-16 2011-09-13 Mediatek Inc. Semiconductor chip package
JP5796309B2 (ja) * 2011-03-15 2015-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
US9147600B2 (en) * 2013-01-03 2015-09-29 Infineon Technologies Ag Packages for multiple semiconductor chips

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763188A (en) * 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
JPH0730051A (ja) 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
JP3266815B2 (ja) * 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
SG88741A1 (en) 1998-09-16 2002-05-21 Texas Instr Singapore Pte Ltd Multichip assembly semiconductor
US20020153600A1 (en) * 2001-04-19 2002-10-24 Walton Advanced Electronics Ltd Double sided chip package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008027994A (ja) * 2006-07-19 2008-02-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7847396B2 (en) 2007-08-23 2010-12-07 Samsung Electronics Co., Ltd. Semiconductor chip stack-type package and method of fabricating the same

Also Published As

Publication number Publication date
US20030214023A1 (en) 2003-11-20
JP3550391B2 (ja) 2004-08-04
US6690089B2 (en) 2004-02-10

Similar Documents

Publication Publication Date Title
JP3550391B2 (ja) 半導体装置及びその製造方法
US6221753B1 (en) Flip chip technique for chip assembly
US7413926B2 (en) Methods of making microelectronic packages
US7554205B2 (en) Flip-chip type semiconductor device
US7598121B2 (en) Method of manufacturing a semiconductor device
JP4705748B2 (ja) 半導体装置の製造方法
JP2002368190A (ja) 半導体装置およびその製造方法
JP2001308220A (ja) 半導体パッケージ及びその製造方法
KR19980070074A (ko) 반도체 장치의 제조방법
TW200414471A (en) Semiconductor device and manufacturing method for the same
US8980692B2 (en) Semiconductor device manufacturing method
JPH07245360A (ja) 半導体パッケージおよびその製造方法
JPH08306738A (ja) 半導体装置およびその製造方法
JP3645511B2 (ja) 半導体装置の製造方法
JP2010050262A (ja) 半導体装置及びその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2002110856A (ja) 半導体装置の製造方法
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
JP2000150716A (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP3419398B2 (ja) 半導体装置の製造方法
JP3314142B2 (ja) 半導体パッケージの製造方法
TW502344B (en) Chip scale package structure and its manufacturing method
JP2002368030A (ja) 樹脂封止型半導体装置及びその製造方法
TW432561B (en) Multi-chip module packaging structure
TWI393192B (zh) 晶片封裝結構製程

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040423

R150 Certificate of patent or registration of utility model

Ref document number: 3550391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term