KR100405771B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100405771B1
KR100405771B1 KR10-2000-0036227A KR20000036227A KR100405771B1 KR 100405771 B1 KR100405771 B1 KR 100405771B1 KR 20000036227 A KR20000036227 A KR 20000036227A KR 100405771 B1 KR100405771 B1 KR 100405771B1
Authority
KR
South Korea
Prior art keywords
insulating
insulating film
semiconductor chip
semiconductor
layer
Prior art date
Application number
KR10-2000-0036227A
Other languages
English (en)
Other versions
KR20010049656A (ko
Inventor
마쓰우라요시히로
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20010049656A publication Critical patent/KR20010049656A/ko
Application granted granted Critical
Publication of KR100405771B1 publication Critical patent/KR100405771B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7665—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체칩(2)이 패키지보드(5)에 탑재되기 전에, 절연불량들을 방지하기 위해 반도체칩(2)의 배면상에 절연층(3)이 형성된다. 절연층(3)이, 절연막을 부착함으로써 형성된다면, 절연층(3)은 확실한 전기절연을 위한 소정의 두께를 확보하여 용이하게 형성될 수 있다. 그 위에 절연층(3)이 형성된 반도체칩(2)은 표면배선들(7)을 갖는 패키지보드(5)에 절연접착제(접착층(4))에 의해 고정된다. 반도체칩(2) 및 표면배선들(7)은 절연층(3)에 의해 서로 절연된다. 그러므로, 접착제는 최소 양이 사용될 수 있다. 반도체칩(2)은 증가된 압력하에서 압착되는 것이 가능하기 때문에, 반도체칩(2)은 패키지보드(5)에 확실하게 접착된다. 표면배선들(7)로 인해 패키지보드(5)의 표면상에 존재하는 표면불규칙부들은 접착제로 채워져 덮여져서, 패키지보드(5)의 표면상에 틈새들이 남지 않는다.

Description

반도체장치의 제조방법{Method for manufacturing semiconductor device}
본 발명은 반도체장치 및 그 반도체장치를 제조하는 방법에 관한 것으로, 보다 상세하게는 반도체칩이 그 위에 장착된 반도체장치 및 그 반도체장치를 제조하는 방법에 관한 것이다.
일반적으로, 반도체칩들은, 그것들이 사용되는 환경 및 패키지보드들상에 설치되는 용이성을 고려하여 반도체장치들의 패키지보드들상에 탑재된다. 반도체칩의 다른 크기들 및 그 단자들의 수들을 충족하도록 설계된 이용가능한 다양한 유형들의 패키지들이 있다. 반도체칩들이 많은 단자들을 갖는 경우, 통상 일반적으로 단자들이 패키지의 저면상에 격자패턴으로 배열된 BGA(Ball Grid Array)형의 패키지들 또는 LGA(Land Grid Array)형의 패키지들을 사용한다.
첨부된 도면들 중 도 1은 종래의 반도체장치의 내부구조의 단면을 단편적으로 보여주며, 첨부된 도면들 중 도 2는 종래의 다른 반도체장치의 내부구조의 단면을 단편적으로 보여준다.
도 1에서 보여진 것처럼, "101"로 표시된 일반적인 종래의 반도체장치는, 패키지보드(105)의 표면배선들(107)상에 탑재된 반도체칩(102)을 갖는다. 이 구조에서는, 반도체칩(102)을 표면배선들(107)로부터 절연시키는 것이 필요하다. 납땜레지스트층(103)을 패키지보드(105)의 표면상에 코팅하고, 절연접착층(104)에 의해 반도체칩(102)을 납땜레지스트층(103)에 고정시키는 것이 일반적으로 행해진다 (종래의 제 1구조).
최근의 시도에 의하면, 납땜레지스트가 사용되지는 않으나, 도 2에서 보여진 것처럼, 반도체칩(102)은, 반도체칩(102)이 제자리에 고정되게 하는 절연접착층(104a)에 의해서만 표면배선들(107)로부터 절연된다(종래의 제 2구조).
그러나, 상술한 종래의 구조들은 다음의 문제점들을 안고 있다.
(1) 종래의 제 1구조(도 1)의 문제점들:
근년에, 절연수지테이프가 반도체장치(101)의 크기 및 두께를 줄이기 위하여 패키지보드(105)의 절연기판(106)으로서 자주 사용된다. 그러나, 납땜레지스트층(103)이 형성되는 경우, 절연수지테이프가 절연기판(106)으로서 사용된 패키지보드(105)는, 테이프 자체의 휘어짐(warpage) 및 반도체장치가 조립될 때 겪게 되는 열이력현상(heat hysteresis)으로 인해 뒤틀리거나 휘어지는 경향이 있다. 특히, 절연수지테이프가 넓은 면적을 갖는 긴 직사각형의 형상이라면, 그것의 반송성(feedability)은 휘어짐으로 인하여 크게 감소되어, 반도체장치를 조립하는 것을 어렵게 만든다. 휘어짐 및 다른 어려움들을 방지하려는 시도들은 반도체장치에서 비용상승을 초래하였다.
예를 들면, 패키지보드(105)가 긴 스트립의 형태로 되어있다면, 릴-대-릴공급(feel-to-reel feed)시스템이 패키지보드(105)를 제조공정에 공급하기 위하여 채용될 필요가 있다. 릴-대-릴공급시스템은, 가공되기 전의 패키지보드(105)가 감겨 있고 패키지보드(105)를 감지 않기 위해 가공위치의 선단에 놓이는 공급릴, 및 가공위치로부터의 가공된 테이프를 감기 위해 가공위치 다음에 있는 권취릴(take-up reel)을 갖는다.
긴 직사각형 형상으로 가공된 패키지보드(105)가 제조공정에 공급된다면, 패키지보드(105)를 긴 직사각형 형상으로 가공하기 위한 전용 고정지그(fixing jig)가 필요하다. 패키지보드의 작게 절단된 조각들이 제조공정에 공급되어질 것이지만, 그러한 패키지보드 조각들을 취급하기가 번거롭고, 그것들을 사용한 반도체장치들의 제조효율이 저하된다.
(2) 종래의 제 2구조(도 2)의 문제점들:
종래의 제 2구조는, 반도체칩(102) 및 패키지보드(105a)가 절연접착층(104a)에 의해서만 서로 절연되기 때문에 결함들이 제조공정에서 발생하기 쉽다는 점에서 문제가 있다. 예를 들면, 절연접착층(104a)을 형성하기 위해 공급되는 절연접착제의 양을 엄밀하게 제어하는 것이 어렵기 때문에, 절연접착제의 공급량은 때때로 종종 가변되기 쉽다. 일정한 양의 절연접착제가 공급될 때 조차도, 절연접착층(104a)의 도포된 두께는, 반도체칩(102)이 절연접착층(104a)에 의해 접합되는 경우에 발생하는 약간의 압력차이들로 인해 위치에 따라 달라지는 경향이 있다. 다른 문제는 적용된 접착제가 제 자리에서 밀려나올 수 있다는 것이다. 게다가, 절연접착제가 노즐에 의해 도포된다면, 기포들이 절연접착층(104a)내에 갇히게 되기 쉽다.
그러므로, 본 발명의 목적은 패키지보드상에 형성된 반도체칩 및 표면배선들이 서로 확실하게 절연되는 신뢰성이 높은 반도체장치, 및 그 반도체장치를 제조하는 방법을 제공하는 것이다.
도 1은 종래의 반도체장치의 내부구조의 부분단면도,
도 2는 종래의 다른 반도체장치의 내부구조의 부분단면도,
도 3a는 본 발명의 실시예에 따른 반도체장치의 평면도, 도 3b는 도 3a에서 보여진 반도체장치의 정면도, 및 도 3c는 도 3a에서 보여진 반도체장치의 측면도,
도 4는 도 3a 내지 도 3c에서 보여진 실시예에 따른 반도체장치의 내부구조의 부분단면도,
도 5a 내지 도 5d는 도 3a 내지 도 3c에서 보여진 실시예에 따른 반도체장치를 제조하는 방법을 도시하는 사시도들,
도 6a 내지 도 6e는 도 3a 내지 도 3c에서 보여진 실시예에 따른 반도체장치를 제조하는 방법을 도시하는 단면도들,
도 7a 내지 도 7d는 본 발명의 다른 실시예에 따른 반도체장치를 제조하는 방법을 도시하는 단면도들, 및
도 8은 도 7a 내지 도 7d에서의 실시예에 따른 반도체장치의 내부구조에 대한 부분단면도.
※도면의 주요부분에 대한 부호의 설명
2 : 반도체칩 3 : 절연층
4 : 접착층 5 : 패키지보드
6 : 절연기판 7 : 표면배선
8 : 와이어 9 : 밀봉수지
20 : 적층막 21, 21a : 절연막
22, 22a : 베이스막 26 : 절연접착층
상술한 목적을 달성하기 위하여, 본 발명의 제 1양태에 따라 제공되는 반도체장치는, 배선들이 그것의 적어도 정면상에 배치된 보드; 회로소자들이 적어도 하나의 그 정면상에 배치된 반도체칩; 반도체칩의 배면상에 배치된 절연막; 및 절연막의 정면 및 보드의 정면 간에 배치되어, 절연막 및 보드를 서로 접합시키는 접착층을 포함하며, 절연막 및 접착층의 각각은 에폭시수지, 폴리이미드수지 및 아크릴수지로 이루어진 군으로부터 선택된 적어도 하나의 물질로 만들어진다.본 발명의 제 2양태에 따라 제공되는 반도체장치는, 배선들이 그것의 적어도 정면상에 배치된 보드; 회로소자들이 적어도 하나의 그 정면상에 배치되고, 그 배면은 배선들이 배치된 보드의 영역 위에서 보드를 마주하도록 배열된 반도체칩; 및 보드 및 반도체칩 간에 배치되어 보드 및 반도체칩을 서로 접합시키는 절연막을 포함하며, 절연막은 에폭시수지, 폴리올레핀수지 및 폴리이미드수지로 이루어진 군으로부터 선택된 적어도 하나의 물질로 만들어진다.본 발명의 제 3양태에 따라 제공되는 반도체장치를 제조한 방법은, 절연막을 반도체칩의 배면상에 형성하는 단계들; 및 반도체칩을 접착제로 보드에 접합시키는 단계를 포함하며, 절연막 및 접착제의 각각은 에폭시수지, 폴리이미드수지 및 아크릴수지로 이루어진 군으로부터 선택된 적어도 하나의 물질로 만들어진다.바람직하게는, 제 3양태에 있어서, 절연막을 형성하는 단계는, 그 정면상에 복수개의 반도체칩들을 구성하는 회로소자들을 갖는 반도체웨이퍼의 배면상에 절연막을 형성하는 단계; 및 그 후, 반도체웨이퍼 및 절연막을 개별 반도체칩들로 절단하는 단계를 포함한다.바람직하게는, 제 3양태에 있어서, 절연막을 형성하는 단계는 절연막을 스핀도포공정(spin coating process)에 따라 형성하는 단계를 포함한다.바람직하게는, 제 3양태에 따른 방법은, 절연막이 형성된 이후, 및 반도체웨이퍼 및 절연막이 절단되기 이전에, 개별 반도체칩들을 지지하기 위한 지지층을 절연막상에 형성하는 단계를 더 포함한다.바람직하게는, 제 3양태에서, 절연막을 형성하는 단계는, 절연막 및 베이스층으로서 역할을 하는 절연층을 구비한 적층구조막을, 절연층이 반도체웨이퍼의 배면과 마주한 상태로 반도체웨이퍼의 배면에 부착하는 단계; 반도체웨이퍼 및 절연층을 개별 반도체칩들로 절단하는 단계; 및 그 후, 베이스층을 반도체칩들의 각각의 배면에 접합되어 있는 절연층으로부터 벗겨내는 단계를 포함한다.본 발명의 제 4양태에 따라 제공되는 반도체장치를 제조하는 방법은, 접착절연막을 반도체칩의 배면에 부착하는 단계들; 및 접착절연막으로 반도체칩을 보드에 접합시키는 단계를 포함하며, 절연막은 에폭시수지, 폴리이미드수지 및 아크릴수지로 이루어진 군으로부터 선택된 적어도 하나의 물질로 만들어진다.바람직하게는, 제 4양태에서, 접착절연막을 접착하는 단계는, 절연막 및 베이스층으로서 역할을 하는 절연층을 구비한 적층구조막을, 절연층이 반도체웨이퍼의 배면과 마주한 상태로 반도체웨이퍼의 배면에 부착하는 단계; 반도체웨이퍼 및 절연층을 개별 반도체칩들로 절단하는 단계; 및 그 후, 베이스층을 반도체칩들의 각각의 배면에 접합되어 있는 절연층으로부터 벗겨내는 단계를 포함한다.본 발명의 제 1양태에 따른 반도체장치 및 본 발명의 제 3양태에 따른 제조방법을 더 상세히 후술한다.절연막은 반도체칩의 배면상에 형성된다. 명확히 말하면, 절연막은 반도체웨이퍼의 배면상에 형성된 후에, 반도체웨이퍼 및 절연막은 개별 반도체칩들로 절단된다.절연막은 절연막을 부착시킴으로써 형성될 수 있다. 예를 들면, 절연층 및 베이스층을 구비하는 적층구조로 된 막은 반도체웨이퍼의 배면에 부착된다. 막 자체가 고착도 또는 접착도를 갖는다면, 막은 고착도 및 접착도에 근거하여 반도체웨이퍼의 배면에 부착될 수 있다. 그런 다음, 반도체웨이퍼 및 절연층은 개별 반도체칩들로 절단된다. 절단된 반도체칩들은 베이스층에 의해 제 위치에서 유지되므로, 반도체칩들은 낙하 및 손상으로부터 보호된다. 그후, 베이스층이 반도체칩들의 각각의 배면에 접합되는 절연층으로부터 벗겨진다.다른 대안으로서, 절연막은 스핀도포공정에 따라 수지를 반도체웨이퍼의 배면상에 도포함으로써 형성될 수 있다. 이 대안적인 공정에서, 절단된 반도체칩들을 지지하기 위해 지지층을 절연막상에 형성하는 것이 바람직하다.절연막 또는 절연층은 에폭시수지, 폴리올레핀수지 및 폴리이미드수지로 이루어진 군으로부터 선택된 적어도 하나의 물질로 만들어지는 것이 바람직하다.절연막이 형성된 후, 반도체칩은 접착제로 보드에 접합된다. 접착제 또는 접착층은 에폭시수지, 폴리이미드수지 및 아크릴수지로 이루어진 군으로부터 선택된 적어도 하나의 물질로 만들어지는 것이 바람직하다.그렇게 제조된 반도체장치에서, 절연막이 그 배면상에 있는 반도체칩, 및 배선들이 그 정면상에 있는 보드는 접착제 또는 접착층에 의해 서로 접합된다. 이 구조로, 반도체칩 및 배선들은 절연막에 의해 서로 확실하게 절연된다.본 발명의 제 2양태에 따른 반도체장치 및 본 발명의 제 4양태에 따른 제조방법을 더 상세히 후술한다.절연막은 반도체칩의 배면상에 형성된다. 예를 들면, 절연층 및 베이스층을 구비하는 적층구조로 된 막은 반도체웨이퍼의 배면상에 접착된다. 그런 다음, 반도체웨이퍼 및 절연층은 개별 반도체칩들로 절단된다. 절단된 반도체칩들은 베이스층에 의해 제 위치에서 유지되므로, 반도체칩들은 낙하 및 손상으로부터 보호된다. 그후, 베이스층이 반도체칩들의 각각의 배면에 접합되는 절연층으로부터 벗겨진다.절연막 또는 절연층은 에폭시수지, 폴리올레핀수지 및 폴리이미드수지로 이루어진 군으로부터 선택된 적어도 하나의 물질로 만들어지는 것이 바람직하다.베이스층이 절연막으로부터 벗겨진 후, 반도체칩은 절연막에 의해 보드에 접합된다. 반도체칩은 절연막 자체의 고착도 또는 접착도로 인해 보드에 접합될 수 있다.그렇게 제조된 반도체장치에서, 반도체칩 및 그 정면상에 배선들이 있는 보드는 절연막에 의해 서로 확실하게 절연된다. 반도체칩 및 보드는, 접착제를 도포하지 않고 절연막에 의해 서로 접합되므로, 반도체장치는 저가로 용이하게 생산될 수 있다.본 발명의 상술한 목적 및 다른 목적, 특징들 및 이점들은 본 발명의 바람직한 실시예들의 예들을 도시하는 첨부된 도면들에 근거한 다음의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명의 실시예에 따른 반도체장치 및 이 반도체장치를 제조하는 방법을 도 3a 내지 도 3c, 도 4, 도 5a 내지 도 5d, 및 도 6a 내지 도 6e를 참조하여 설명한다.
간결함을 위하여, 본 발명에 필수적이 않은 몇몇 부분들은 단순화되어 도면에 따라 다르게 보여질 것이다. 예를 들면, 납땜볼들의 수등이 도면에 따라 다르다.
일반적으로 "1"로 표시된 반도체장치는 그 위에 표면배선들(7)을 갖는 패키지보드(5), 표면배선들(7)상에 탑재된 반도체칩(2), 및 표면배선들(7) 및 반도체칩(2)이 서로 절연되게 하는 막을 구비하는 절연층(3)을 포함한다.
먼저, 반도체장치(1)가 도 3a 내지 도 3c 및 도 4를 참조하여 설명된다.
그 표면상에 다수의 다양한 회로소자들 및 단자들(칩단자들)을 갖는 반도체칩(2)은 절연층(3), 접착층(4) 및 와이어들(8)에 의해 패키지보드(5)상에 탑재된다. 명확히 말하면, 반도체칩(2) 및 패키지보드(5)는 그것들간에 개재되는 절연층(3) 및 접착층(4)에 의해 서로 절연되고 서로 기계적으로 결합된다. 반도체칩(2)의 단자들은 와이어들(8)에 의해 표면배선들(7)에 전기적으로 연결된다. 반도체칩(2) 및 와이어들(8)은 손상을 방지하기 위해 밀봉수지(9)에 의해 봉해진다.
반도체장치(1)의 독특한 특징들, 즉 반도체칩(2) 및 패키지보드(5)간의 절연 및 기계적인 접합, 또는 보다 상세하게는 반도체칩(2), 절연층(3), 접착층(4) 및 패키지보드(5) 간의 관계가 후술될 것이다.
상술한 바와 같이, 반도체칩(2)은 그 표면상에 다수의 다양한 회로소자들 및 단자들(칩단자들)을 가지며, 반도체칩(2) 및 패키지보드(5)는 절연층(3) 및 접착층(4)에 의해 서로로부터 절연되고 기계적으로 서로 접합된다.
패키지보드(5)는 그 위의 반도체칩(2)을 지지하는 역할을 하고, 반도체칩(2)에 대한 연결을 위해 사용되는 표면배선들(7)은 패키지보드(5)의 배면(도 4에서 상면)상에 배치된다. 그러므로, 패키지보드(5)의 배면은 표면배선들(7)의 두께에 상응하는 깊이(높이)의 표면불규칙부들(surface irregularities)을 갖는다. 표면배선들(7)은 18㎛의 두께를 갖는 Cu층, 2㎛의 두께를 갖는 Ni층, 및 0.7㎛의 두께를 갖는 Au층을 포함하는 3층구조를 갖는다. 표면배선들(7)은 또한 반도체칩(2)이 탑재된 영역에 배치된다. 다른 회로소자들에 연결하기 위한 외부범프(outer bump)들로서 기능하는 납땜볼들(10)은 패키지보드(5)의 정면(도 4에서 하면)에 장착된다. 표면배선들(7)의 각각은 납땜볼들(10)중의 어느 하나에 연결된다.
절연층(3)은 반도체칩(2) 및 표면배선들(7) 간의 전기절연을 제공하는 역할을 하며, 반도체칩(2)의 배면(도 4에서 하면)에 장착된다. 본 실시예에서, 절연층(3)은 절연막을 포함한다. 반도체칩(2) 및 절연층(3)은 절연층(3)의 고착도 또는 접착도으로 인해 서로 접합된다. 절연층(3) 및 패키지보드(5)는 접착층(4)에 의해 서로 접합된다. 절연층(3)으로서 사용될 수 있는 막은 반도체장치(1)를 제조하는 방법에 대한 다음 설명에서 상세히 설명한다
접착층(4)은 반도체칩(2, 엄밀하게는 절연층(3))을 패키지보드(5)에 접합시켜 반도체칩(2)을 제 위치에서 패키지보드(5)에 고정시키는 역할을 한다. 접착층(4)은 패키지보드(5)의 표면상의 불규칙부들이 채워지거나 덮여지도록 형성된다. 접착층(4)은 표면배선들(7)을 서로 절연시키는데 필요하므로, 접착층(4)은 전기적으로 절연성이 있다. 접착층(4)은, 반도체칩(2) 및 표면배선들(7) 간의 전기적 절연이, 상술한 바와 같이, 절연층(3)에 의해 제공되므로, 어느 특정한 두께로 한정되지는 않는다.
반도체장치(1)를 제조하는 방법을 도 5a 내지 도 5d 및 도 6a 내지 도 6e를 참조하여 설명한다.
반도체장치(1)의 제조방법은 대체로 (1) 반도체칩(2)을 절연층(3)상에 형성하는 공정, 및 (2) 반도체칩(2)을 패키지보드(5)상에 장착하는 공정으로 나누어진다. 이 공정들의 각각을 상세히 후술한다.
(1) 반도체칩(2)을 절연층(3)상에 형성하는 공정(도 5a 내지 도 5d):
절연층(3)은 베이스막(22) 및 절연막(21)을 포함하는 2층 구조를 갖는 적층막(20)으로 이루어진다.
절연막(21)은 최종적으로 절연층(3)으로서의 역할을 할 것이다. 절연막(21)은 상온에서도 접착도가 있고 열을 가함으로써 더 높은 고착도(접착도)를 제공하도록 연화되는 막이다. 절연막(21)은 여러 열가소성 수지들중의 임의의 것으로 된 막, 예를 들면, 폴리이미드계 막(그것에 소망의 첨가제가 혼합된 폴리이미드의 막), 또는 폴리에틸렌 막과 같은 폴리올레핀계 막을 포함할 것이다. 다른 대안으로서, 절연막(21)은 열경화성수지의 막, 예를 들면, 에폭시계 막을 포함하거나, 또는 열가소성수지 및 열경화성수지의 혼합물로 이루어진 막을 포함할 것이다.
베이스막(22)은 반도체웨이퍼로부터 절단된 반도체칩들이 낙하 및 흩어지는 것을 방지하도록 지지하는 역할을 한다. 그러므로, 베이스막(22)은, 반도체칩들이 반도체웨이퍼로부터 절단될 때 절단되지 않도록 하는 소정의 두께를 갖는다. 그러나, 베이스막(22)의 두께는 분할(dicing)장치의 정밀도에 의존하여 결정될 수 있다. 베이스막(22)은, 반도체칩들이 반도체웨이퍼로부터 절단될 때 가해지는 여러 외압들하에서의 파열에 대해 충분한 기계적 강도를 갖는다. 이 실시예에서는, 후술한 바와 같이, 적층막(20, 절연막(21))이 반도체칩(2)에 부착되어 있는 동안에 베이스막(22)을 절연막(21)으로부터 벗겨낼 필요가 있다. 그러므로, 절연막(21) 및 베이스막(22)의 재료들, 표면상태들, 접합상태들은, 절연막(21) 및 반도체칩(2) 간의 접합강도(고착도 또는 접착도)가 절연막(21) 및 베이스막(22) 간의 접착강도보다 더 강하도록 선택된다. 본 실시예에서, 적층막(20)은 린텍주식회사가 제조한 LE-5000(상표명)으로 만들어진다.
반도체칩(2)을 절연층(3)상에 형성하는 공정의 구체적인 단계들을 도 5a 내지 도 5d을 참조하여 후술한다.
반도체웨이퍼(25)는 도 5a에서 보여진 것처럼 적층막(20)의 절연막(21)상에 배치된다. 명확히 말하면, 반도체웨이퍼(25)는, 반도체웨이퍼(25)의 배면, 즉 회로소자들이 위치하지 않은 표면, 즉 도 5a 내지 5d에서의 저면이 절연막(21)과 접촉하여, 공기가 반도체웨이퍼(25) 및 절연막(21) 간에 갇혀 있지 않도록, 절연막(21)상에 배치된다. 절연막(21)은 상온에서 고착도 또는 접착도를 가지므로, 반도체웨이퍼(25)는 절연막(21)에 부착된 상태로 있다. 적층막(20)이 가열되는 동안에 반도체웨이퍼(25)가 절연막(21)상에 위치된다면, 절연막(21)은 더 큰 고착도 또는 접착도를 가지므로, 반도체웨이퍼(25)는 더 확실하게 절연막(21)에 부착된다. 그 후, 적층막(20)은, 도 5b에서 보인 것처럼, 반도체웨이퍼(25)의 형상과 부합하는 형상으로 절단된다.
그런 다음, 반도체웨이퍼(25) 및 적층막(20)의 조립체(assembly)는, 절단톱(dicing saw)으로 도 5에서 보인 것처럼, 개개의 반도체칩들(2)로 절단되어 반도체웨이퍼(25; 도 5a 내지 도 5d에서 상면)에 접착된다. 이 때, 반도체웨이퍼(25) 및 절연막(21)만이 절단되고, 베이스막(22)은 절단되지 않는다. 그러므로, 조립체가 절단되는 때에, 절단된 반도체칩들(2)은, 반도체칩들(2)의 회로소자들을 손상으로부터 보호하기 위해 낙하 및 흩어짐이 방지된다. 반도체웨이퍼(25)는, 회로소자들이 제조된 후에 그 배면쪽이 극도로 얇은 형태로 연마되었기 때문에 최상의 상태로 취급되어야 할 필요가 있다. 예를 들면, 이 실시예의 반도체웨이퍼(25)는 600㎛의 초기두께에서 회로소자들이 제조된 후에 200㎛의 최종두께로 얇아지게 된다. 그러나, 본 실시예에 의하면, 반도체웨이퍼(25)는 적층막(20)이 반도체웨이퍼(25)의 배면에 접착되었기 때문에 전체적인 강성이 증가하고, 그래서 상대적으로 용이하게 취급될 수 있다
그 다음에, 반도체칩들(2)의 각각은 적층막(20)이 벗겨진다. 절연막(21) 및 반도체칩(2) 간의 접합강도가 절연막(21) 및 베이스막(22) 간의 접합강도보다 더 강하므로, 절연막(21)은, 도 5d에서 보인 것처럼, 반도체칩(2)의 배면에 부착된 상태로 남아 있고 베이스막(22)이 벗겨진다. 반도체칩(2)의 배면에 부착된 상태로 남아 있는 절연막(21)은 절연층(3)으로서 역할을 한다.
전술한 방식에서, 절연막(21), 즉, 절연층(3)은 반도체칩(2)의 배면에 부착된다. 그렇게 형성된 절연층(3)은 균일한 두께를 갖는다. 상술한 절연막(21)을 포함하는 절연층(3)이 굳어지지 않은 접착제보다 더 딱딱하므로, 절연층(3)의 두께는 반도체칩(2)을 패키지보드(5)상에 탑재하는 후속 공정에서 가압되는 경우 크게 변경되지 않을 것이다.
(2) 반도체칩(2)을 패키지보드(5)상에 장착하는 공정(도 6a 내지 6e):
표면배선들(7)이 절연기판(6)의 상면상에 형성된 패키지보드(5)가 미리 준비되었다고 가정된다. 표면배선들(7)은 절연되지 않고, 예를들면, 납땜레지스트로 도포되지 않고, 노출된 상태로 있다. 절연기판(6)은 어떠한 절연물질로도 한정되지 않는다.
우선, 접착층(4)으로서의 역할을 할 절연접착제(26)는, 도 6a에서 보인 것처럼, 반도체칩(2)이 장착될 패키지보드(5)의 영역상에 적당한 양으로 적하된다. 그런 다음, 절연층(3)이 그 배면상에 놓인 반도체칩(2)은 절연접착제(6)상에 배치되고, 소정의 압력하에서 그에 대한 가압이 행해진다. 그때 반도체칩(2)은, 도 6b에서 보인 것처럼, 그것들 절연층(3) 및 절연접착제(26, 접착층(4))이 개재되게 패키지보드(5)에 접합된다. 패키지보드(5)의 표면은 표면배선들(7)로 인하여 표면불규칙부들을 가지며, 그 표면불규칙부들은 절연접착제(26)로 채워지거나 도포된다. 절연접착제(26)는 에폭시계 수지, 폴리이미드계 수지, 아크릴수지 또는 그 혼합물을 포함할 수 있다.
반도체칩(2) 및 표면배선들(7) 간의 전기적 절연이 절연층(3)에 의해 제공되므로, 절연접착제(26; 접착층(4))만이 반도체칩(2)을 패키지보드(5)에 기계적으로 접합하는 데 요구된다. 그러므로, 반도체칩(2)을 패키지보드(5)에 접합하기 위해 가해지는 압력 및 절연접착제(26)의 적하량을 엄밀하게 제어할 필요가 없다. 그러나, 반도체칩(2)을 패키지보드(5)에 접합하기 위해 가해진 압력이 상대적으로 높다면, 반도체칩(2)은 패키지보드(5)에 확실하게 접합될 수 있다. 절연층(3)이 굳어지지 않은 접착제들보다 충분히 더 딱딱하기 때문에, 반도체칩(2)에 인가되는 증가된 압력이 절연층(3)을 파괴하거나 절연층(3)을 얇은 구성으로 변형시키지는 않는다. 달리 말하면, 절연층(3)의 두께가 반도체칩(2) 및 표면배선들(7) 간의 전기적 절연을 손상시킬 정도로 지나치게 감소되는 것이 방지된다. 또, 절연접착제(26)가 반도체칩(2) 및 표면배선들(7)을 서로로부터 절연시키는 역할을 하지 않으므로, 절연접착제(26)의 적하량은 반도체칩(2)을 패키지보드(5)에 기계적으로 접합시키는 데 필요한 최소량으로 유지될 수 있다. 결과적으로, 반도체칩(2)이 가압되는 경우에, 절연접착제(26)는 반도체칩(2)의 외부로 밀려나오지 않는다.
그 후, 표면배선들(7)은, 도 6c에서 보인 것처럼, 와이어들(8)에 의해 반도체칩(2)의 단자들에 연결된다. 그런 다음, 반도체칩(2) 및 와이어들(8)은 도 6d에서 보인 것처럼, 밀봉수지(9)로 봉해진다. 마지막으로, 납땜볼들(10)이 패키지보드(5)에 부착됨으로써, 반도체장치(1)를 완성시킨다.
상술한 실시예에 따른 반도체장치(1)는 패키지보드(5)상의 반도체칩(2) 및 표면배선들(7)이 확실하게 서로 절연되기 때문에 매우 신뢰할 만하다. 반도체웨이퍼(25)는 반도체장치(1)의 제조 동안에 용이하게 취급될 수 있다.
다음으로, 본 발명의 다른 실시예에 따른 반도체장치 및 다른 실시예에 따른 반도체장치를 제조하는 방법을 도 7a 내지 도 7d 및 도 8을 참조하여 설명한다.
도 3a 내지 도 3c, 도 4, 도 5a 내지 도 5d, 및 도 6a 내지 도 6e에서 보여진 부분들과 동일한 도 7a 내지 도 7d 및 도 8에서 보여진 부분들은 동일한 참조부호들로 표시되고, 상세히 후술되지는 않는다.
이전 실시예에서, 적층막(20)은 절연층(3)을 반도체칩(2)의 배면상에 제공하기 위해 사용된다. 그러나, 적층막(20)은 필요하지 않을 것이다. 도 7a 내지 도 7d는 반도체장치를 제조하는 방법을 보여주며, 이 방법에 의해 절연층(3)은 적층막(20)을 사용하지 않고 제공된다.
도 7a 내지 도 7d에서 보여진 방법은 서로 분리되는 절연막(21a) 및 베이스막(22a)을 채용한다. 우선, 공급릴(30)로부터 공급되는 절연막(21a)이, 도 7a에서 보여진 것처럼, 반도체웨이퍼(25)의 배면에 접착된다. 절연막(21a)이 롤러(32)에 의해 반도체웨이퍼(25)의 배면에 접착되어 공기가 절연막(21a) 및 반도체웨이퍼(25) 간에 갇혀 남아있는 것을 방지한다. 그런 다음, 절연막(21a)은, 도 7b에서 보인 것처럼, 반도체웨이퍼(25)의 형상과 부합하는 형상으로 절단된다. 베이스막(22a)은 도 7c에서 보인 것처럼 절연막(21a)에 접착된다. 그 후, 베이스막(22a)은, 도 7d에서 보인 것처럼, 반도체웨이퍼(25)의 형상과 일치하는 형상으로 절단된다. 이어서, 조립체는 도 5c 및 5d에서 보여진 것과 동일한 방식으로 절단됨으로써, 절연층(3)이 그 배면상에 배치된 반도체칩(2)이 생성된다. 일반적으로, 수지막은 가열될 때 더 끈끈하거나 접착도가 있게 된다. 그러므로, 절연막(21a) 및 베이스막(22a)은, 반도체웨이퍼(25)가 가열되는 경우에 반도체웨이퍼(25)에 더 확실하게 접착될 수 있다. 상온에서 고착도 또는 접착도가 작은 막이 절연막(21a) 및 베이스막(22a)으로 사용될 수 있다.
다른 대안으로서, 절연층(3)이 스핀도포공정에 의해 반도체칩(2)의 배면상에 형성될 수 있다. 스핀도포공정에서, 반도체칩(2)은 그 배면이 위로 향한 상태로 고속으로 회전되고, 최종적으로 절연층(3)을 형성하는 절연액상수지, 이를테면 폴리이미드는 회전하는 반도체칩(2)의 배면의 중심영역상에 적하된다. 적하된 수지는 원심력하에서 회전하는 반도체칩(2)의 배면상에 균일한 두께의 층으로 흩뿌려진다. 그런 다음, 수지층은 절연층(3)으로 경화된다. 그 후, 굳어질 때 베이스막(22)과 동일한 성질들을 나타내는 액상수지도 베이스막(22)을 형성하는 층을 형성하도록 적하될 수 있다. 반도체칩(2)을 패키지보드(5)상에 탑재하는 상술한 공정은 수지층, 즉, 절연층(3)이 충분히 굳어진 후에 실행될 필요가 있다.
제 1실시예에서, 베이스막(22)을 포함하는 적층막(20)은, 반도체웨이퍼(25)로부터 절단되는 반도체칩(2)들이 낙하 및 흩어지는 것을 보호하도록 지지하기 위해 사용된다. 그러나, 베이스막(22) 또는 베이스막(22)을 형성하는 층이 없어도 되는 것은 아니다. 예를 들면, 절단된 반도체칩들(2)이 낙하하고 흩어지거나, 절단된 반도체칩들(2)이 낙하하고 흩어지는 것을 방지하는 절단장치가 사용된다면, 절연막(21) 또는 절연층(3)만이 반도체웨이퍼(25) 또는 반도체칩(2)의 배면상에 배치될 것이다. 이 경우, 적층막(20)은 절연막(21)만으로 구성된다.
제 1실시예에서, 적층막(20)은 개별 반도체칩(2)들로 아직 절단되지 않은 반도체웨이퍼(25)에 접착된 다음에, 조립체는 개별 반도체칩들(2)로 절단된다. 그러나, 반도체웨이퍼(25)를 개별 반도체칩(2)들로 절단한 다음, 적층막(20)을 사용하여 절연층(3)을 반도체칩(2)들의 각각의 배면상에 형성하는 것 또한 가능하다. 이 대안적인 공정은, 적층막(20)이 개별 반도체칩(2)들로 아직 절단되지 않은 반도체웨이퍼(25)에 접착되는 상술한 공정보다 생산성이 더 낮다.
상술한 실시예들에 있어서, 절연막(21), 즉, 절연층(3)은 절연막(21) 자체의 고착도 또는 접착도로 인해 반도체칩(2)에 접착된다. 그러나, 절연막(21)은 접착제에 의해 반도체칩(2)의 배면에 접착될 수 있다. 그러나, 작업의 용이함 및 신뢰성을 위해, 절연막(21) 자체의 고착도를 사용하여 절연막(21)을 반도체칩(2)에 도포하는 것이 바람직하다
상술한 실시예들에서, 절연층(3) 및 접착층(4) 둘 다는 함께 사용된다. 그러나, 접착층(4)은 없어도 상관없을 수 있다. 반도체칩(2) 및 패키지보드(5)는 절연층(3) 자체의 고착도 또는 접착도에 근거하여 절연층(3)만으로도 서로 접합될 수 있다. 그런 배열은 반도체장치(1)의 비용을 절감시킬 수 있다. 그러나, 접착층(4)의 생략은, 도 8에서 보여진 것처럼, 표면배선들(7)간의 틈들(S), 즉 그것들간의 요부(recess)들을 남길 가능성이 있다. 그 결과, 상술한 대안적인 배열은 반도체장치(1)에 대한 고도의 신뢰성이 요구되지 않은 응용들에서만 바람직하다.
패키지보드(5)가 설명된 실시예들에서 단일의 층을 포함하나, 패키지보드(5)는 배선들이 그 안에 배치된 다층보드를 포함할 수 있다. 패키지보드(5)의 절연기판(6)은 어떤 특정한 절연물질로 한정되는 것은 아니다.
여기서 사용된 용어 "막"은 소정의 두께를 갖는 얇은 부재를 의미하고, "시트", "테이프", "박판"등을 포함하는 개념을 나타낸다.
본 발명의 특징 및 이점들이 앞서의 상세한 설명에서 설명되었지만, 그 개시는 단지 예시하고자 하는 것이며, 변경들은 첨부된 청구항들의 범주내에서 부분들의 배열에서 행해질 수 있다.
상술한 바와 같이, 본 발명에 따른 구조에 의해 반도체장치는 패키지보드상의 반도체칩 및 배선들이 확실하게 서로 절연된다는 점에서 매우 신뢰할 만하고, 반도체칩 및 패키지보드는 절연층 자체의 고착도 또는 접착도에 근거하여 어떠한 접착제 또는 접착층 없이 절연층만으로도 서로 접합될 수 있다. 그런 배열은 반도체장치의 제조비용을 절감시킬 수 있다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 반도체장치를 제조하는 방법에 있어서,
    절연막을 반도체웨이퍼의 배면상에 형성하는 단계;
    상기 반도체웨이퍼를 다이싱하여 각각의 반도체칩으로 분리하는 단계; 및
    보드에 접착제를 적하하여 상기 반도체칩을 보드에 접합시키는 단계를 포함하고,
    상기 절연막은, 굳지 않은 상기 접착제보다는 단단하며,
    상기 절연막 및 상기 접착제의 각각은 에폭시수지, 폴리이미드수지 및 아크릴수지로 이루어진 군으로부터 선택된 적어도 하나의 물질로 만들어지는 반도체장치 제조방법.
  4. 삭제
  5. 제3항에 있어서, 상기 절연막을 형성하는 상기 단계는, 상기 절연막을 스핀도포공정에 따라 형성하는 단계를 포함하는 반도체장치 제조방법.
  6. 제3항에 있어서, 상기 절연막이 형성된 이후 및 상기 반도체웨이퍼 및 상기 절연막이 다이싱되기 이전에, 개별 반도체칩들을 지지하기 위한 지지층을 상기 절연막상에 형성하는 단계를 더 포함하는 반도체장치 제조방법.
  7. 제3항에 있어서, 절연막을 형성하는 상기 단계는,
    상기 절연막 및 베이스층으로서 역할을 하는 절연층을 구비하는 적층구조로 된 막을, 상기 절연층이 반도체웨이퍼의 배면과 마주하게 반도체웨이퍼의 배면에 접착시키는 단계;
    그런 다음, 상기 반도체웨이퍼 및 상기 절연층을 개별 반도체칩들로 절단하는 상기 단계를 수행하고,
    그 후, 상기 베이스층을 상기 반도체칩들의 각각의 배면에 접합되어 있는 상기 절연층으로부터 벗겨내는 단계를 포함하는 반도체장치 제조방법.
  8. 삭제
  9. 삭제
KR10-2000-0036227A 1999-06-29 2000-06-28 반도체장치 및 그 제조방법 KR100405771B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-184474 1999-06-29
JP18447499A JP3344372B2 (ja) 1999-06-29 1999-06-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20010049656A KR20010049656A (ko) 2001-06-15
KR100405771B1 true KR100405771B1 (ko) 2003-11-15

Family

ID=16153808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0036227A KR100405771B1 (ko) 1999-06-29 2000-06-28 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US6849950B1 (ko)
JP (1) JP3344372B2 (ko)
KR (1) KR100405771B1 (ko)
CN (1) CN1144284C (ko)
TW (1) TW525275B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184527B1 (ko) * 2007-06-06 2012-09-19 히다치 가세고교 가부시끼가이샤 감광성 접착제 조성물, 필름상 접착제, 접착 시트, 접착제 패턴의 형성방법, 접착제층 부착 반도체 웨이퍼, 반도체 장치, 및, 반도체 장치의 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP2004165279A (ja) * 2002-11-11 2004-06-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US20080237824A1 (en) * 2006-02-17 2008-10-02 Amkor Technology, Inc. Stacked electronic component package having single-sided film spacer
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
JP2008041885A (ja) * 2006-08-04 2008-02-21 Torex Semiconductor Ltd 半導体装置及び絶縁層の製造方法
KR100924560B1 (ko) * 2008-03-07 2009-11-02 주식회사 하이닉스반도체 반도체 패키지
US20100007007A1 (en) * 2008-07-08 2010-01-14 Samsung Electronics Co., Ltd Semiconductor package
CN102714164B (zh) 2010-01-18 2015-04-01 罗姆股份有限公司 半导体装置和其制造方法
JP6432451B2 (ja) * 2015-06-04 2018-12-05 富士電機株式会社 電子装置
CN105489569B (zh) * 2015-12-24 2020-01-07 合肥矽迈微电子科技有限公司 压力传感器的封装结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01169934A (ja) * 1987-02-09 1989-07-05 Hitachi Ltd 半導体装置の製造方法
JPH06302629A (ja) * 1993-04-19 1994-10-28 Toshiba Chem Corp 半導体素子の取付け方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310550A (ja) * 1986-07-01 1988-01-18 Nippon Paint Co Ltd 半導体素子の封止方法
JPS6469934A (en) 1987-09-10 1989-03-15 Toshiba Corp Fault preventing method of equipment
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
JP3195236B2 (ja) 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
JP3994498B2 (ja) * 1998-01-30 2007-10-17 日立化成工業株式会社 半導体装置の製造方法
JP3408987B2 (ja) * 1999-03-30 2003-05-19 三菱電機株式会社 半導体装置の製造方法及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01169934A (ja) * 1987-02-09 1989-07-05 Hitachi Ltd 半導体装置の製造方法
JPH06302629A (ja) * 1993-04-19 1994-10-28 Toshiba Chem Corp 半導体素子の取付け方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184527B1 (ko) * 2007-06-06 2012-09-19 히다치 가세고교 가부시끼가이샤 감광성 접착제 조성물, 필름상 접착제, 접착 시트, 접착제 패턴의 형성방법, 접착제층 부착 반도체 웨이퍼, 반도체 장치, 및, 반도체 장치의 제조방법

Also Published As

Publication number Publication date
TW525275B (en) 2003-03-21
JP2001015531A (ja) 2001-01-19
US6849950B1 (en) 2005-02-01
KR20010049656A (ko) 2001-06-15
JP3344372B2 (ja) 2002-11-11
CN1279511A (zh) 2001-01-10
CN1144284C (zh) 2004-03-31

Similar Documents

Publication Publication Date Title
US5918113A (en) Process for producing a semiconductor device using anisotropic conductive adhesive
KR100247463B1 (ko) 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
JP2899958B2 (ja) エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US7598121B2 (en) Method of manufacturing a semiconductor device
US7148081B2 (en) Method of manufacturing a semiconductor device
US8253258B2 (en) Semiconductor device with hollow and throughhole and method of manufacturing same
KR100405771B1 (ko) 반도체장치 및 그 제조방법
JPWO2008038345A1 (ja) 半導体装置の製造方法
JPWO2008038345A6 (ja) 半導体装置の製造方法
KR100268505B1 (ko) 캐리어 필름
US6911737B2 (en) Semiconductor device package and method
CN101371354A (zh) 倒装附着且底填充堆叠的半导体装置
US20040171193A1 (en) Semiconductor device and its manufacturing method
US6376916B1 (en) Tape carrier for BGA and semiconductor device using the same
JP3892359B2 (ja) 半導体チップの実装方法
US6867065B2 (en) Method of making a microelectronic assembly
CN101419963A (zh) 晶片-晶片封装体及其制程
CN101086952A (zh) 晶片封装体与用以制造具有胶层的晶片的晶圆处理方法
JPWO2003003445A1 (ja) アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
JP4656766B2 (ja) 半導体装置の製造方法
JPH09116251A (ja) 半導体ベアチップの取付方法および取付構造
KR100365054B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
JP2000012621A (ja) 半導体装置およびその製造方法
JP2001332657A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
N231 Notification of change of applicant
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081024

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee