JP3595323B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3595323B2
JP3595323B2 JP2002339332A JP2002339332A JP3595323B2 JP 3595323 B2 JP3595323 B2 JP 3595323B2 JP 2002339332 A JP2002339332 A JP 2002339332A JP 2002339332 A JP2002339332 A JP 2002339332A JP 3595323 B2 JP3595323 B2 JP 3595323B2
Authority
JP
Japan
Prior art keywords
semiconductor device
main surface
forming
mask
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002339332A
Other languages
English (en)
Other versions
JP2004172542A (ja
Inventor
誠 照井
康雄 田中
高 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002339332A priority Critical patent/JP3595323B2/ja
Priority to US10/717,934 priority patent/US7078265B2/en
Publication of JP2004172542A publication Critical patent/JP2004172542A/ja
Application granted granted Critical
Publication of JP3595323B2 publication Critical patent/JP3595323B2/ja
Priority to US11/471,554 priority patent/US7696009B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関するものである。特に本発明は、改善された熱放射効果を有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
携帯機器の小型化に伴い、携帯機器に搭載される半導体装置の小型化が要求されている。この要求にこたえるため、半導体チップの外形寸法とほぼ同じ外形寸法を有するチップサイズパッケージ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と称される半導体装置が出現している。チップサイズパッケージの一形態としては、ウエハレベルチップサイズパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）もしくはウエハレベルチップスケールパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）と称される半導体装置が存在する。（例えば、特許文献１参照。）以下、このようなパッケージは単にＷＣＳＰとして説明される。
【０００３】
また、携帯機器には、処理すべき信号を高速に処理することが要求されている。この要求にこたえるため、最近では半導体装置に供給されるクロックの周波数は、より高いものとされる傾向にある。クロック周波数が高くなることに伴い、半導体装置内の回路が消費する電力が増加する。また、高集積化による１チップ当たりのトランジスタ数の増加により、トランジスタを流れるトータル電流が増加するため、半導体装置から発生する発熱量も増加する傾向にある。従って、この熱を効率的に半導体装置外部へ放出させる工夫が必要とされる。
【０００４】
半導体装置で生じた熱を効率的に外部へ放出させるためには、放熱フィン、ヒートスプレッター等と称される放熱部品を半導体装置に搭載することが考えられる。しかしながら、このようなアプローチでは、携帯機器内に放熱部品を収容するためのスペースを要するため、携帯機器の小型化に逆行することになる。特に、携帯機器に半導体装置としてＷＣＳＰを採用するメリットが薄れてしまう。
【０００５】
このような課題を克服するため、放熱部品を使用することなく、熱放射率を向上させる技術が提案されている。この提案では、半導体チップの外面に熱放射率を向上させる皮膜を形成している（例えば、特許文献２参照。）。
【０００６】
【特許文献１】
特許第３３１３５４７号
【特許文献２】
特開平１１−６７９９８号
【０００７】
【発明が解決しようとする課題】
しかしながら、上記特許文献２では、熱放射率を向上させる皮膜が、半導体装置を製造する工程のいずれの工程で形成されるのか具体的な開示がない。つまり、半導体装置を製造する際の生産性については何ら考慮されていない。
【０００８】
従って、改善された熱放射効果を有し、より生産性の優れた半導体装置及びその製造方法が望まれていた。
【０００９】
【課題を解決するための手段】
本発明は、上記課題を克服するために考え出されたものである。本願において開示される発明のうち、代表的な半導体装置の概要は以下の通りである。
【００１０】
すなわち、回路素子が形成された第１の主表面と、第１の主表面に実質的に対向する第２の主表面と、第１の主表面と第２の主表面との間の複数の側面とを有する半導体基板と、第１の主表面上部に形成され、回路素子と電気的に接続された複数の外部端子と、第２の主表面上に形成された熱伝導膜と、熱伝導膜上に計制された熱放射膜とを有することを特徴としている。
【００１１】
また、本願において開示される発明のうち、代表的な半導体装置の製造方法の概要は以下の通りである。
【００１２】
すなわち、第１の主表面と、前記第１の主表面に実質的に対向する第２の主表面と、スクライブ領域によって区画された複数の半導体装置形成部を有する半導体ウエハを準備する工程と、前記半導体装置形成部の前記第１の主表面に回路素子を形成する工程と、前記第１の主表面上に封止樹脂を形成する工程と、
前記半導体装置形成部の前記第１の主表面上部に、前記回路素子と電気的に接続され前記封止樹脂の表面から突出する複数の外部端子を形成する工程と、前記第２の主表面上全面に液状の熱放射材料を形成する工程と、前記スクライブ領域を切削し前記各半導体装置形成部を個片化する工程とを有することを特徴としている。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１４】
なお、説明を容易にするため、同様の構成には同様の符号を付与する。また、重複した構成の説明は省略する。
【００１５】
（第１の実施の形態）
図１は本発明の第１の実施の形態の半導体装置１００の表面を示す平面透視図であり、封止樹脂によって封止される前の半導体装置１００を示す平面図である。図２は封止樹脂によって封止された後の半導体装置１００を示す平面図である。図３（Ａ）は図１及び図２の線３−３についての詳細断面図であり、図３（Ｂ）は、裏面３０９を示す平面図である。
【００１６】
本発明の半導体装置１００は、先に説明した通りのＷＣＳＰである。図１及び図２に示されている通り、この半導体装置１００は、半導体基板１０１の外形寸法とほぼ同じ外形寸法を有している。本実施の形態においては、半導体装置１００は、例えば１辺が８ｍｍである略四角形状である。
【００１７】
本発明の半導体装置１００は、半導体基板１０１を有している。半導体基板１０１の表面３０７には、トランジスタ、抵抗、コンデンサ、インダクタ等により構成された図示されていない回路素子（電子回路）が形成されている。半導体基板１０１の表面３０７上には、電子回路と接続された複数の電極パッド１０３が形成されている。
【００１８】
半導体基板の裏面３０９には、熱放射率（熱輻射率）の高い熱放射膜３１１が形成されている。この熱放射膜３１１が半導体基板の裏面３０９に形成されているという点が本実施の形態の特徴点の１つである。
【００１９】
この熱放射膜３１１は、約５マイクロメーター（μｍ）から２００マイクロメータ（μｍ）の範囲の膜厚を有し、かつ高い熱放射率（熱輻射率）を有する。この熱放射膜３１１は高い熱放射率を有するため、半導体基板に形成された電子回路が動作することによって発生する熱を、半導体装置１００の外部へ効率的に放射する機能を有する。高い熱放射率は、外部から与えられた熱を赤外線に変換することで実現される。この熱放射膜３１１として、例えば特開平１０−２７９８４５号公報に記載されているような、セラミックス粉末を含有した塗料を使用することが可能である。
【００２０】
電極パッド１０３の表面の一部を除く半導体基板１０１上には、酸化シリコン等からなる絶縁層３０１が形成されている。絶縁層３０１上にはポリイミド等からなる保護膜３０３が形成されている。この構造により、電極パッド１０３の表面の一部が絶縁層３０１及び保護膜３０３によって規定された開口部によって露出されている。
【００２１】
電極パッド１０３には絶縁層３０１の開口部を介して例えば銅で構成された配線層１０５の一端が接続されている。配線層１０５は電極パッド１０３から柱状電極３０５の下部に至るまで保護膜３０３上に延在している。配線層１０５の他端は柱状電極３０５及び外部端子２０１の下部に配置されるランド部１０７である。このランド部１０７は、電極パッド１０３よりも半導体基板１０１の中央領域に近い位置に配置されている。
【００２２】
この配線層１０５は、外部端子２０１の位置を半導体基板１０１の周辺部から半導体基板１０１の中央領域に実質的にシフトさせる機能を果たす。一般的に、このようなシフトは再配置と称され、故にこのようなシフトを行う配線層は再配置配線もしくは再配線と称される。以下、配線層１０５を再配線１０５と称す。
【００２３】
再配線１０５の一部分であるランド部１０７上には、例えば銅で構成された柱状電極３０５が形成されている。この柱状電極３０５はポスト３０５とも称される。
【００２４】
柱状電極３０５の上部表面を除く半導体基板１０１上には、エポキシ系樹脂からなる封止樹脂２０３が形成されている。
【００２５】
柱状電極３０５の上部表面上には、例えば半田からなる外部端子２０１が形成されている。図２に示されているように、複数の外部端子２０１は、半導体基板１０１上方に規則的に配置されている。図２に示された半導体装置１００では、外部端子２０１が２列に配置されている。
【００２６】
次に、図４及び図５を参照して、本発明の第１の実施の形態の半導体装置１００の製造方法を説明する。
【００２７】
図４は、半導体基板１０１を構成する半導体ウエハ４００の裏面３０９を示す平面図である。図５は、本発明の第１の実施の形態の半導体装置１００の製造方法を示すプロセスフロー図であり、概略断面図で示されている。説明を容易にするため、図５では、一部の構成の図示が省略されている。例えば、図５では、電極パッド１０３が図示されていない。また、例えば、図５の柱状電極３０５及び外部端子２０１の数は、図３の柱状電極３０５及び外部端子２０１の数と一致していない。
【００２８】
まず、図４に示すように、半導体基板１０１を構成する半導体ウエハ４００を準備する。半導体ウエハ４００には、複数の半導体装置形成領域４０１が複数のスクライブライン４０３（スクライブ領域４０３）によって定義されている。（複数の半導体装置形成領域４０１は、複数のスクライブ領域４０３によって互いに離間している。）この半導体装置形成領域４０１は、半導体装置１００が形成される領域である。
【００２９】
次に図５に示すように、半導体ウエハ４０１（半導体基板１０１）の表面３０７（第１の主表面）上に、例えば、先に説明した特許文献１（特許第３３１３５４７号）に記載されたようなプロセスに従って、絶縁層３０１、保護膜３０３、再配線１０５、柱状電極３０５及び封止樹脂２０３が形成される（図５（Ａ））。
【００３０】
次に、熱放射膜３１１が半導体ウエハ４００の裏面３０９（第２の主表面）上に形成される。熱放射膜３１１は液状であるため、スプレー塗布法又は印刷法等により、半導体ウエハ４００の裏面３０９上全面に容易に塗布することができる。続いて、半導体ウエハ４００に所定の温度を与え、液状の熱放射膜３１１を乾燥させて固形化させる（図５（Ｂ））。
【００３１】
このように、図３に示された半導体装置１００を得るために、未だ個片化されていない半導体ウエハ４００の状態で、熱放射膜３１１を半導体ウエハ４００の裏面３０９上に形成することが、本実施の形態の特徴点の１つである。
【００３２】
次に、柱状電極３０５上に外部端子２０１が形成される（図５（Ｃ））。なお、外部端子２０１は、各半導体装置が個片化される前であれば、例えば、図５（Ａ）の工程において柱状電極３０５上に形成されていても良い。
【００３３】
その後、半導体ウエハ４００が、ダイシングブレード５０１によって、スクライブライン４０３に沿って切削され、複数の半導体装置１００が得られる（図５（Ｄ））。
【００３４】
この図５（Ｄ）の工程においては、半導体ウエハ４００が１つのダイシングブレード５０１を使用して切削されることが説明されている。しかし、本実施の形態では、下記のような変形例も考えられる。
【００３５】
まず、第１の条件で熱放射膜３１１を切削し、その後、第１の条件とは異なる第２の条件で半導体基板１０１の裏面３０９から封止樹脂２０３の表面までを切削する。ここで、上記条件とは、例えばダイシングブレードの回転数やダイシングブレードの硬度である。このように、切削する対象に適合した条件で対象物を切削することにより、ダイシングブレードを交換する期間を延ばすことが可能となる。
【００３６】
以上説明した本実施の形態によるメリットは以下の点である。
【００３７】
半導体基板１０１の裏面３０９上に、高い熱放射輻射率を有する放熱用膜３１１を設けたので、表面３０７に形成された電子回路（能動回路）が動作する際に発生する熱が、放熱用膜３１１から効率的に外部へ放射される。この作用により、ＷＣＳＰの熱抵抗を５パーセント（％）〜２０パーセント（％）低減させることができる。従って、より消費電力が大きい回路をＷＣＳＰに搭載することができる。また、熱抵抗が低減されるため、チップサイズのさらなる縮小化や、回路の高集積化が可能となる。また、放熱フィン、ヒートスプレッター等と称される放熱部品が不要となるため、半導体装置の小型化が可能となる。
【００３８】
本実施の形態における半導体装置の製造方法は、放熱フィン、ヒートスプレッター等と称される放熱部品を搭載するための特別な工程が不要である。つまり、熱放射膜３１１は、既存のＷＣＳＰの製造プロセスと同様な製造プロセスで形成することができる。従って、半導体装置の製造コストを殆ど上昇させることなく、薄型、軽重量というＷＣＳＰの特徴を維持したまま熱抵抗を減少させることができる。特に、図５（Ｂ）で示された工程のように、熱放射膜３１１は、半導体装置１００が個片化される前の半導体ウエハ４００の状態で、一括して形成することができる。つまり、熱放射膜３１１は、複数の半導体装置１００毎に個別に形成するものではない。従って、熱放射膜３１１が搭載された半導体装置１００を製造する効率（すなわち、生産性）を向上させることができる。
【００３９】
（第２の実施の形態）
次に本発明の半導体装置の第２の実施の形態について図面を参照して以下に説明する。
【００４０】
図６（Ａ）は、本発明の第２の実施の形態の半導体装置６００を示す概略断面図であり、図６（Ｂ）は、半導体装置６００の裏面３０９を示す平面図である。
【００４１】
第２の実施の形態と第１の実施の形態との差異は、熱放射膜６１１の構成である。その他の構成については、実質的に同様であるので詳細な説明は省略されている。
【００４２】
図６に示されているように、半導体基板１０１の裏面３０９には、熱放射率（熱輻射率）の高い熱放射膜６１１が形成されている。この熱放射膜６１１が半導体基板１０１の裏面３０９に形成されているという点が本実施の形態の特徴点の１つである。
【００４３】
この熱放射膜６１１は、約５マイクロメーター（μｍ）から２００マイクロメータ（μｍ）の範囲の膜厚を有し、かつ高い熱放射率（熱輻射率）を有する。さらに、熱放射膜６１１には、黒色顔料が含まれている。
【００４４】
この放射膜６１１は高い熱放射率を有するため、半導体基板に形成された電子回路が動作することによって発生する熱を、半導体装置６００の外部へ効率的に放射する機能を有する。さらに、熱放射膜６１１には、熱放射率が高い黒色顔料が含まれているため、上記熱の放射作用がより活性化される。すなわち、本実施の形態では、黒色が白色よりも熱を放射する効率が良いという性質が利用されている。第１の実施の形態のように、熱放射膜として、例えば特開平１０−２７９８４５号公報に記載されているような、黒色顔料を含まないセラミックス粉末を含有した塗料を使用した場合、その色は白色に近い色である。よって、本実施の形態の方が第１の実施の形態よりも、より高い熱放射効果が期待できる。なお、本明細書において、“黒色顔料が含まれた熱放射膜”とは、黒色顔料が含まれた膜が、黒色顔料が含まれていない熱放射膜の表面上に形成されている構成をも含むことを意味する。
【００４５】
熱放射膜６１１は、半導体装置６００が個片化される前の半導体ウエハ４００の状態で、一括して形成することができる。つまり、熱放射膜６１１は、複数の半導体装置６００毎に個別に形成するものではない。従って、熱放射膜６１１が搭載された半導体装置６００を製造する効率（すなわち、生産性）を向上させることができる。
【００４６】
（第３の実施の形態）
次に本発明の半導体装置の第３の実施の形態について図面を参照して以下に説明する。
【００４７】
図７（Ａ）は、本発明の第３の実施の形態の半導体装置７００を示す概略断面図であり、図７（Ｂ）は、半導体装置７００の裏面３０９を示す平面図である。
【００４８】
第３の実施の形態と第１の実施の形態との差異は、半導体基板１０１の裏面３０９の構造である。その他の構成については、実質的に同様であるので詳細な説明は省略されている。
【００４９】
ＷＣＳＰでは、半導体基板１０１の表面３０７と裏面３０９との間の距離と、半導体基板１０１の表面３０７から外部端子２０１の表面までの距離とのバランスを保つため、及び薄型化のために、半導体基板１０１の裏面３０９は所定の厚さだけ研削されている。この研削は、２回の研削工程によって実行されている。まず、粗さ＃３２５の第１のダイヤモンド砥石を使用して粗い研削が行われ、その後、粗さ＃２０００の第２のダイヤモンド砥石を使用して細かい研削が行われる。
【００５０】
本実施の形態では、上記２回目の研削が、第２のダイヤモンド砥石の粗さよりも粗い粗さ＃１２００のダイヤモンド砥石を使用して実行される。その結果、
半導体基板１０１の裏面３０９の粗さが、通常のＷＣＳＰの裏面３０９の粗さよりも粗くなっている。従って、半導体基板１０１の裏面３０９の表面積がより増加されている。
【００５１】
この表面積が増加された裏面３０９上に、熱放射膜３１１が形成されているという点が本実施の形態の特徴点の１つである。
【００５２】
この熱放射膜３１１は、約５マイクロメーター（μｍ）から２００マイクロメータ（μｍ）の範囲の膜厚を有し、かつ高い熱放射率（熱輻射率）を有するという点は、第１の実施の形態と同様である。
【００５３】
この熱放射膜３１１は高い熱放射率を有するため、半導体基板に形成された電子回路が動作することによって発生する熱を、半導体装置７００の外部へ効率的に放射する機能を有する。さらに、熱放射膜３１１が形成される面の表面積が増加するため、その上に形成される熱放射膜３１１の表面積もより増加する。その結果、熱放射に寄与する面積が増加するため、熱放射効果をより活性化させることができる。
【００５４】
また、半導体基板１０１の粗い裏面３０９及び熱放射膜３１１は、半導体装置７００が個片化される前の半導体ウエハ４００の状態で、一括して形成することができる。つまり、粗い裏面３０９及び熱放射膜３１１は、複数の半導体装置７００毎に個別に形成するものではない。従って、熱放射膜３１１が搭載された半導体装置１００を製造する効率（すなわち、生産性）を向上させることができる。
【００５５】
（第４の実施の形態）
次に本発明の半導体装置の第４の実施の形態について図面を参照して以下に説明する。
【００５６】
図８（Ａ）は、本発明の第４の実施の形態の半導体装置８００を示す概略断面図であり、図８（Ｂ）は、半導体装置８００の裏面３０９を示す平面図である。
【００５７】
第４の実施の形態と第１の実施の形態との差異は、半導体基板１０１の裏面３０９と熱放射膜３１１との間に、熱伝導膜８１１を設けた点である。その他の構成については、実質的に同様であるので詳細な説明は省略されている。
【００５８】
図８に示されているように、半導体基板１０１の裏面３０９には、熱伝導率の高い熱伝導膜８１１が形成されている。この熱伝導膜８１１は、例えば金属膜であるアルミニウムが使用され、スパッタリング技術を使用して約２μメーター（μｍ）程度の膜厚で形成される。アルミニウムの熱伝導率は２２９Ｗ／ｍＫであり、シリコンの熱伝導率１５０Ｗ／ｍＫ及びモールド樹脂の熱伝導率０．７０Ｗ／ｍＫよりも大きい。このような熱伝導率の大きい熱伝導膜８１１上に熱放射膜３１１が形成されている。熱伝導膜８１１は、アルミニウムに限らず、例えば銅で構成されていても良い。銅は、例えば、蒸着法、スパッタリング技術を使用して形成することができる。
【００５９】
本実施の形態は、高い熱放射率（熱輻射率）を有し、約５マイクロメーター（μｍ）から２００マイクロメータ（μｍ）の範囲の膜厚を有する熱放射膜３１１を具えているという点は、第１の実施の形態と同様である。
【００６０】
本実施の形態では、この熱放射膜３１１と半導体基板１０１の裏面３０９との間に、高い熱伝導率を有する熱伝導膜８１１が設けられている。別の表現を使用して熱伝導膜８１１を説明すれば、熱伝導膜８１１は、電子回路から生じた熱を吸い上げ、その熱を熱放射膜３１１へと伝達するポンプのような機能を有する。従って、電子回路から生じた熱は、効率良く熱放射膜３１１へ伝達される。結果として、半導体装置の熱放射効果をより活性化させることができる。
【００６１】
また、熱伝導膜８１１及び熱放射膜３１１は、半導体装置８００が個片化される前の半導体ウエハ４００の状態で、一括して形成することができる。つまり、熱伝導膜８１１及び熱放射膜３１１は、複数の半導体装置８００毎に個別に形成するものではない。従って、熱放射膜３１１が搭載された半導体装置１００を製造する効率（すなわち、生産性）を向上させることができる。
【００６２】
（第５の実施の形態）
次に本発明の半導体装置の第５の実施の形態について図面を参照して以下に説明する。
【００６３】
図９（Ａ）は、本発明の第５の実施の形態の半導体装置９００を示す概略断面図である。図９（Ｂ）は、本発明の第５の実施の形態の半導体装置９００の裏面３０９示す平面図である。
【００６４】
第５の実施の形態と第１の実施の形態との差異は、熱放射膜３１１の配置である。その他の構成については、実質的に同様であるので詳細な説明は省略されている。
【００６５】
図９に示されているように、熱放射率（熱輻射率）の高い熱放射膜３１１は、半導体基板１０１の裏面３０９であって、周辺領域９０３に囲まれた各中央領域９０１上に形成されている。周辺領域９０３は、上述したようにスクライブライン４０３（スクライブ領域４０３）の近傍に位置する。すなわち、この熱放射膜３１１が、周辺領域９０３を避けて裏面３０９上に形成されているという点が本実施の形態の特徴点の１つである。
【００６６】
この熱放射膜３１１は、約５マイクロメーター（μｍ）から２００マイクロメータ（μｍ）の範囲の膜厚を有し、かつ高い熱放射率（熱輻射率）を有する。この熱放射膜３１１は高い熱放射率を有するため、半導体基板に形成された電子回路が動作することによって発生する熱を、半導体装置９００の外部へ効率的に放射する機能を有する。
【００６７】
次に、図４、図１０及び図１１を参照して、本発明の第５の実施の形態の半導体装置９００の製造方法を説明する。
【００６８】
図１０は、本発明の第５の実施の形態の半導体装置の製造方法を示すプロセスフロー図であり、概略断面図で示されている。説明を容易にするため、図１０では、一部の構成の図示が省略されている。例えば、図１０では、電極パッド１０３が図示されていない。また、例えば、図１０の柱状電極３０５及び外部端子２０１の数は、図９の柱状電極３０５及び外部端子２０１の数と一致していない。図１１は、メタルマスク１１０１を示す平面図である。説明を容易にするため、図１１では、開口部１１０３の数と、図４で示されている半導体装置形成領域４０１の数とが一致していない。
【００６９】
まず、図４に示すように、半導体基板１０１を構成する半導体ウエハ４００を準備する。半導体ウエハ４００には、複数の半導体装置形成領域４０１が複数のスクライブライン４０３（スクライブ領域４０３）によって定義されている。（複数の半導体装置形成領域４０１は、複数のスクライブ領域４０３によって互いに離間している。）この半導体装置形成領域４０１は、半導体装置９００が形成される領域である。
【００７０】
次に図５に示すように、半導体ウエハ４０１（半導体基板１０１）の表面３０７（第１の主表面）上に、例えば、先に説明した特許文献１（特許第３３１３５４７号）に記載されたようなプロセスに従って、絶縁層３０１、保護膜３０３、再配線１０５、柱状電極３０５及び封止樹脂２０３が形成される。
【００７１】
次に、図１１に示されているような複数の開口部１１０３を有するメタルマスク１１０１を準備する。この開口部１１０３の面積は、半導体装置形成領域４０１の面積よりもわずかに小さく設定されている。
【００７２】
次に、メタルマスク１１０１とグリッドライン４０３との位置合わせが、赤外線カメラを使用して実行される。この位置合わせ結果に基づいて、各開口部１１０３が各半導体装置形成領域４０１の中央領域９０１に対面するように、メタルマスク１１０１が半導体ウエハ４００の裏面３０９に配置される。その結果、半導体基板１０１の裏面３０９のうち、スクライブライン４０３上を含む周辺領域９０３がメタルマスク１１０１によってマスキングされる（図１０（Ａ））。
【００７３】
次に、熱放射膜３１１が半導体ウエハ４００の裏面３０９（第２の主表面）上に形成される。熱放射膜３１１は液状であるため、スキージー１００１及びメタルマスク１１０１を使用した印刷法により、半導体ウエハ４００の裏面３０９上に容易に塗布することができる。この時、半導体ウエハ４００の裏面３０９の周辺領域９０３には、メタルマスク１１０１（正確には、開口部１１０３を除くメタルマスク部分）が存在するので、熱放射膜３１１は周辺領域９０３には形成されず、中央領域９０１にのみ形成される。続いて、半導体ウエハ４００に所定の温度を与え、液状の熱放射膜３１１を乾燥させて固形化させる（図１０（Ｂ））。
【００７４】
次に、メタルマスク１１０１を半導体ウエハ４００から除去する（図１０（Ｃ））。
【００７５】
このように、図９に示された半導体装置９００を得るために、未だ個片化されていない半導体ウエハ４００の状態で、熱放射膜３１１を半導体ウエハ４００の裏面３０９のうち、中央領域９０１上に選択的に形成することが、本実施の形態の特徴点の１つである。
【００７６】
次に、柱状電極３０５上に外部端子２０１が形成される（図１０（Ｄ））。なお、外部端子２０１は、各半導体装置が個片化される前であれば、例えば、図１０（Ａ）の工程において柱状電極３０５上に形成されていても良い。
【００７７】
その後、半導体ウエハ４００が、ダイシングブレード５０１によって、スクライブライン４０３に沿って切削され、複数の半導体装置９００が得られる（図１０（Ｅ））。
【００７８】
この図１０（Ｅ）の工程において、熱放射膜３１１は、ダイシングブレード５０１によって切削されることがない。従って、ダイシングブレード５０１の磨耗がより抑えられるため、ダイシングブレードを交換する期間を延ばすことが可能となる。また、熱放射膜３１１を切削する必要がないので、熱放射膜３１１の剥離を抑制することができる。
【００７９】
以上説明した本実施の形態における半導体装置およびその製造方法は、第１の実施の形態で述べたメリットに加えて下記のメリットを得ることができる。
【００８０】
すなわち、グリッドライン４０３及びその近傍の領域には、熱放射膜３１１が形成されない。言い換えると、半導体装置形成領域４０１の中央領域９０１にのみ熱放射膜３１１が選択的に形成される。従って、ダイシングブレードは、熱放射膜３１１を切削することがないので、を交換する期間を延ばすことが可能となり、熱放射膜３１１の剥離を抑制することもできるので、結果として、熱放射膜３１１が搭載された半導体装置９００を製造する効率（すなわち、生産性）を向上させることができる。
【００８１】
（第６の実施の形態）
次に本発明の半導体装置の第６の実施の形態について図面を参照して以下に説明する。本実施の形態は、図９に示された半導体装置９００を製造する他の方法である。
【００８２】
図４、図１１及び図１２を参照して、本発明の第６の実施の形態の半導体装置９００の製造方法を説明する。
【００８３】
図１２は、本発明の第６の実施の形態の半導体装置の製造方法を示すプロセスフロー図であり、概略断面図で示されている。説明を容易にするため、図１２も前述のプロセスフロー図と同様に、一部の構成の図示が省略されている。
まず、図４に示すように、半導体基板１０１を構成する半導体ウエハ４００を準備する。半導体ウエハ４００には、複数の半導体装置形成領域４０１が複数のスクライブライン４０３（スクライブ領域４０３）によって定義されている。（複数の半導体装置形成領域４０１は、複数のスクライブ領域４０３によって互いに離間している。）この半導体装置形成領域４０１は、半導体装置９００が形成される領域である。
【００８４】
次に、半導体ウエハ４０１（半導体基板１０１）の表面３０７（第１の主表面）上に、例えば、先に説明した特許文献１（特許第３３１３５４７号）に記載されたようなプロセスに従って、絶縁層３０１、保護膜３０３、再配線１０５、柱状電極３０５及び封止樹脂２０３が形成される。次に、半導体基板１０１の裏面３０９のうち、スクライブライン４０３上を含む周辺領域９０３に、フォトリソグラフィ技術を使用して、フォトレジスト１２０１が選択的に形成される。この周辺領域９０３は、半導体装置形成領域４０１の複数の中央領域９０１を囲っているため、フォトレジスト１２０１は、複数の中央領域９０１を囲うように形成される（図１２（Ａ））。
【００８５】
次に、図１１に示されているような複数の開口部１１０３を有するメタルマスク１１０１を準備する。この開口部１１０３の面積は、半導体装置形成領域４０１の面積よりもわずかに小さく設定されている。
【００８６】
次に、メタルマスク１１０１とグリッドライン４０３との位置合わせが、赤外線カメラを使用して実行される。この位置合わせ結果に基づいて、各開口部１１０３が各半導体装置形成領域４０１の中央領域９０１に対面するように、メタルマスク１１０１が半導体ウエハ４００の裏面３０９に配置される。その結果、半導体基板１０１の裏面３０９のうち、スクライブライン４０３上を含む周辺領域９０３がメタルマスク１１０１によってマスキングされる（図１２（Ｂ））。
【００８７】
この図１２（Ｂ）の工程以前の工程において、周辺領域９０３には既にフォトレジスト１２０１が形成されている。このフォトレジスト１２０１は、ウエハプロセスのフォトリソグラフィ技術を使用して形成されるため、周辺領域９０３上に極めて正確に形成される。従って、スクライブライン４０３の位置と、メタルマスク１１０１の位置との位置合わせ精度は、それほど高くなくても良い。これは、メタルマスク１１０１の耐久性を確保する事が困難である場合に非常に有効であることを意味する。このように、熱放射膜３１１を中央領域９０１に選択的に形成するためのマスクを形成する方法として、フォトリソグラフィ技術を使用することが、本実施の形態の特徴点の１つである。
【００８８】
次に、熱放射膜３１１が半導体ウエハ４００の裏面３０９（第２の主表面）上に形成される。熱放射膜３１１は液状であるため、スキージー１００１及びメタルマスク１１０１を使用した印刷法により、半導体ウエハ４００の裏面３０９上に容易に塗布することができる。この時、半導体ウエハ４００の裏面３０９の周辺領域９０３には、フォトレジスト１２０１、メタルマスク１１０１（正確には、開口部１１０３を除くメタルマスク部分）が存在するので、熱放射膜３１１は周辺領域９０３には形成されず、中央領域９０１にのみ形成される。続いて、半導体ウエハ４００に所定の温度を与え、液状の熱放射膜３１１を乾燥させて固形化させる。
【００８９】
次に、メタルマスク１１０１が半導体ウエハ４００から除去され続いて、フォトレジスト１２０１が溶剤を使用して除去される。その後、柱状電極３０５上に外部端子２０１が形成される（図１２（Ｃ））。なお、外部端子２０１は、各半導体装置が個片化される前であれば、例えば、図１２（Ａ）の工程において柱状電極３０５上に形成されていても良い。
【００９０】
その後、半導体ウエハ４００が、ダイシングブレード５０１によって、スクライブライン４０３に沿って切削され、複数の半導体装置９００が得られる（図１２（Ｄ））。
【００９１】
本実施の形態においては、フォトレジスト１２０１が除去された後に、ダイシングブレード５０１によって半導体ウエハ４００が切削される例が説明されている。しかし、フォトレジスト１２０１の特性（例えば、粘度、膜厚等）によっては、フォトレジスト１２０１を周辺領域９０３に残存させたまま、半導体ウエハ４００が切削されても良い。
【００９２】
以上説明した本実施の形態における半導体装置の製造方法は、第５の実施の形態で述べたメリットに加えて下記のメリットを得ることができる。
【００９３】
すなわち、周辺領域９０３を覆うためのマスク形成方法として、フォトリソグラフィ技術を使用するため、印刷法を使用した熱放射膜３１１形成工程の精度を実質的に向上させることができる。結果として、熱放射膜３１１が搭載された半導体装置９００を製造する効率（すなわち、生産性）を向上させることができる。
【００９４】
（第７の実施の形態）
次に本発明の半導体装置の第７の実施の形態について図面を参照して以下に説明する。本実施の形態は、図９に示された半導体装置９００を製造する他の方法である。
【００９５】
図４、図１３及び図１４を参照して、本発明の第７の実施の形態の半導体装置の製造方法を説明する。
【００９６】
図１３は、本発明の第７の実施の形態の半導体装置の製造方法を示すプロセスフロー図であり、概略断面図で示されている。説明を容易にするため、図１３も前述のプロセスフロー図と同様に、一部の構成の図示が省略されている。
まず、図４に示すように、半導体基板１０１を構成する半導体ウエハ４００を準備する。半導体ウエハ４００には、複数の半導体装置形成領域４０１が複数のスクライブライン４０３（スクライブ領域４０３）によって定義されている。（複数の半導体装置形成領域４０１は、複数のスクライブ領域４０３によって互いに離間している。）この半導体装置形成領域４０１は、半導体装置９００が形成される領域である。
【００９７】
次に、半導体ウエハ４０１（半導体基板１０１）の表面３０７（第１の主表面）上に、例えば、先に説明した特許文献１（特許第３３１３５４７号）に記載されたようなプロセスに従って、絶縁層３０１、保護膜３０３、再配線１０５、柱状電極３０５及び封止樹脂２０３が形成される。次に、半導体基板１０１の裏面３０９のうち、スクライブライン４０３上を含む周辺領域９０３に、フォトリソグラフィ技術を使用して、フォトレジスト１２０１が選択的に形成される。この周辺領域９０３は、半導体装置形成領域４０１の複数の中央領域９０１を囲っているため、フォトレジスト１２０１は、複数の中央領域９０１を囲うように形成される（図１３（Ａ））。
【００９８】
次に、図１４に示されているような開口部１４０３を有するメタルマスク１４０１を準備する。この開口部１４０３の面積は、半導体ウエハ４００の面積よりもわずかに小さく設定されている。すなわち、開口部１４０３は、半導体ウエハ４００の外形よりもわずかに内側に位置する。
【００９９】
次に、メタルマスク１４０１の周辺部（開口部１４０３の外側の部分）を半導体ウエハ４００の周辺部上に配置する。これにより、開口部１４０３が複数の半導体装置形成領域４０１上に配置される。その結果、半導体ウエハ４００の裏面３０９のうち、半導体ウエハ４００の周辺領域がメタルマスク１４０１によってマスキングされる（図１２（Ｂ））。
【０１００】
次に、熱放射膜３１１が半導体ウエハ４００の裏面３０９（第２の主表面）上に形成される。熱放射膜３１１は液状であるため、スキージー１００１及びメタルマスク１４０１を使用した印刷法により、半導体ウエハ４００の裏面３０９上に容易に塗布することができる。この時、半導体ウエハ４００の裏面３０９の周辺領域９０３には、フォトレジスト１２０１が存在するので、熱放射膜３１１は周辺領域９０３には形成されず、中央領域９０１にのみ形成される。続いて、半導体ウエハ４００に所定の温度を与え、液状の熱放射膜３１１を乾燥させて固形化させる。
【０１０１】
図１３（Ｂ）の工程において、スキージー１００１の先端をよりフォトレジスト１２０１の表面に近づけることが可能である場合、すなわち熱放射膜３１１の膜厚をより薄く制御することが可能である場合は、メタルマスク１４０１の位置とスクライブライン４０３の位置との位置合わせは実質不要である。なぜなら、メタルマスク１４０１の周辺部と半導体ウエハ４００の周辺領域との位置合わせが実行されれば良いからである。このように、メタルマスク１４０１の位置合わせ精度は大幅に緩和される。
【０１０２】
以上のように、熱放射膜３１１を印刷法を使用して形成する際に、半導体ウエハ４００の周辺領域のみにマスクとして機能する部分が配置されるメタルマスクを使用することが、本実施の形態の特徴点の１つである。
【０１０３】
次に、メタルマスク１４０１が半導体ウエハ４００から除去される。続いて、フォトレジスト１２０１が溶剤を使用して除去される。このとき、フォトレジスト１２０１の表面上には、熱放射膜３１１が残存している可能性がある。しかしながら、その残存量はわずかであり、フォトレジスト１２０１が溶剤によって除去されることを妨げるような量ではない。続いて、柱状電極３０５上に外部端子２０１が形成される（図１３（Ｃ））。なお、外部端子２０１は、各半導体装置が個片化される前であれば、例えば、図１２（Ａ）の工程において柱状電極３０５上に形成されていても良い。
【０１０４】
その後、半導体ウエハ４００が、ダイシングブレード５０１によって、スクライブライン４０３に沿って切削され、複数の半導体装置９００が得られる（図１３（Ｄ））。
【０１０５】
本実施の形態においては、フォトレジスト１２０１が除去された後に、ダイシングブレード５０１によって半導体ウエハ４００が切削される例が説明されている。しかし、フォトレジスト１２０１の特性（例えば、粘度、膜厚等）によっては、フォトレジスト１２０１を周辺領域９０３に残存させたまま、半導体ウエハ４００が切削されても良い。
【０１０６】
以上説明した本実施の形態における半導体装置の製造方法は、第６の実施の形態で述べたメリットに加えて下記のメリットを得ることができる。
【０１０７】
熱放射膜３１１を印刷法を使用して形成する際に、半導体ウエハ４００の周辺領域のみにマスクとして機能する部分が配置されるメタルマスクを使用するので、メタルマスク１４０１の位置合わせ精度は大幅に緩和される。
【０１０８】
結果として、熱放射膜３１１が搭載された半導体装置９００を製造する効率（すなわち、生産性）を向上させることができる。
【０１０９】
（第８の実施の形態）
次に本発明の半導体装置の第８の実施の形態について図面を参照して以下に説明する。本実施の形態は、図９に示された半導体装置９００を製造する他の方法である。
【０１１０】
図４及び図１５を参照して、本発明の第８の実施の形態の半導体装置の製造方法を説明する。
【０１１１】
図１５は、本発明の第８の実施の形態の半導体装置の製造方法を示すプロセスフロー図であり、概略断面図で示されている。説明を容易にするため、図１５も前述のプロセスフロー図と同様に、一部の構成の図示が省略されている。なお、図１５に示された半導体装置９００は、周辺領域９０３上に撥水膜１５０１が残存しているため、正確には、図９に示された半導体装置９００とは一致していない。
【０１１２】
まず、図４に示すように、半導体基板１０１を構成する半導体ウエハ４００を準備する。半導体ウエハ４００には、複数の半導体装置形成領域４０１が複数のスクライブライン４０３（スクライブ領域４０３）によって定義されている。（複数の半導体装置形成領域４０１は、複数のスクライブ領域４０３によって互いに離間している。）この半導体装置形成領域４０１は、半導体装置９００が形成される領域である。
【０１１３】
次に、半導体ウエハ４０１（半導体基板１０１）の表面３０７（第１の主表面）上に、例えば、先に説明した特許文献１（特許第３３１３５４７号）に記載されたようなプロセスに従って、絶縁層３０１、保護膜３０３、再配線１０５、柱状電極３０５及び封止樹脂２０３が形成される。次に、半導体基板１０１の裏面３０９のうち、スクライブライン４０３上を含む周辺領域９０３に、印刷法もしくはスプレー法を使用して、撥水膜１５０１が選択的に形成される。撥水膜１５０１は、例えば、フッ素基を持つ有機薄膜であり、水溶性の材料をはじく機能を有する。
【０１１４】
周辺領域９０３は、半導体装置形成領域４０１の複数の中央領域９０１を囲っているため、撥水膜１５０１は、複数の中央領域９０１を囲うように形成される（図１５（Ａ））。
【０１１５】
次に、熱放射膜３１１が半導体ウエハ４００の裏面３０９（第２の主表面）上に形成される。熱放射膜３１１は液状であるため、印刷法もしくはスプレー法により、半導体ウエハ４００の裏面３０９上に容易に塗布することができる。
【０１１６】
次に、図１６に示されているような複数の開口部１６０３を有するスタンパー１６０１を準備する。開口部１６０３の面積は、半導体装置形成領域４０１の面積よりも小さく設定されている。複数の開口部１６０３間には、表面に撥水処理が施されているスタンプ部１６０５が存在する。
【０１１７】
次に、スタンパー１６０１とグリッドライン４０３との位置合わせが、赤外線カメラを使用して実行される。この位置合わせ結果に基づいて、各開口部１６０３が各半導体装置形成領域４０１の中央領域９０１に対面するように、スタンパー１６０１が半導体ウエハ４００の裏面３０９に配置される。
【０１１８】
この時、撥水処理されたスタンプ部１６０５が、撥水膜１５０１と接触するので、周辺領域９０３上に残存する液状の熱放射膜３１１は、中央領域９０１へとはじかれて押し出される（図１５（Ｂ））。
【０１１９】
以上のように、熱放射膜３１１を中央領域９０１上に選択的に形成するために、撥水処理が施された部材、すなわち撥水膜９０３及び撥水処理が施されたスタンプ部１６０５を有するスタンパー１６０１を使用することが、本実施の形態の特徴点の１つである。
【０１２０】
続いて、スタンパー１６０１を除去し、半導体ウエハ４００に所定の温度を与え、液状の熱放射膜３１１を乾燥させて固形化させる（図１５（Ｃ）。
【０１２１】
続いて、柱状電極３０５上に外部端子２０１が形成される（図１５（Ｄ））。なお、外部端子２０１は、各半導体装置が個片化される前であれば、例えば、図１５（Ａ）の工程において柱状電極３０５上に形成されていても良い。
【０１２２】
その後、半導体ウエハ４００が、ダイシングブレード５０１によって、スクライブライン４０３に沿って切削され、複数の半導体装置９００が得られる（図１５（Ｅ））。
【０１２３】
本実施の形態においては、撥水膜１５０１を周辺領域９０３上に残存させたまま、半導体ウエハ４００が切削される例が説明されている。しかし、撥水膜１５０１の特性（例えば、粘度、膜厚等）によっては、撥水膜１５０１が除去された後に、ダイシングブレード５０１によって半導体ウエハ４００が切削されても良い。
【０１２４】
以上説明した本実施の形態における半導体装置の製造方法は、撥水作用を利用して熱放射膜３１１を形成するため、印刷法を使用して形成する場合に比較して、熱放射膜３１１を形成するための処理時間を短縮させることができる。
【０１２５】
結果として、熱放射膜３１１が搭載された半導体装置９００を製造する効率（すなわち、生産性）を向上させることができる。
【０１２６】
（第９の実施の形態）
次に本発明の半導体装置の第９の実施の形態について図面を参照して以下に説明する。本実施の形態は、図９に示された半導体装置９００を製造する他の方法である。
【０１２７】
図４及び図１７を参照して、本発明の第９の実施の形態の半導体装置の製造方法を説明する。
【０１２８】
図１７は、本発明の第９の実施の形態の半導体装置の製造方法を示すプロセスフロー図であり、概略断面図で示されている。説明を容易にするため、図１７も前述のプロセスフロー図と同様に、一部の構成の図示が省略されている。なお、図１７に示された半導体装置９００は、周辺領域９０３上に撥水膜１５０１が残存しているため、正確には、図９に示された半導体装置９００とは一致していない。
【０１２９】
まず、図４に示すように、半導体基板１０１を構成する半導体ウエハ４００を準備する。半導体ウエハ４００には、複数の半導体装置形成領域４０１が複数のスクライブライン４０３（スクライブ領域４０３）によって定義されている。（複数の半導体装置形成領域４０１は、複数のスクライブ領域４０３によって互いに離間している。）この半導体装置形成領域４０１は、半導体装置９００が形成される領域である。
【０１３０】
次に、半導体ウエハ４０１（半導体基板１０１）の表面３０７（第１の主表面）上に、例えば、先に説明した特許文献１（特許第３３１３５４７号）に記載されたようなプロセスに従って、絶縁層３０１、保護膜３０３、再配線１０５、柱状電極３０５及び封止樹脂２０３が形成される。次に、半導体基板１０１の裏面３０９のうち、スクライブライン４０３上を含む周辺領域９０３に、印刷法もしくはスプレー法を使用して、撥水膜１５０１が選択的に形成される。撥水膜１５０１は、例えば、フッ素基を持つ有機薄膜であり、水溶性の材料をはじく機能を有する。
【０１３１】
周辺領域９０３は、半導体装置形成領域４０１の複数の中央領域９０１を囲っているため、撥水膜１５０１は、複数の中央領域９０１を囲うように形成される（図１７（Ａ））。
【０１３２】
次に、半導体ウエハ４００の表面側に、テープ部材１７０１を貼付する。個のテープ部材１７０１としては、例えば、グラインドテープが使用される。
【０１３３】
次に、テープ部材１７０１が貼付された半導体ウエハ４００が、液状の熱放射膜材料が収容された液槽中に浸漬される。続いて、この半導体ウエハ４００が、液槽から取り出される。その後、半導体ウエハ４００に所定の温度を与え、液状の熱放射膜３１１を乾燥させて固形化させる。
【０１３４】
撥水膜１５０１は高い撥水性を有するので、撥水膜１５０１上の液状の熱放射材料は、半導体ウエハ４００が液槽から取り出される際に、撥水膜１５０１上からはじかれる。従って、この浸漬工程において、熱放射材料は、中央領域９０１上のみに選択的に残存する。その後、浸漬と乾燥とが繰り返し実行され、所望の厚さの熱放射膜３１１が得られる（図１７（Ｂ））。
【０１３５】
以上のように、熱放射膜３１１を中央領域９０１上に選択的に形成するために、液状の熱放射材料中に半導体ウエハ４００を浸漬する浸漬工程を採用することが、本実施の形態の特徴点の１つである。
【０１３６】
次に、半導体ウエハ４００からテープ部材１７０１が除去される。続いて、柱状電極３０５上に外部端子２０１が形成される（図１７（Ｃ））。なお、外部端子２０１は、各半導体装置が個片化される前であれば、例えば、図１７（Ａ）の工程において柱状電極３０５上に形成されていても良い。
【０１３７】
その後、半導体ウエハ４００が、ダイシングブレード５０１によって、スクライブライン４０３に沿って切削され、複数の半導体装置９００が得られる（図１７（Ｄ））。
【０１３８】
本実施の形態においては、撥水膜１５０１を周辺領域９０３上に残存させたまま、半導体ウエハ４００が切削される例が説明されている。しかし、撥水膜１５０１の特性（例えば、粘度、膜厚等）によっては、撥水膜１５０１が除去された後に、ダイシングブレード５０１によって半導体ウエハ４００が切削されても良い。以上説明した本実施の形態における半導体装置の製造方法は、浸漬工程を使用して熱放射膜３１１を形成するため、メタルマスク、スタンパー等の部材が不要で、しかもバッチ処理することが可能である。従って、印刷法を使用して形成する場合に比較して、熱放射膜３１１を形成するための処理時間を短縮させることができる。
【０１３９】
結果として、熱放射膜３１１が搭載された半導体装置９００を製造する効率（すなわち、生産性）を向上させることができる。
【０１４０】
（第１０の実施の形態）
次に本発明の半導体装置の第１０の実施の形態について図面を参照して以下に説明する。
【０１４１】
図１８（Ａ）は、本発明の第１０の実施の形態の半導体装置１８００を示す概略断面図であり、図１８（Ｂ）はその裏面３０９を示す平面図である。
【０１４２】
第１０の実施の形態と第１の実施の形態との差異は、熱放射膜３１１の配置である。その他の構成については、実質的に同様であるので詳細な説明は省略されている。
【０１４３】
図１８に示されているように、半導体基板１０１の裏面３０９及び側面には、熱放射率（熱輻射率）の高い熱放射膜３１１が形成されている。この熱放射膜３１１が半導体基板１０１の裏面３０９に加えて側面にも形成されているという点が本実施の形態の特徴点の１つである。
【０１４４】
この熱放射膜３１１は、約５マイクロメーター（μｍ）から２００マイクロメータ（μｍ）の範囲の膜厚を有し、かつ高い熱放射率（熱輻射率）を有する。
【０１４５】
この放射膜３１１は半導体基板１０１の側面にも形成されている、すなわち放射面積が増加されている。よって、半導体基板に発生した熱は、第１の実施の形態に比較して、より効率的に半導体装置１８００の外部へ放射される。
【０１４６】
次に、図４及び図１９を参照して、本発明の第１０の実施の形態の半導体装置１８００の製造方法を説明する。
【０１４７】
図１９は、本発明の第１０の実施の形態の半導体装置１８００の製造方法を示すプロセスフロー図であり、概略断面図で示されている。説明を容易にするため、図１９も前述のプロセスフロー図と同様に、一部の構成の図示が省略されている。
【０１４８】
まず、図４に示すように、半導体基板１０１を構成する半導体ウエハ４００を準備する。半導体ウエハ４００には、複数の半導体装置形成領域４０１が複数のスクライブライン４０３（スクライブ領域４０３）によって定義されている。（複数の半導体装置形成領域４０１は、複数のスクライブ領域４０３によって互いに離間している。）この半導体装置形成領域４０１は、半導体装置１８００が形成される領域である。
【０１４９】
次に、半導体ウエハ４０１（半導体基板１０１）の表面３０７（第１の主表面）上に、例えば、先に説明した特許文献１（特許第３３１３５４７号）に記載されたようなプロセスに従って、絶縁層３０１、保護膜３０３、再配線１０５、柱状電極３０５及び封止樹脂２０３が形成される（図１９（Ａ））。
【０１５０】
次に、支持部材であるテープ部材１７０１（グラインドテープ）が、半導体ウエハ４００の表面３０７側に貼付され、半導体ウエハ４００がテープ部材１７０１によって支持される。その後、半導体ウエハ４００が、ダイシングブレード５０１によって、スクライブライン４０３に沿って切削され、各半導体基板１０１が個片化される（図１９（Ｂ））。
【０１５１】
次に、テープ部材１７０１が、伸長され（エキスパンドされ）、各半導体基板１０１間の距離が増加される（図１９（Ｃ））。
【０１５２】
次に、液状の熱放射材料が、スプレー塗布法により半導体ウエハ４００の裏面３０９上及び側面上に塗布され、熱放射膜３１１が半導体ウエハ４００の裏面３０９（第２の主表面）上及び側面上に形成される。続いて、半導体ウエハ４００に所定の温度を与え、液状の熱放射膜３１１を乾燥させて固形化させる（図１９（Ｄ））。
【０１５３】
その後、テープ部材１７０１が、半導体ウエハ４００から除去される。続いて、柱状電極３０５上に外部端子２０１が形成され、複数の半導体装置１８００が得られる（図１９（Ｅ））。なお、外部端子２０１は、各半導体装置が個片化される前、すなわち図１９（Ａ）の工程において柱状電極３０５上に形成されていても良い。
【０１５４】
以上説明した本実施の形態によるメリットは以下の点である。
【０１５５】
半導体基板１０１の裏面３０９上に加えて側面上にも、高い熱放射率を有する熱放射膜３１１を設けたので、半導体基板１０１に発生した熱を、第１の実施の形態よりも効率的に外部へ放射させることができる。
【０１５６】
【発明の効果】
本願において開示される発明のうち、代表的な半導体装置によって得られる効果を簡単に説明すると以下の通りである。
【０１５７】
すなわち、本発明の半導体装置によれば、グリッドライン及びその近傍の領域には、熱放射膜が形成されない。言い換えると、半導体装置形成領域の中央領域にのみ熱放射膜が選択的に形成される。従って、ダイシングブレードを交換する期間を延ばすことが可能となり、熱放射膜の剥離を抑制することができるので、結果として、熱放射膜が搭載された半導体装置を製造する効率（すなわち、生産性）を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置１００の表面を示す平面透視図であり、封止樹脂によって封止される前の半導体装置１００を示す平面透視図である。
【図２】本発明の第１の実施の形態の半導体装置１００の表面を示す平面図であり、封止樹脂によって封止された後の半導体装置１００を示す平面図である。
【図３】図３（Ａ）は、図１及び図２の線３−３についての概略断面図であり、図３（Ｂ）は、裏面３０９示す平面図である。
【図４】半導体ウエハ４００の裏面３０９を示す平面図である。
【図５】本発明の第１の実施の形態の半導体装置１００の製造方法を示すプロセスフロー図である。
【図６】図６（Ａ）は、本発明の第２の実施の形態の半導体装置６００を示す概略断面図であり、図６（Ｂ）は、半導体装置６００の裏面３０９を示す平面図である。
【図７】図７（Ａ）は、本発明の第３の実施の形態の半導体装置７００を示す概略断面図であり、図７（Ｂ）は、半導体装置７００の裏面３０９示す平面図である。
【図８】図８（Ａ）は、本発明の第４の実施の形態の半導体装置８００を示す概略断面図であり、図８（Ｂ）は、半導体装置８００の裏面３０９示す平面図である。
【図９】図９（Ａ）は、本発明の第５の実施の形態の半導体装置９００を示す概略断面図であり、図９（Ｂ）は、半導体装置９００の裏面３０９示す平面図である。
【図１０】本発明の第５の実施の形態の半導体装置の製造方法を示すプロセスフロー図である。
【図１１】メタルマスク１１０１を示す平面図である。
【図１２】本発明の第６の実施の形態の半導体装置の製造方法を示すプロセスフロー図である。
【図１３】本発明の第７の実施の形態の半導体装置の製造方法を示すプロセスフロー図である。
【図１４】メタルマスク１４０１を示す平面図である。
【図１５】本発明の第８の実施の形態の半導体装置の製造方法を示すプロセスフロー図である。
【図１６】スタンパー１６０１を示す平面図である。
【図１７】本発明の第９の実施の形態の半導体装置の製造方法を示すプロセ スフロー図である。
【図１８】図１８（Ａ）は、本発明の第１０の実施の形態の半導体装置１８００を示す概略断面図であり、図１８（Ｂ）は、その裏面３０９を示す平面図である。
【図１９】本発明の第１０の実施の形態の半導体装置１８００の製造方法を示すプロセスフロー図である。
【符号の説明】
１００・・・半導体装置
１０１・・・半導体基板
１０３・・・電極パッド
１０５・・・再配線
２０１・・・外部端子
２０３・・・封止樹脂
３０５・・・柱状電極
３０７・・・表面（第１の主表面）
３０９・・・裏面（第２の主表面）
３１１・・・放熱用膜
４０３・・・グリッドライン
５０１・・・ダイシングブレード

Claims (18)

  1. 回路素子が形成された第１の主表面と、前記第１の主表面に実質的に対向する第２の主表面と、前記第１の主表面と前記第２の主表面との間の複数の側面とを有する半導体基板と、
    前記第１の主表面上部に形成され、前記回路素子と電気的に接続された複数の外部端子と、
    前記第２の主表面上に形成された熱伝導膜と
    前記熱伝導膜上に形成された熱放射膜とを有することを特徴とする半導体装置。
  2. 前記熱放射膜にはセラミックスが含有されていることを特徴とする請求項１記載の半導体装置。
  3. 前記熱放射膜には黒色顔料が含有されていることを特徴とする請求項１記載の半導体装置。
  4. 前記第１の主表面上には封止樹脂が形成され、前記外部端子は前記封止樹脂の表面から突出していることを特徴とする請求項１乃至３いずれか記載の半導体装置。
  5. 第１の主表面と、前記第１の主表面に実質的に対向する第２の主表面と、スクライブ領域によって区画された複数の半導体装置形成部を有する半導体ウエハを準備する工程と、
    前記半導体装置形成部の前記第１の主表面に回路素子を形成する工程と、
    前記第１の主表面上に封止樹脂を形成する工程と、
    前記半導体装置形成部の前記第１の主表面上部に、前記回路素子と電気的に接続され前記封止樹脂の表面から突出する複数の外部端子を形成する工程と、
    前記第２の主表面上全面に液状の熱放射材料を形成する工程と、
    前記スクライブ領域を切削し前記各半導体装置形成部を個片化する工程とを有することを特徴とする半導体装置の形成方法。
  6. 前記熱放射材料を形成する工程の前に、前記半導体ウエハの前記第２の主表面を研削する工程を実行することを特徴とする請求項５記載の半導体装置の形成方法。
  7. 前記熱放射材料を形成する工程の前に、前記半導体ウエハの前記第２の主表面上に熱伝導膜を形成する工程を実行することを特徴とする請求項５記載の半導体装置の形成方法。
  8. 前記半導体装置を個片化する工程は、
    前記熱放射材料を第１の条件で切削する工程と、
    前記半導体基板を第２の条件で切削する工程とを有することを特徴とする請求項５記載の半導体装置の形成方法。
  9. 第１の主表面と、前記第１の主表面に実質的に対向する第２の主表面と、スクライブ領域によって区画された複数の半導体装置形成部を有する半導体ウエハを準備する工程と、
    前記半導体装置形成部の前記第１の主表面に回路素子を形成する工程と、
    前記第１の主表面上に封止樹脂を形成する工程と、
    前記半導体装置形成部の前記第１の主表面上部に、前記回路素子と電気的に接続され前記封止樹脂の表面から突出する複数の外部端子を形成する工程と、
    前記スクライブ領域を除く前記半導体ウエハの前記第２の主表面上に液状の熱放射材料を選択的に形成する工程と、
    前記スクライブ領域を切削し前記各半導体装置形成部を個片化する工程とを有することを特徴とする半導体装置の形成方法。
  10. 前記熱放射材料を選択的に形成する工程は、
    前記スクライブ領域上を覆う第１のマスクを形成する工程と、
    前記第１のマスクをマスクとして前記熱放射材料を前記第２の主表面上に塗布する工程とを有することを特徴とする請求項９記載の半導体装置の形成方法。
  11. 前記熱放射材料を塗布する工程の後に、前記第１のマスクを前記スクライブ領域から除去する工程を有することを特徴とする請求項１０記載の半導体装置の形成方法。
  12. 前記第１のマスクを形成する工程の後に、前記スクライブ領域上を覆う第２のマスクを配置する工程を有し、
    前記第１のマスクを前記スクライブ領域から除去する工程の前に、前記第２のマスクを前記スクライブ領域から除去する工程を有することを特徴とする請求項１１記載の半導体装置の形成方法。
  13. 前記第１のマスクを形成する工程の後に、前記半導体ウエハの周辺領域上を覆う第２のマスクを配置する工程を有し、
    前記第１のマスクを前記スクライブ領域から除去する工程の前に、前記第２のマスクを前記半導体ウエハの周辺領域上から除去する工程を有することを特徴とする請求項１１記載の半導体装置の形成方法。
  14. 第１の主表面と、前記第１の主表面に実質的に対向する第２の主表面と、スクライブ領域によって区画された複数の半導体装置形成部を有する半導体ウエハを準備する工程と、
    前記半導体装置形成部の前記第１の主表面に回路素子を形成する工程と、
    前記第１の主表面上に封止樹脂を形成する工程と、
    前記半導体装置形成部の前記第１の主表面上部に、前記回路素子と電気的に接続され前記封止樹脂の表面から突出する複数の外部端子を形成する工程と、
    撥水特性を有する第１のマスクを前記スクライブ領域上に形成する工程と、
    液状の熱放射材料を前記第２の主表面上に塗布する工程と、
    撥水特性を有する第２のマスクを前記第１のマスク上へ配置し、前記熱放射材料を前記半導体装置形成部の前記第２の主表面上へと押し出す工程と、
    前記第２のマスクを前記第１のマスク上から除去する工程と、
    前記第１のマスクが残存した前記スクライブ領域を切削し前記各半導体装置形成部を個片化する工程とを有することを特徴とする半導体装置の形成方法。
  15. 前記第２のマスクを除去する工程の後に、前記第１のマスクを前記スクライブ領域から除去する工程を有することを特徴とする請求項１４記載の半導体装置の形成方法。
  16. 第１の主表面と、前記第１の主表面に実質的に対向する第２の主表面と、スクライブ領域によって区画された複数の半導体装置形成部を有する半導体ウエハを準備する工程と、
    前記半導体装置形成部の前記第１の主表面に回路素子を形成する工程と、
    前記第１の主表面上に封止樹脂を形成する工程と、
    前記半導体装置形成部の前記第１の主表面上部に、前記回路素子と電気的に接続され前記封止樹脂の表面から突出する複数の外部端子を形成する工程と、
    撥水特性を有する第１のマスクを前記スクライブ領域上に形成する工程と、
    前記半導体ウエハを液状の熱放射材料が収容された液槽中に浸す工程と、
    前記半導体ウエハを前記液槽中から取り出す工程と、
    前記スクライブ領域を切削し前記各半導体装置形成部を個片化する工程とを有することを特徴とする半導体装置の形成方法。
  17. 前記半導体ウエハを前記液槽中から取り出す工程の後に、前記第１のマスクを前記スクライブ領域から除去する工程を有することを特徴とする請求項１６記載の半導体装置の形成方法。
  18. 第１の主表面と、前記第１の主表面に実質的に対向する第２の主表面と、スクライブ領域によって区画された複数の半導体装置形成部を有する半導体ウエハを準備する工程と、
    前記半導体装置形成部の前記第１の主表面に回路素子を形成する工程と、
    前記第１の主表面上に封止樹脂を形成する工程と、
    前記半導体装置形成部の前記第１の主表面上部に、前記回路素子と電気的に接続され前記封止樹脂の表面から突出する複数の外部端子を形成する工程と、
    前記半導体ウエハの前記第１の主表面側を支持部材で固定する工程と、
    前記スクライブ領域を切削し前記各半導体装置形成部を互いに離間させる工程と、
    前記各半導体装置形成部の前記第２の主表面上及び側面上に液状の熱放射材料を塗布する工程と、
    前記各半導体装置形成部から前記支持部材を除去する工程とを有することを特徴とする半導体装置の形成方法。
JP2002339332A 2002-11-22 2002-11-22 半導体装置及びその製造方法 Expired - Fee Related JP3595323B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002339332A JP3595323B2 (ja) 2002-11-22 2002-11-22 半導体装置及びその製造方法
US10/717,934 US7078265B2 (en) 2002-11-22 2003-11-21 Method for fabricating a semiconductor device having a heat radiation layer including forming scribe lines and dicing
US11/471,554 US7696009B2 (en) 2002-11-22 2006-06-21 Method for fabricating a semiconductor device having a heat radiation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002339332A JP3595323B2 (ja) 2002-11-22 2002-11-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004172542A JP2004172542A (ja) 2004-06-17
JP3595323B2 true JP3595323B2 (ja) 2004-12-02

Family

ID=32702300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002339332A Expired - Fee Related JP3595323B2 (ja) 2002-11-22 2002-11-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7078265B2 (ja)
JP (1) JP3595323B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595323B2 (ja) * 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法
EP1447844A3 (en) * 2003-02-11 2004-10-06 Axalto S.A. Reinforced semiconductor wafer
JP3947525B2 (ja) * 2003-04-16 2007-07-25 沖電気工業株式会社 半導体装置の放熱構造
US6835673B1 (en) * 2004-04-28 2004-12-28 Mei-Hui Tai Semiconductor impedance thermal film processing process
KR100618543B1 (ko) * 2004-06-15 2006-08-31 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법
JP2006339354A (ja) * 2005-06-01 2006-12-14 Tdk Corp 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法
DE102005053842B4 (de) * 2005-11-09 2008-02-07 Infineon Technologies Ag Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
KR100844630B1 (ko) 2006-03-29 2008-07-07 산요덴키가부시키가이샤 반도체 장치
JP5165207B2 (ja) 2006-03-29 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2008053693A (ja) 2006-07-28 2008-03-06 Sanyo Electric Co Ltd 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP4503046B2 (ja) * 2007-05-30 2010-07-14 株式会社東芝 半導体装置の製造方法
KR101413380B1 (ko) * 2007-08-28 2014-06-30 쓰리엠 이노베이티브 프로퍼티즈 캄파니 반도체 다이의 제조방법, 상기 방법으로 제조된 반도체다이를 포함하는 반도체 소자
US7595226B2 (en) * 2007-08-29 2009-09-29 Freescale Semiconductor, Inc. Method of packaging an integrated circuit die
JP2009099838A (ja) * 2007-10-18 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
JP4787296B2 (ja) * 2008-07-18 2011-10-05 Ｔｄｋ株式会社 半導体内蔵モジュール及びその製造方法
JP5308213B2 (ja) 2009-03-31 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
US8829685B2 (en) 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
US8609467B2 (en) 2009-03-31 2013-12-17 Sanyo Semiconductor Co., Ltd. Lead frame and method for manufacturing circuit device using the same
JP2010093295A (ja) * 2010-01-25 2010-04-22 Rohm Co Ltd 半導体装置
JP2010212724A (ja) * 2010-05-17 2010-09-24 Rohm Co Ltd 半導体装置
JP2012069747A (ja) * 2010-09-24 2012-04-05 Teramikros Inc 半導体装置およびその製造方法
JPWO2012133098A1 (ja) * 2011-03-31 2014-07-28 日本ゼオン株式会社 半導体装置及びその製造方法
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
KR20140009731A (ko) * 2012-07-12 2014-01-23 삼성전자주식회사 방열부를 포함하는 반도체 칩 및 그 반도체 칩 제조 방법
US9230878B2 (en) 2013-04-12 2016-01-05 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit package for heat dissipation
CN104167344B (zh) * 2013-05-17 2017-02-08 中微半导体设备(上海)有限公司 一种等离子体处理腔室及其基台
WO2019021720A1 (ja) 2017-07-24 2019-01-31 株式会社村田製作所 半導体装置及び半導体装置の製造方法
DE102018128748A1 (de) * 2018-11-15 2020-05-20 Infineon Technologies Ag Verfahren zur herstellung einer halbleitervorrichtung mit einerpastenschicht und halbleitervorrichtung
KR102707682B1 (ko) 2020-03-19 2024-09-19 삼성전자주식회사 반도체 모듈
US11264299B1 (en) * 2020-09-03 2022-03-01 Northrop Grumman Systems Corporation Direct write, high conductivity MMIC attach

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300167B1 (en) * 1994-12-12 2001-10-09 Motorola, Inc. Semiconductor device with flame sprayed heat spreading layer and method
JP3313547B2 (ja) 1995-08-30 2002-08-12 沖電気工業株式会社 チップサイズパッケージの製造方法
JPH09275169A (ja) 1996-04-01 1997-10-21 Hitachi Ltd 半導体装置の実装構造体
US5858145A (en) * 1996-10-15 1999-01-12 Sarnoff Corporation Method to control cavity dimensions of fired multilayer circuit boards on a support
JPH10279845A (ja) 1997-03-31 1998-10-20 Nippon Paint Co Ltd 遠赤外線輻射塗料
JPH1167998A (ja) 1997-08-19 1999-03-09 Matsushita Electric Ind Co Ltd Ｃｓｐとｂｇａと半導体装置
US6104596A (en) * 1998-04-21 2000-08-15 Applied Materials, Inc. Apparatus for retaining a subtrate in a semiconductor wafer processing system and a method of fabricating same
RU2190284C2 (ru) * 1998-07-07 2002-09-27 Закрытое акционерное общество "Техно-ТМ" Двусторонний электронный прибор
JP3408987B2 (ja) * 1999-03-30 2003-05-19 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP3447648B2 (ja) 2000-03-06 2003-09-16 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US6326698B1 (en) * 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices
US6717485B2 (en) * 2002-02-19 2004-04-06 Hewlett-Packard Development Company, L.P. Interference signal decoupling using a board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6962834B2 (en) * 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
US6627814B1 (en) * 2002-03-22 2003-09-30 David H. Stark Hermetically sealed micro-device package with window
JP3595323B2 (ja) * 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20040161908A1 (en) 2004-08-19
US7696009B2 (en) 2010-04-13
US20060246625A1 (en) 2006-11-02
JP2004172542A (ja) 2004-06-17
US7078265B2 (en) 2006-07-18

Similar Documents

Publication Publication Date Title
JP3595323B2 (ja) 半導体装置及びその製造方法
US7352063B2 (en) Semiconductor structure that includes a cooling structure formed on a semiconductor surface and method of manufacturing the same
JP4895054B2 (ja) 電子部品の実装方法
TWI608586B (zh) 形成不連續的ｅｓｄ保護層於半導體晶粒之間之半導體裝置及方法
CN103178047B (zh) 半导体器件及其制作方法
CN101355058B (zh) 半导体装置及其制造方法
US9922902B2 (en) Semiconductor device and semiconductor package
TW201838045A (zh) 半導體裝置及在半導體晶粒周圍形成絕緣層的方法
US20020197766A1 (en) Method and apparatus for conducting heat in a flip-chip assembly
US8304922B2 (en) Semiconductor package system with thermal die bonding
US11296004B2 (en) Semiconductor package including heat redistribution layers
JPH0758258A (ja) 改良された放熱能力を有する半導体デバイス
JP2006196885A (ja) 半導体モジュールにおける熱放散のための方法および装置
US20070017815A1 (en) Circuit board structure and method for fabricating the same
US20150004750A1 (en) Methods of Forming Conductive Materials on Contact Pads
JP2004134480A (ja) 半導体装置及びその製造方法
JP4513973B2 (ja) 半導体装置の製造方法
JP3947525B2 (ja) 半導体装置の放熱構造
JP4352076B2 (ja) 半導体装置の放熱構造
KR20090031289A (ko) 플립 칩 구조물 및 그 제조방법
JP4493563B2 (ja) 半導体装置の実装構造
JP5289921B2 (ja) 半導体装置、及び、半導体装置の製造方法
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
KR20020045747A (ko) 메모리 모듈의 제조방법 및 장치
JP4282711B2 (ja) 放熱構造の製造方法

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040902

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3595323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070910

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees