JP2006196885A - 半導体モジュールにおける熱放散のための方法および装置 - Google Patents
半導体モジュールにおける熱放散のための方法および装置 Download PDFInfo
- Publication number
- JP2006196885A JP2006196885A JP2005364561A JP2005364561A JP2006196885A JP 2006196885 A JP2006196885 A JP 2006196885A JP 2005364561 A JP2005364561 A JP 2005364561A JP 2005364561 A JP2005364561 A JP 2005364561A JP 2006196885 A JP2006196885 A JP 2006196885A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- heat
- chip
- device chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3738—Semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】 半導体デバイス・チップからの熱を放散させるための構造および方法を提供する。熱発散物(典型的にはSi)の前面上に、誘電材料(例えばポリイミド)の第1の層を形成する。この第1の層を貫通するように、複数の開口を形成する。開口に金属(典型的にはCu)を充填し、これによって、第1の層を貫通して延在する金属スタッドを形成する。デバイス・チップの背面上に、金属の第2の層を形成する。次いで、接着プロセスにおいて、第1の層および第2の層を接着し、これによって、金属スタッドが第2の層に接触する接着層を形成する。従って、接着層が、チップから熱発散物への熱伝導経路を提供する。
【選択図】 図5
Description
本発明のこの実施形態では、デバイス・チップ1の背面1bおよび熱発散チップ5の前面5aを、各々、銅のブランケット平面膜21、22によって被覆する(図2を参照のこと)。熱発散効率は、接着層の厚さに反比例して変化するので、Cu層21、22は、各々、信頼性の高い接着を与える最小限の厚さとしなければならない。この厚さは約1.0μmであることがわかっている。次いで、対向するCu表面を接触させ、約400℃未満の温度で接着する。Cu層21および22の一方の上に別の金属層23を堆積することによって、層21および22のCu−Cu接着を容易にすることができるので、接着プロセスにおいて、Cu層間に層23がある。図3において、金属層23は、デバイス・チップ上の層21を覆うように堆積されているものとして示している。層23に好適な金属はSnである。Cu層間に金属層23を配置することによって、共晶合金(例えばCu−Sn)の形成が可能となり、これによって、層21、23および層22の接触領域が単一の接着層に有効に変換される。膜接着における合金形成のいくらかの詳細が、本発明と同一譲渡人に譲渡された米国特許第6,110,806号(Pogge)において考察されている。この特許は引用により本願にも含まれるものとする。この接着層(Cu/Sn合金)の熱伝導は、約4W/cm℃であり、熱ペーストのものの少なくとも50倍であると推定される。
この実施形態では、熱発散チップ5の前面5aを覆うように、ポリイミド膜31を形成する。表面5aは、最初にブランケットCu層22によって被覆して、その上にポリイミド層31を形成する(図4)ことが好ましいが、これは必須ではない。ポリイミド層31は、標準的なリソグラフィ技法を用いてパターニングし、次いでエッチングして、層31にバイアを形成し、各バイアの下部において、下にある材料を露出させる(図4におけるCu層22)。次いで、金属堆積プロセスでバイアを充填して、ポリイミド層を貫通するように延在する銅のスタッド32を形成する。ポリイミド層31の厚さは、通常、約5μm以下である。熱発散チップ上のスタッドのパターンは、デバイス・チップの領域とほぼ一致する領域を有するアレイにスタッドが並ぶようになっている。
1b 背面
3 Cuコネクタ
5 熱放散チップ
5a 前面
21、22 Cu層
23 金属層
31 ポリイミド層
32 スタッド
35 絶縁膜
36 アンダーフィル
40 モジュール
Claims (18)
- 半導体デバイス・チップのための熱放散を提供する方法であって、前記デバイス・チップが、熱発生デバイスが隣接して形成される前面および背面を有し、前記方法が、
熱発散物を設けるステップと、
前記チップの前記背面上に第1の金属の第1の層を形成するステップと、
前記熱発散物の前面上に前記第1の金属の第2の層を形成するステップと、
前記第1の層および前記第2の層の少なくとも一方の上に、前記第1の金属とは異なる第2の金属の第3の層を形成するステップと、
前記第1の層、第2の層、および第3の層を接着プロセスにおいて接着するステップであって、前記第3の層が前記第1の層と前記第2の層との間にあり、これによって、前記第1の金属および前記第2の金属の合金を含む接着層を形成し、前記接着層が、約1.0W/cm℃から約4W/cm℃の範囲の熱伝導で、前記チップから前記熱発散物への熱伝導経路を提供する、ステップと、
を含む、方法。 - 前記第1の金属が銅であり、前記第2の金属がすずであり、前記接着ステップを約400℃以下の温度で行って銅およびすずの共晶合金を形成する、請求項1に記載の方法。
- 前記熱発散物がシリコンおよび炭化ケイ素(SiC)の一方である、請求項1に記載の方法。
- 半導体デバイス・チップのための熱放散を提供する方法であって、前記デバイス・チップが、熱発生デバイスが隣接して形成される前面および背面を有し、前記方法が、
熱発散物を設けるステップと、
(i)前記熱発散物の前面および(ii)前記デバイス・チップの前記背面の一方の上に、誘電材料の第1の層を形成するステップと、
前記第1の層を貫通する複数の開口を形成するステップと、
前記開口に金属を充填し、これによって、前記第1の層を貫通するように延在する金属スタッドを形成するステップと、
前記第1の層が形成されていない、(i)前記熱発散物の前記前面および(ii)前記デバイス・チップの前記背面の一方の上に、金属の第2の層を形成するステップと、
前記第1の層および前記第2の層を接着プロセスにおいて接着するステップであって、これによって、前記金属スタッドが前記第2の層に接触する接着層を形成し、前記接着層が、前記チップから前記熱発散物への熱伝導経路を提供する、ステップと、
を含む、方法。 - 前記誘電材料がポリイミドであり、前記金属が銅である、請求項4に記載の方法。
- 前記熱発散物が、シリコンおよび炭化ケイ素(SiC)の一方である、請求項4に記載の方法。
- 前記接着プロセスが約400℃以下の温度で行われる、請求項4に記載の方法。
- 前記スタッドが、前記デバイス・チップの前記背面の領域に一致する領域を有するアレイに配置される、請求項4に記載の方法。
- 前記第1の層が前記熱発散物の前記前面上に形成され、前記第2の層が前記デバイス層の前記背面上に形成される、請求項4に記載の方法。
- 前記第1の層が前記デバイス層の前記背面上に形成され、前記第2の層が前記熱発散物の前記前面上に形成される、請求項4に記載の方法。
- 前記第1の層を形成するステップの前に、前記熱発散物の前記前面に接触する金属の第3の層を形成するステップを更に含み、これによって、前記第1の層がこの後に前記第3の層の上に形成され、前記金属スタッドが前記第2の層および前記第3の層に接触し、前記接着層が、前記第1の層、前記第2の層、および前記第3の層を含む、請求項4に記載の方法。
- 前記金属が銅であり、前記接着層が、約4W/cm℃の熱伝導を有する前記チップから前記熱発散物への熱伝導経路を提供する、請求項11に記載の方法。
- 前記金属が第1の金属として特徴付けられ、前記接着ステップの前に、前記第1の金属とは異なる第2の金属の第3の層を前記第2の層の上に形成するステップを更に含み、これによって、前記接着ステップの間、前記第3の層が前記第1の層と前記第2の層との間にあり、前記接着ステップが、前記第1の層、前記第2の層、および前記第3の層を接着して、前記第1の金属および前記第2の金属の合金を含む接着層を形成するステップを含む、請求項4に記載の方法。
- 前記第1の金属が銅であり、前記第2の金属がすずであり、前記接着ステップが約400℃以下の温度で行われて銅およびすずの共晶合金を形成する、請求項13に記載の方法。
- 前記スタッドが前記デバイス・チップの熱発生特性に一致するように配置される、請求項4に記載の方法。
- 前記スタッドの構成が、比較的大きい程度で熱が発生する前記デバイス・チップの領域に対応する前記第1の層の領域において比較的高い面積密度のスタッドが配置されるようになっている、請求項4に記載の方法。
- 前記第1の層における前記スタッドの配置が、比較的大きい程度で熱が発生する前記デバイス・チップの領域に対応する前記第1の層の領域において比較的大きい横方向の寸法を有するスタッドがあるようになっている、請求項4に記載の方法。
- 半導体デバイス・チップにおいて発生する熱を放散させるための構造であって、前記デバイス・チップが、熱発生デバイスが隣接して形成される前面および背面を有し、前記構造が、
熱発散物と、
前記熱発散物の前面上に配置された誘電材料の第1の層であって、複数の開口が貫通して延在するように形成されている、第1の層と、
前記開口を充填し、前記第1の層を貫通して延在する複数の金属スタッドと、
前記デバイス・チップの前記背面上に配置された金属の第2の層と、
を含み、前記第1の層および前記第2の層が、前記金属スタッドが前記第2の層に接触する接着層において接着され、前記接着層が前記チップから前記熱発散物への熱伝導経路を提供する、構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/905,643 | 2005-01-14 | ||
US10/905,643 US7049695B1 (en) | 2005-01-14 | 2005-01-14 | Method and device for heat dissipation in semiconductor modules |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006196885A true JP2006196885A (ja) | 2006-07-27 |
JP4823676B2 JP4823676B2 (ja) | 2011-11-24 |
Family
ID=36423818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005364561A Expired - Fee Related JP4823676B2 (ja) | 2005-01-14 | 2005-12-19 | 半導体デバイス・チップに熱放散物を形成する方法及び熱を放散させるための構造 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7049695B1 (ja) |
JP (1) | JP4823676B2 (ja) |
CN (1) | CN100433313C (ja) |
TW (1) | TWI366253B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017143227A (ja) * | 2016-02-12 | 2017-08-17 | 株式会社村田製作所 | 半導体集積回路素子の放熱構造、ならびに、半導体集積回路素子及びその製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7816231B2 (en) * | 2006-08-29 | 2010-10-19 | International Business Machines Corporation | Device structures including backside contacts, and methods for forming same |
US7377811B2 (en) * | 2006-08-29 | 2008-05-27 | International Business Machines Corporation | Method and apparatus for associating a cable with an electronic device and improving electromagnetic compatability shielding between the cable and the electronic device |
US7687923B2 (en) * | 2007-08-08 | 2010-03-30 | Advanced Chip Engineering Technology Inc. | Semiconductor device package having a back side protective scheme |
CN102243668A (zh) * | 2010-05-12 | 2011-11-16 | 北京师范大学 | 可热扩展的三维并行散热集成方法:用于大规模并行计算的片上系统关键技术 |
CN104201157B (zh) * | 2014-08-08 | 2017-12-19 | 武汉新芯集成电路制造有限公司 | 混合键合工艺中的半导体散热结构和方法 |
CN104241202B (zh) * | 2014-08-28 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 一种集成功率器件与控制器件的工艺 |
CN104409421B (zh) * | 2014-11-05 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 一种垂直型沟道存储器件和控制器件的集成工艺 |
WO2017060224A1 (de) * | 2015-10-07 | 2017-04-13 | Ceramtec Gmbh | Zweiseitig gekühlter schaltkreis |
CN110060961B (zh) | 2018-01-19 | 2021-07-09 | 华为技术有限公司 | 一种晶圆封装器件 |
CN110838475A (zh) * | 2018-08-17 | 2020-02-25 | 深南电路股份有限公司 | 芯片组件及其制作方法 |
KR20200140654A (ko) | 2019-06-07 | 2020-12-16 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03171744A (ja) * | 1989-11-30 | 1991-07-25 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH03209751A (ja) * | 1990-01-11 | 1991-09-12 | Fujitsu Ltd | 半導体装置の冷却方法および構造 |
JPH10107190A (ja) * | 1996-10-01 | 1998-04-24 | Tonen Corp | 半導体パッケージ |
JP2000223627A (ja) * | 1999-01-29 | 2000-08-11 | Nec Corp | フリップチップパッケージ |
JP2001298131A (ja) * | 2000-03-13 | 2001-10-26 | Internatl Business Mach Corp <Ibm> | 効率のよい熱伝達のための内部構造を備えたチップ・パッケージ |
JP2002009194A (ja) * | 2000-06-26 | 2002-01-11 | Kyocera Corp | 半導体素子搭載用基板 |
JP2003021477A (ja) * | 2001-07-10 | 2003-01-24 | Toshiba Corp | 熱交換器およびその製造方法 |
JP2003156774A (ja) * | 2001-11-20 | 2003-05-30 | Matsushita Electric Ind Co Ltd | 短波長レーザー光源 |
JP2003347354A (ja) * | 2002-05-28 | 2003-12-05 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット |
JP2004253703A (ja) * | 2003-02-21 | 2004-09-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6110806A (en) * | 1999-03-26 | 2000-08-29 | International Business Machines Corporation | Process for precision alignment of chips for mounting on a substrate |
US6477054B1 (en) * | 2000-08-10 | 2002-11-05 | Tektronix, Inc. | Low temperature co-fired ceramic substrate structure having a capacitor and thermally conductive via |
US6444560B1 (en) * | 2000-09-26 | 2002-09-03 | International Business Machines Corporation | Process for making fine pitch connections between devices and structure made by the process |
TWI239606B (en) * | 2002-11-07 | 2005-09-11 | Kobe Steel Ltd | Heat spreader and semiconductor device and package using the same |
-
2005
- 2005-01-14 US US10/905,643 patent/US7049695B1/en not_active Expired - Fee Related
- 2005-12-19 JP JP2005364561A patent/JP4823676B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-05 TW TW095100484A patent/TWI366253B/zh not_active IP Right Cessation
- 2006-01-12 CN CNB2006100051259A patent/CN100433313C/zh not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03171744A (ja) * | 1989-11-30 | 1991-07-25 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH03209751A (ja) * | 1990-01-11 | 1991-09-12 | Fujitsu Ltd | 半導体装置の冷却方法および構造 |
JPH10107190A (ja) * | 1996-10-01 | 1998-04-24 | Tonen Corp | 半導体パッケージ |
JP2000223627A (ja) * | 1999-01-29 | 2000-08-11 | Nec Corp | フリップチップパッケージ |
JP2001298131A (ja) * | 2000-03-13 | 2001-10-26 | Internatl Business Mach Corp <Ibm> | 効率のよい熱伝達のための内部構造を備えたチップ・パッケージ |
JP2002009194A (ja) * | 2000-06-26 | 2002-01-11 | Kyocera Corp | 半導体素子搭載用基板 |
JP2003021477A (ja) * | 2001-07-10 | 2003-01-24 | Toshiba Corp | 熱交換器およびその製造方法 |
JP2003156774A (ja) * | 2001-11-20 | 2003-05-30 | Matsushita Electric Ind Co Ltd | 短波長レーザー光源 |
JP2003347354A (ja) * | 2002-05-28 | 2003-12-05 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット |
JP2004253703A (ja) * | 2003-02-21 | 2004-09-09 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017143227A (ja) * | 2016-02-12 | 2017-08-17 | 株式会社村田製作所 | 半導体集積回路素子の放熱構造、ならびに、半導体集積回路素子及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI366253B (en) | 2012-06-11 |
US7049695B1 (en) | 2006-05-23 |
TW200631136A (en) | 2006-09-01 |
CN1828876A (zh) | 2006-09-06 |
JP4823676B2 (ja) | 2011-11-24 |
CN100433313C (zh) | 2008-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4823676B2 (ja) | 半導体デバイス・チップに熱放散物を形成する方法及び熱を放散させるための構造 | |
US10586785B2 (en) | Embedded graphite heat spreader for 3DIC | |
KR101245114B1 (ko) | 열 싱크로의 열 전도를 강화하기 위하여 야금 본드를 통합한 집적 회로 디바이스 | |
US6541303B2 (en) | Method for conducting heat in a flip-chip assembly | |
US8304922B2 (en) | Semiconductor package system with thermal die bonding | |
TW201234666A (en) | Package carrier and manufacturing method thereof | |
JPH0758258A (ja) | 改良された放熱能力を有する半導体デバイス | |
JP2004079745A (ja) | インターポーザおよびその製造方法、並びに電子回路装置およびその製造方法 | |
TWI485823B (zh) | 半導體封裝結構及半導體封裝結構的製作方法 | |
JP5607092B2 (ja) | パッケージ構造およびその製造方法 | |
TWI269414B (en) | Package substrate with improved structure for thermal dissipation and electronic device using the same | |
JP2010528472A (ja) | 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ | |
US20030146520A1 (en) | Flip-chip package with a heat spreader | |
JP3791459B2 (ja) | 半導体装置およびその製造方法 | |
JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018509771A (ja) | 熱抵抗が向上した電子チップデバイス、および関連する製造プロセス | |
JP2001168255A (ja) | 冷却器付半導体集積回路装置及びその製造方法 | |
JP2004087700A (ja) | 半導体装置およびその製造方法 | |
JP2003017494A (ja) | 半導体装置およびその製造方法 | |
TWI728672B (zh) | 散熱型電子裝置 | |
JPH05218226A (ja) | 多層配線基板 | |
WO2023148848A1 (ja) | 半導体装置及びその製造方法、並びに半導体装置用熱伝導シート | |
US20030151132A1 (en) | Microelectronic die providing improved heat dissipation, and method of packaging same | |
CN116666225A (zh) | 芯片封装结构的制备方法及芯片封装结构 | |
TW200423347A (en) | Method for fabricating heat sink of semiconductor packaging substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |