CN110838475A - 芯片组件及其制作方法 - Google Patents

芯片组件及其制作方法 Download PDF

Info

Publication number
CN110838475A
CN110838475A CN201810940358.0A CN201810940358A CN110838475A CN 110838475 A CN110838475 A CN 110838475A CN 201810940358 A CN201810940358 A CN 201810940358A CN 110838475 A CN110838475 A CN 110838475A
Authority
CN
China
Prior art keywords
chip
layer
heat conducting
heat
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810940358.0A
Other languages
English (en)
Inventor
黄立湘
王泽东
缪桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201810940358.0A priority Critical patent/CN110838475A/zh
Publication of CN110838475A publication Critical patent/CN110838475A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请公开了一种芯片组件及其制作方法，该芯片组件包括：封装体、芯片以及金属层，其中，芯片埋入在封装体中，包括芯片主体和与芯片主体电连接的引脚，引脚自所述芯片主体延伸到封装体外；金属层设置在封装体远离引脚的一侧，并与芯片主体导热连接，用于为芯片散热。在封装体的一侧设置金属层，并将金属层与芯片导热连接，芯片工作产生的热量通过热传递进而传递给金属层，利用金属层进行散热，本申请中的芯片组件由于不需设置额外的散热装置，从而芯片组件的体积较小且实用性强。

Description

芯片组件及其制作方法
技术领域
本申请涉及埋入式芯片技术领域，特别是涉及一种芯片组件及其制作方法。
背景技术
埋入式芯片由于可以大幅度减小集成电路板的体积，在近几年来引起广泛的研究。
目前埋入式芯片常需要借助散热装置进行散热，例如可以使用散热齿片或者散热细管的方式对芯片进行散热。在芯片组件上加装散热装置会增大芯片组件的体积，不利于芯片组件的小型化发展。
发明内容
本申请提供一种芯片组件及其制作方法，能够解决现有的埋入式芯片的散热问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片组件，所述芯片组件包括：封装体；芯片，埋入在所述封装体中，包括芯片主体和与所述芯片主体电连接的引脚，所述引脚自所述芯片主体延伸到所述封装体外；金属层，设置在所述封装体远离所述引脚的一侧，并与所述芯片主体导热连接，用于为所述芯片散热。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种芯片组件的制作方法，所述制作方法包括：提供一基板，所述基板上设置有一安装空间；提供一芯片，所述芯片包括芯片主体和导热层；提供导热件，并将所述导热件与所述导热层背离所述芯片主体的一侧导热连接；将所述芯片置于所述安装空间中；在所述安装空间中设置绝缘层，并对所述基板和所述绝缘层进行热压，以形成封装体，所述封装体包覆所述芯片，并露出部分所述导热件；和在所述封装体靠近所述导热层的一侧设置金属层，并将所述金属层与所述导热件导热连接。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种芯片组件的制作方法，所述制作方法包括：提供一基板，所述基板上设置有一安装空间；提供一芯片，所述芯片包括芯片主体和导热层，将所述芯片置于所述安装空间中；在所述安装空间中设置绝缘层，并对所述基板和所述绝缘层进行热压，以形成封装体，所述封装体包覆所述芯片；在所述封装体靠近所述导热层的一侧设置金属层，并将所述金属层与所述导热层导热连接。
本申请实施例在封装体的一侧设置金属层，并将金属层与芯片导热连接，芯片工作产生的热量通过热传递进而传递给金属层，利用金属层进行散热。本申请实施例中的芯片组件由于不需设置额外的散热装置，从而芯片组件的体积较小且实用性强。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请芯片组件的第一实施例的立体结构示意图；
图2是图1中芯片组件的剖视结构示意图；
图3是本申请芯片组件的第二实施例的剖视结构示意图；
图4是本申请芯片组件的第三实施例的剖视结构示意图；
图5是本申请一实施例中芯片组件的制作方法的流程示意图；
图6是图2中芯片组件的一实施例的制作方法流程示意图；
图7至图10是对应图6所示的制作方法的工艺流程图；
图11是图2中引脚的形成方法一实施例的流程示意图；
图12是图2中引脚的形成方法另一实施例的流程示意图；
图13是图2中芯片组件的另一实施例的制作方法流程示意图；
图14至图16以及图2是对应图13所示的制作方法的工艺流程图；
图17是图3中芯片组件的制作方法流程示意图；
图18是图3中将金属层与导热层导热连接的制作方法的流程示意图；
图19是图4中将金属层与导热层导热连接的制作方法的流程示意图。
具体实施方式
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
请参阅图1和图2，图1是本申请芯片组件的第一实施例的立体结构示意图，图2是图1中芯片组件的剖视结构示意图。
本申请一方面提供一种芯片组件100，如图1和图2所示，本实施例中的芯片组件100大体上可包括封装体10、芯片20和金属层30。其中，芯片20埋入在封装体10中，金属层30设置在封装体10外，且与芯片20导热连接，用于为芯片20散热。
其中，封装体10可以为绝缘材料制成的基板，芯片20埋入在基板中。该绝缘材料可以为环氧树脂、聚酰亚胺、双马来酰亚胺三嗪、聚苯醚、聚四氟乙烯、苯丙环丁稀等。
封装体10还可以为印刷电路板，由多个芯板依次层叠而成。该芯板可以为单面芯板或者双面芯板，且在芯板的表面形成有线路图案。
如图2所示，在本实施例中，芯片20包括芯片主体22和与芯片主体22电连接的引脚24。芯片主体22位于封装体10内，引脚24自芯片主体22延伸到封装体10的外部。
本实施例中，芯片20为MOS芯片。MOS芯片由于可以取代传统的大功率晶体三极管用于放大电路或开关电路中，因而被广泛用于高清、液晶、等离子电视中。
本实施例中的MOS芯片采用金属基作为衬底，以便进行热传递。且在金属基上打孔时，可以避免开裂，提升产品良品率。
当然，在其他实施例中，该芯片20还可以为其它类型的芯片，此处本申请不做具体限定。
如图2所示，芯片20包括多个引脚24，每一引脚24均与芯片主体22电连接，且多个引脚24均位于芯片主体22的一侧，以便在芯片主体22与引脚24相对的一侧设置金属层30。当然，在其它实施例中，芯片20的引脚24的数量和位置还可以根据实际情况而设置。但一般情况下，引脚24不设置于封装体10设置金属层30的一侧。
其中，引脚24也叫引出端子，用于将芯片主体22与外部电路连接。引脚24可以为导电孔或者导电柱的形式。
在一个实施方式中，引脚24可以为导电孔。具体地，在封装体10设置引脚24的一侧开设连接孔，该连接孔由封装体10的表面贯穿至芯片主体22。并在连接孔内电镀金属层，电镀金属层与芯片主体22电连接，以形成导电孔形式的引脚24。该引脚24与芯片主体22连接，并延伸至封装体10外，用于与外部电路连接。
在本实施例中，如图2所示，引脚24可以为导电柱。在封装体10设置引脚24的一侧开设连接孔，该连接孔由封装体10的表面贯穿至芯片主体22。并在连接孔内设置导电柱，导电柱的一端与芯片主体22焊接，另外一端伸出封装体10的表面，用于与外部电路连接。
用于形成导电柱的材料可以为金属或者合金，该金属或者合金具有导电功能，从而可以将芯片主体22与外部电路电连接。例如，该导电柱的材料具体可以为铜、铜合金、铝、铝合金、铁、铁合金、镍、镍合金、金、金合金、银、银合金、铬、铬合金、镁、镁合金、钨、钨合金、钼、钼合金、锡、锡合金等。本申请对该导电柱的材料不作限制。在本实施例中，由于铜具有良好的导电性，且铜的成本相对较低，因而选用铜制作导电柱。
请继续参阅图1和图2，在封装体10设置引脚24的表面上还设置有信号层60。信号层60包括多个焊盘62，且每一焊盘62与对应的引脚24电连接。由于引脚24的表面积相对较小，设置与引脚24电连接的较大面积的焊盘62，将外部元件与焊盘62连接，既可以实现外部元件与引脚24的电连接，同时较大的焊接面积也可以提高焊接的稳定性。
请继续参阅图2，在本实施例中，金属层30设置在封装体10远离引脚24的一侧，即与引脚24位于封装体10的相对两侧。芯片组件100还包括导热件50，该导热件50分别与芯片主体22和金属层30接触且导热连接，从而将芯片主体22上的热量传递给金属层30。
其中，导热件50可以为导热柱。在本实施例中，导热柱采用导热性较好，成本较低的铜制作而成。当然，在其它实施例中，还可以采用其他金属或者合金制作，本申请实施例不做具体限定。
进一步地，如图2所示，在芯片主体22靠近金属层30的一侧还设置有导热层28。在本实施例中，金属层30与芯片主体22导热连接，实际上是与芯片主体22上的导热层28导热连接。
具体地，芯片主体22产生的热量传递给导热层28，导热层28进而将热量传递给与之相连的金属层30，从而为芯片主体22散热。
其中，导热层28是由导热性能优良的金属或合金制作而成。在芯片主体22靠近金属层30的一侧设置导热层28，导热层28可以将芯片主体22的热量均匀地传递给导热件50，以提升散热效果。
其中，导热件50可以呈矩阵型排布，且导热件50所形成的矩阵的面积小于导热层28的面积，以使导热件50全部位于金属层30和导热层28之间，并将金属层30与导热层28均匀连接，从而为芯片20均匀散热。
如图2所示，在本实施例中，导热件50的数量为三个，三个导热件50均匀分布在封装体10与导热层28的接触面上。
当然，在其它实施例中，导热件50的数量还可以为一个，一个导热件50位于封装体10与导热层28的接触面的中心位置处。
以上实施例中，导热件50均匀分布在封装体10与导热层28的接触面上。当然，导热件50还可以位于芯片主体22上热量较高的位置处，以优先对芯片20上热量较高位置处散热，防止局部温度过高而损坏芯片20。
在另一实施方式中，如图3所示，图3是本申请芯片组件的第二实施例的剖视结构示意图。本实施例的芯片组件200与图2所示的芯片组件100的不同之处在于：本实施例中的导热件250设置在导通孔240内，导通孔240贯穿金属层230和部分封装体210，并露出导热层228。导热件250分别与芯片主体222和金属层230连接，以将芯片主体222上的热量传递给金属层230。
其中，导通孔240贯穿至导热层228，导热层228可以防止在通过例如激光钻孔等方式形成导通孔240时，烧伤或者击穿芯片主体220。
进一步地，导通孔240可以呈矩阵排布，且导通孔240形成的矩阵的面积小于导热层228的面积，以保护芯片主体220，防止损坏芯片主体220。
在本实施例中，导热件250可以为导热柱。导热柱的一端与导热层228连接，另一端与金属层230连接。
导热件250还可以为导热连接层。可以通过在导通孔240内电镀金属以形成分别与导热层228和金属层230连接的导热连接层，从而将导热层228和金属层230导热连接。
本实施例相对于上一实施例的好处在于，本实施例中，导热件250可以在完成芯片220的封装之后形成，因而制作工艺更加简单。
请参阅图4，图4是本申请芯片组件的第三实施例的剖视结构示意图。如图4所示，本实施例中的芯片组件300大体上可包括封装体310、芯片320、金属层330以及散热层360。
其中，芯片320埋入在封装体310中，金属层330设置在封装体310外且与芯片320导热连接，散热层360设置在金属层330远离封装体310的一侧，且与芯片320导热连接。散热层360用于增大金属层330与空气的接触面积，从而加快散热。
封装体310的材质与第一实施例中的封装体10的材质相同，此处不再赘述。
芯片主体322及其引脚324的结构以及功能与前文所述的芯片主体22和引脚24相同，此处不再赘述。
金属层330设置在封装体310远离引脚324的一侧，即与引脚324位于封装体310的相对两侧。在金属层330上形成有贯穿金属层330和部分封装体310的导通孔340，导通孔340露出导热层328。导热件350设置在导通孔340内，将导热层328和金属层330导热连接。在本实施例中，导通孔340和导热件350的数量以及设置位置可与前文所述的导通孔40和导热件50的数量以及设置位置相同，此处不再赘述。
在金属层330远离封装体310的一侧形成有散热层360，该散热层360完全覆盖金属层330，且与导热件350连接。在本实施例中，如图4所示，散热层360与导通孔340内的导热件350一体成型。这样设置的好处在于，工艺简单，且可以有效增大金属层330与空气的接触面积，从而加快散热。
散热层360与金属层330的材料可以相同也可以不同，本申请不做限定。在本实施例中，由于铜具有较好的导热性能，因而采用铜制作金属层330和散热层360。
以上介绍的是芯片组件的各种结构，以下将介绍各种结构的芯片组件的制作方法。
请参阅图5，图5是本申请一实施例中芯片组件的制作方法的流程示意图。本实施例的芯片组件制作方法包括以下步骤：
S10：提供一基板，基板上设置有一安装空间。
其中，基板为绝缘基板，用于形成该绝缘基板的材料可以为环氧树脂、聚酰亚胺、双马来酰亚胺三嗪、聚苯醚、聚四氟乙烯、苯丙环丁稀等。本实施例中的基板为半固化片基板，该基板在一定条件(例如高温高压)下具有粘性，且经过处理后会完全固化，本实施例中的基板为半固化片经过处理完全固化后的基板。
基板还可以为印刷电路板，由多层芯板以及位于相邻芯板之间的连接层依次层叠压制而成。
安装空间的尺寸可根据所需埋入的芯片的大小而定。通常情况下，设置安装空间的尺寸大于芯片的尺寸。具体地，安装空间沿基板的厚度方向上的尺寸可大于芯片的尺寸，这样在后续处理时，基板可以对芯片形成保护，减小芯片在处理过程中受到的压力。安装空间沿与基板的厚度方向垂直的方向上的尺寸可大于芯片的尺寸，便于芯片无损精确地埋入安装空间中。
S20：提供一芯片，芯片包括芯片主体和导热层。
其中，芯片主体和导热层的结构请参照上述实施例中的描述，此处不再赘述。
S30：提供导热件，并将导热件与导热层背离芯片主体的一侧导热连接。
在本实施例中，导热件可以为导热柱，导热柱的材质及结构请参照前文所述。导热柱可以通过锡膏等焊接在导热层上，也可以采用导热胶粘接在导热层上，本申请实施例不做具体限定。
S40：将芯片置于安装空间中。
其中，可以通过例如粘贴胶或者锡膏等粘接材料将芯片固定在安装空间中，以免芯片在后续加工过程中移动。
S50：在安装空间中设置绝缘层，并对基板和绝缘层进行热压，以形成封装体，封装体包覆芯片，并露出部分导热件。
绝缘层采用绝缘且在一定条件下(例如高温高压)具有粘性的材料。例如环氧树脂系列材料、聚铣亚胺系列材料。在本实施例中，选用环氧树脂半固化片作为绝缘层，该半固化片未经过处理，在高温高压的条件下会融化。将绝缘层填充在安装空间中，且将芯片放置在绝缘层中间。对基板和绝缘层进行热压处理，使得绝缘层融化后填充在基板的安装空间中，从而与基板共同形成封装体。
S60：在封装体靠近导热层的一侧设置金属层，并将金属层与导热件导热连接。
其中，金属层可以采用铜、银、铝等金属材质及其合金。该金属层应当具有良好的导热性能，可以导电也可以不导电，本申请不做具体限定。
在封装体靠近导热层的一侧设置金属层的方式包括以下两种：
第一种金属层设置方式：
在封装体靠近导热层的一侧通过电镀、涂覆等方式形成位于封装体上的金属层。
第二种金属层设置方式：
在封装体靠近导热层的一侧和金属层之间设置粘接层，并通过热压的方式，将金属层压合在封装体上。
以上是总体介绍芯片组件的制作方法。以下将针对每一种结构的芯片组件介绍其制作方法。首先针对图2所示的芯片组件介绍其制作方法。
形成图2所示的芯片组件100可以包括两种方式，以下将对两种制作方式进行详细的说明。
第一种方式：请参阅图6至图10，图6是图2中芯片组件的一实施例的制作方法流程示意图。图7至图10以及图2是对应图6所示的制作方法的工艺流程图。本实施例的绝缘层包括第一绝缘层和第二绝缘层，其制作方法包括以下步骤：
S110：提供一具有通槽112的基板110。
提供一基板110，并在基板110上开设一通槽112。本实施例中基板110的材质与前文所述的基板的材质相同，请参阅前文所述的基板。
如图7所示，在本实施例中，可以采用机械制孔的方式在基板110上开设贯穿基板110的通槽112，且通槽112的尺寸应大于芯片20的尺寸。具体地，可以参照前文所述的安装空间的尺寸，此处不再赘述。
S120：在基板110的一侧贴置粘贴胶120，粘贴胶120覆盖通槽112。
其中，粘贴胶120可以采用OCA(Optically Clear Adhesive，透明光学粘贴剂)光学胶带，DAF(Die Attach Film，粘片膜)膜等具有粘接性的元件。
在本实施例中，如图8所示，粘贴胶120的面积等于基板110设置粘贴胶120的表面的面积，以使粘贴胶120完全覆盖通槽112。在本实施例中，设置大面积的粘贴胶120可以增强粘贴力度，从而提高芯片20的固定性。
S130：提供一芯片20，芯片20包括芯片主体22和导热层28。
S140：提供导热件50，并将导热件50与导热层28背离芯片主体22的一侧导热连接。
S150：将芯片20置于通槽112中，并将芯片20贴设于粘贴胶120上。
如图9所示，将芯片主体22远离导热层28的一侧粘贴在粘贴胶120上。本实施例，可将芯片20与通槽112的侧壁间隔设置，且可进一步将芯片20放置在通槽112的中心位置，以在后续填充绝缘层时，绝缘层可以完全填充在芯片20的外部，提高填充质量。
S160：在通槽112中设置第一绝缘层130。
在本实施例中，第一绝缘层130的材料与前文所述的绝缘层的材料相同，此处不再赘述。如图10所示，将第一绝缘层130填充在通槽112中。对基板110、芯片20和第一绝缘层130进行热压，使得第一绝缘层130融化后充满通槽112的内壁与芯片20的外壁之间。
S170：移除粘贴胶120，并在基板110移除粘贴胶120的一侧设置第二绝缘层140，对第一绝缘层130、第二绝缘层140和基板110进行热压，以形成封装体10，封装体10包覆芯片20，并露出部分导热件50。
其中，第二绝缘层140的材质与前文所述的第一绝缘层130的材质相同，此处不再赘述。基板110、位于通槽112中的部分第一绝缘层130以及位于基板110相对两侧的部分第一绝缘层130和第二绝缘层140在进行热压后，形成包覆芯片20的封装体10。
S180：在封装体10靠近导热层28的一侧设置金属层30，并将金属层30与导热件50导热连接。
可以在金属层30与导热件50的接触面上涂覆导热胶或者锡膏等导热材料，并通过导热材料将金属层30与导热件50导热连接。
进一步地，如图2和图6所示，将金属层30与导热件50导热连接后接着执行以下步骤：
S190：在封装体10远离导热层28的一侧设置与芯片主体22电连接的引脚24。
其中，引脚可以为导电柱或者导电孔，根据引脚的形式不同，可以有以下两种形成引脚的方法：
请参照图11，第一种引脚24形成方式：
S191a：在封装体10远离导热层28的一侧开设连接孔，连接孔漏出芯片主体22。
具体地，可以采用激光打孔的方式在封装体10远离导热层28的一侧开设连接孔，连接孔的数量以及设置位置可以根据芯片需要设置的引脚的数量以及位置进行设置，本申请不做具体限定。
S192a：在连接孔内设置导电柱，导电柱与芯片主体22电连接，以形成导电柱形式的引脚24。
具体地，导电柱可以由导电材料制成，本申请不做具体限定。导电柱的一端与芯片主体22电连接，另一端伸出封装体10外，用于与外部电路连接。导电柱的横截面积应该稍大于或者等于连接孔的横截面积，以使导电柱可以与连接孔紧密配合，以使连接稳定。
请参照图12，第二种引脚24形成方式：
S191b：在封装体10远离导热层28的一侧开设连接孔，连接孔漏出芯片主体22。
S192b：在连接孔中电镀金属层，电镀金属层与芯片主体22电连接，以形成导电孔形式的引脚24。
其中，电镀金属层可以由导电材料制成，本申请不做具体限定。
进一步地，如图2和图6所示，在形成引脚24后，接着执行以下步骤：
S200：在封装体10设置引脚24的表面上设置包括多个焊盘62的信号层60，并将引脚24与对应的焊盘62电连接。
具体地，可以在封装体10设置引脚24的表面上电镀金属层，而后对金属层进行蚀刻形成包括多个焊盘62的信号层60。再通过打孔或者导电连接线的方式将每一引脚24与对应的焊盘62电连接，以增大引脚24的焊接面积，增强连接稳定性。
以上是采用具有通槽112的基板110制作芯片组件100的工艺过程，下面将介绍采用具有盲槽的基板制作芯片组件100的工艺流程。
第二种方式：
请参阅图13至图16，图13是图2中芯片组件的另一实施例的制作方法流程示意图。图14至图16以及图2是对应图13所示的制作方法的工艺流程图。其制作方法包括以下步骤：
S210：提供一具有盲槽114的基板110。
本实施例中的基板110的材质以及盲槽114的形成方式与步骤S110中的相同，可参照步骤S110。如图14所示，本实施例与上一实施例的区别在于：本实施例是在基板110上开设盲槽114，即在基板110的其中一侧开设的槽的深度小于基板110的厚度。
S220：提供一芯片20，芯片20包括芯片主体22和导热层28。
S230：提供导热件50，并将导热件50与导热层28背离芯片主体22的一侧导热连接。
S240：将芯片20置于盲槽114中，并将芯片主体22贴设于盲槽114的底面上。
具体地，可以采用导电胶或者导电铜浆、银浆等将芯片主体22远离导热层28的一侧贴设于盲槽114的底面上。如图15所示，在本实施例中，可将芯片主体22与盲槽114的侧壁间隔设置，且可进一步将芯片主体22放置在盲槽114的中心位置，以在后续填充绝缘层时，绝缘层可以完全填充在芯片20的外部，提高填充质量。
S250：在盲槽114中设置绝缘层150，对绝缘层150和基板110进行热压，以形成封装体10，封装体10包覆芯片主体22，并露出部分导热件50。
如图16所示，绝缘层150填充在芯片20的外壁与盲槽114的内壁之间的区域。其中，绝缘层150的材质与前文所述的相同，在进行加热时，绝缘层150融化后填充在盲槽114中，且与基板110共同形成封装体10，芯片20埋入在封装体10中。
S260：在封装体10靠近导热层28的一侧设置金属层30，并将金属层30与导热件50导热连接。
其中，金属层30的设置方式以及将金属层30和导热件50导热连接的方法与上一实施例中的相同，此处不再赘述。
本实施例中，引脚24和焊盘62的形成方式与上一实施例中的相同，此处不再赘述。
以下将针对图3所示的芯片组件200介绍其制作方法。
本实施例与上一实施例的区别在于将金属层230与导热层228导热连接的方式。以下将对图3中的芯片组件200的制作方法进行详细说明。
请参阅图17，图17是图3中芯片组件的制作方法流程示意图。
在本实施例中，制成如图3所示的芯片组件的步骤包括：
M10：提供一基板，基板上设置有一安装空间。
M20：提供一芯片，芯片包括芯片主体和导热层，将芯片置于安装空间中。
M30：在安装空间中设置绝缘层，并对基板和绝缘层进行热压，以形成封装体，封装体包覆芯片。
M40：在封装体靠近导热层的一侧设置金属层，并将金属层与导热层导热连接。
本实施例中的步骤与形成图2所示的芯片组件的步骤的不同之处在于，本实施例不需要在进行封装之前在导热层上连接导热件。
其中，基板上的安装空间的形式可以为通槽或者盲槽，根据安装空间的形式不同，可以采用不同的封装方法。本实施例中的芯片的封装方法请参照图2所述的芯片的封装方法，此处不再赘述。
其中，将金属层与导热层导热连接的方法有两种：
第一种：如图18所示，将金属层与导热层导热连接的步骤包括：
M41a：在金属层上开设贯穿金属层并延伸至导热层的导通孔。
可以采用激光钻孔的方式在金属层上开设导通孔，设置在芯片主体上的导热层可以保护芯片，防止在激光钻孔的过程中对芯片造成烧伤或者击穿。
在导通孔内设置导热件，将金属层与导热层导热连接的方法有两种，分别为：
M42a：在导通孔内设置导热件，并将导热件分别与金属层和导热层导热连接。
其中，导热件可以为导热柱，导热柱的高度与导通孔40的高度相同，且导热柱的尺寸可以等于或者稍小于导通孔40的尺寸。导热柱的一端与导热层导热连接，另一端与金属层导热连接。通过在导通孔内设置导热柱即形成了如图3所示的芯片组件。
第二种：如图19所示，将金属层与导热层导热连接的步骤包括：
M41b：在金属层上开设贯穿金属层并延伸至导热层的导通孔。
M42b：在金属层远离封装体的一侧设置散热层，并且散热层进一步填充到导通孔中。
其中，散热层可以采用电镀的方式形成。具体地，可以对封装体设置金属层的一侧进行电镀，进而形成位于金属层远离封装体一侧的镀层和位于导通孔中的镀层，以上镀层即为散热层，通过电镀形成的散热层可以进一步增大金属层的体积，从而加快散热，提升散热效果。通过该方法，即可以形成如图4所示的芯片组件。
本申请还提供一种开关管，该开关管包括前文所述的芯片组件。本申请实施例中的开关管可以用于高清、液晶、等离子电视中，以取代传统的大功率晶体三级管。
区别于现有技术，本申请实施例通过在封装体的一侧设置金属层，并将金属层与芯片导热连接，从而利用金属层对封装体内的芯片进行散热，不需要再另外设置散热装置对封装体内的芯片进行散热，结构新颖且节约成本。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (19)

1.一种芯片组件，其特征在于，所述芯片组件包括：
封装体；
芯片，埋入在所述封装体中，包括芯片主体和与所述芯片主体电连接的引脚，所述引脚自所述芯片主体延伸到所述封装体外；
金属层，设置在所述封装体远离所述引脚的一侧，并与所述芯片主体导热连接，用于为所述芯片散热。
2.根据权利要求1所述的芯片组件，其特征在于，所述芯片为MOS芯片，所述引脚的数量有多个，且多个所述引脚均位于芯片主体的一侧。
3.根据权利要求1所述的芯片组件，其特征在于，所述引脚通过导电柱或导电孔的方式延伸到所述封装体外。
4.根据权利要求1所述的芯片组件，其特征在于，所述芯片组件还包括导热件，一端与所述芯片主体导热连接，另一端与所述金属层导热连接，以将所述芯片主体与所述金属层导热连接。
5.根据权利要求4所述的芯片组件，其特征在于，所述芯片还包括导热层，所述导热层设置在所述芯片主体靠近所述金属层一侧，所述导热件将所述导热层与所述金属层导热连接。
6.根据权利要求4所述的芯片组件，其特征在于，所述芯片组件进一步包括：
散热层，所述散热层设置在所述金属层远离所述封装体的一侧，所述散热层与所述导通孔内的导热件一体成型。
7.根据权利要求5所述的芯片组件，其特征在于，多个所述导热件呈矩阵型排布，且所述矩阵的面积小于所述导热层的面积。
8.根据权利要求1所述的芯片组件，其特征在于，所述封装体是由多个芯板依次层叠而成的印刷电路板。
9.根据权利要求1所述的芯片组件，其特征在于，所述封装体设置所述引脚的表面上还设置有信号层，所述信号层包括多个焊盘，所述引脚与所述焊盘电连接。
10.一种芯片组件的制作方法，其特征在于，所述制作方法包括：
提供一基板，所述基板上设置有一安装空间；
提供一芯片，所述芯片包括芯片主体和导热层；
提供导热件，并将所述导热件与所述导热层背离所述芯片主体的一侧导热连接；
将所述芯片置于所述安装空间中；
在所述安装空间中设置绝缘层，并对所述基板和所述绝缘层进行热压，以形成封装体，所述封装体包覆所述芯片，并露出部分所述导热件；和
在所述封装体靠近所述导热层的一侧设置金属层，并将所述金属层与所述导热件导热连接。
11.根据权利要求10所述的制作方法，其特征在于，所述绝缘层包括第一绝缘层和第二绝缘层；
所述制造方法包括:
提供一具有通槽的所述基板；
在所述基板的一侧贴置粘贴胶，所述粘贴胶覆盖所述通槽；
提供一芯片，所述芯片包括芯片主体和导热层；
提供导热件，并将所述导热件与所述导热层背离所述芯片主体的一侧导热连接；
将所述芯片置于所述通槽中，并将所述芯片贴设于所述粘贴胶上；
在所述通槽中设置第一绝缘层；
移除所述粘贴胶，并在所述基板移除所述粘贴胶的一侧设置第二绝缘层，对所述第一绝缘层、所述第二绝缘层和所述基板进行热压，以形成封装体，所述封装体包覆所述芯片，并露出部分所述导热件；和
在所述封装体靠近所述导热层的一侧设置金属层，并将所述金属层与所述导热件导热连接。
12.根据权利要求10所述的制作方法，其特征在于，所述制造方法还包括:
提供一具有盲槽的所述基板；
提供一芯片，所述芯片包括芯片主体和导热层；
提供导热件，并将所述导热件与所述导热层背离所述芯片主体的一侧导热连接；
将所述芯片置于所述盲槽中，并将所述芯片贴设于所述盲槽的底面上；
在所述盲槽中设置所述绝缘层，对所述绝缘层和所述基板进行热压，以形成封装体，所述封装体包覆所述芯片，并露出部分所述导热件；和
在所述封装体靠近所述导热层的一侧设置金属层，并将所述金属层与所述导热件导热连接。
13.根据权利要求10所述的制作方法，其特征在于，所述方法还包括：在所述封装体远离所述导热层的一侧设置与所述芯片主体电连接的引脚。
14.根据权利要求13所述的制作方法，其特征在于，所述引脚的形成方法包括：
在所述封装体远离所述导热层的一侧开设连接孔，所述连接孔漏出所述芯片主体；和
在所述连接孔内设置导电柱，所述导电柱与所述芯片主体电连接，以形成导电柱形式的引脚；或
在所述连接孔中电镀金属层，所述电镀金属层与所述芯片主体电连接，以形成导电孔形式的引脚。
15.根据权利要求13所述的制作方法，其特征在于，形成所述引脚之后还包括：
在所述封装体设置所述引脚的表面上设置包括多个焊盘的信号层，并将所述引脚与对应的所述焊盘电连接。
16.一种芯片组件的制作方法，其特征在于，所述制作方法包括：
提供一基板，所述基板上设置有一安装空间；
提供一芯片，所述芯片包括芯片主体和导热层，将所述芯片置于所述安装空间中；
在所述安装空间中设置绝缘层，并对所述基板和所述绝缘层进行热压，以形成封装体，所述封装体包覆所述芯片；
在所述封装体靠近所述导热层的一侧设置金属层，并将所述金属层与所述导热层导热连接。
17.根据权利要求16所述的制作方法，其特征在于，所述绝缘层包括第一绝缘层和第二绝缘层；
所述制造方法包括:
提供一具有通槽的所述基板；
在所述基板的一侧贴置粘贴胶，所述粘贴胶覆盖所述通槽；
将所述芯片置于所述通槽中，并将所述芯片贴设于所述粘贴胶上；
在所述基板远离所述粘贴胶的一侧及所述通槽中设置第一绝缘层；
移除所述粘贴胶，并在所述基板移除所述粘贴胶的一侧设置第二绝缘层，对所述第一绝缘层、所述第二绝缘层和所述基板进行热压，以形成封装体，所述封装体包覆所述芯片；
在所述封装体靠近所述导热层的一侧设置所述金属层，并将所述金属层与所述导热层导热连接。
18.根据权利要求16所述的制作方法，其特征在于，所述制造方法还包括:
提供一具有盲槽的所述基板；
将所述芯片置于所述盲槽中，并将所述芯片贴设于所述盲槽的底面上；
在所述基板开设所述盲槽的一侧及所述盲槽中设置所述绝缘层，所述绝缘层和所述基板共同形成封装体，所述封装体包覆所述芯片；和
在所述封装体靠近所述导热层的一侧设置金属层，并将所述金属层与所述导热层导热连接。
19.根据权利要求17或18所述的制作方法，其特征在于，将所述金属层与所述导热层导热连接的步骤包括：
在所述金属层上开设贯穿所述金属层并延伸至所述导热层的导通孔；和
在所述导通孔内设置导热件，并将所述导热件分别与所述金属层和所述导热层导热连接；或
在所述金属层远离所述封装体的一侧设置散热层，并且所述散热层进一步填充到所述导通孔中。
CN201810940358.0A 2018-08-17 2018-08-17 芯片组件及其制作方法 Pending CN110838475A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810940358.0A CN110838475A (zh) 2018-08-17 2018-08-17 芯片组件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810940358.0A CN110838475A (zh) 2018-08-17 2018-08-17 芯片组件及其制作方法

Publications (1)

Publication Number Publication Date
CN110838475A true CN110838475A (zh) 2020-02-25

Family

ID=69573530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810940358.0A Pending CN110838475A (zh) 2018-08-17 2018-08-17 芯片组件及其制作方法

Country Status (1)

Country Link
CN (1) CN110838475A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035794A (zh) * 2021-02-01 2021-06-25 珠海越亚半导体股份有限公司 芯片封装结构制作方法和芯片封装结构
WO2024045183A1 (zh) * 2022-09-02 2024-03-07 华为数字能源技术有限公司 电磁装置及电源设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144215A (ja) * 1999-11-17 2001-05-25 Nippon Avionics Co Ltd フリップチップ実装体
CN1828876A (zh) * 2005-01-14 2006-09-06 国际商业机器公司 用于半导体模块中的热耗散的方法和装置
CN102376677A (zh) * 2010-08-20 2012-03-14 旭德科技股份有限公司 半导体封装结构及半导体封装结构的制作方法
CN104733413A (zh) * 2015-03-27 2015-06-24 江阴长电先进封装有限公司 一种mosfet封装结构
CN106098654A (zh) * 2016-06-20 2016-11-09 东莞市联洲知识产权运营管理有限公司 一种散热优化的集成电路封装
CN107134440A (zh) * 2017-06-21 2017-09-05 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构及其制备方法
KR20170121666A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지
CN208819865U (zh) * 2018-08-17 2019-05-03 深南电路股份有限公司 开关管及其芯片组件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144215A (ja) * 1999-11-17 2001-05-25 Nippon Avionics Co Ltd フリップチップ実装体
CN1828876A (zh) * 2005-01-14 2006-09-06 国际商业机器公司 用于半导体模块中的热耗散的方法和装置
CN102376677A (zh) * 2010-08-20 2012-03-14 旭德科技股份有限公司 半导体封装结构及半导体封装结构的制作方法
CN104733413A (zh) * 2015-03-27 2015-06-24 江阴长电先进封装有限公司 一种mosfet封装结构
KR20170121666A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지
TWI630690B (zh) * 2016-04-25 2018-07-21 三星電機股份有限公司 扇出型半導體封裝
CN106098654A (zh) * 2016-06-20 2016-11-09 东莞市联洲知识产权运营管理有限公司 一种散热优化的集成电路封装
CN107134440A (zh) * 2017-06-21 2017-09-05 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构及其制备方法
CN208819865U (zh) * 2018-08-17 2019-05-03 深南电路股份有限公司 开关管及其芯片组件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035794A (zh) * 2021-02-01 2021-06-25 珠海越亚半导体股份有限公司 芯片封装结构制作方法和芯片封装结构
CN113035794B (zh) * 2021-02-01 2023-04-07 珠海越亚半导体股份有限公司 芯片封装结构制作方法和芯片封装结构
WO2024045183A1 (zh) * 2022-09-02 2024-03-07 华为数字能源技术有限公司 电磁装置及电源设备

Similar Documents

Publication Publication Date Title
KR100310398B1 (ko) 열전도체를구비한패드어레이반도체소자및그제조방법
US6900535B2 (en) BGA/LGA with built in heat slug/spreader
US6002169A (en) Thermally enhanced tape ball grid array package
KR960003766B1 (ko) 플래스틱 핀 그리드 어레이 패키지 제조 방법
KR950008241B1 (ko) 필름 캐리어 테이프 및 그것을 내장한 적층형 멀티칩 반도체 장치와 그의 제조방법
US8003416B2 (en) Method of making a semiconductor chip assembly with a post/base heat spreader and dual adhesives
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
KR100442880B1 (ko) 적층형 반도체 모듈 및 그 제조방법
KR20190018812A (ko) 반도체 패키지와 이를 구비하는 전자 기기
US5473511A (en) Printed circuit board with high heat dissipation
CN107123601B (zh) 一种高散热器件封装结构和板级制造方法
US7951622B2 (en) Method of making a semiconductor chip assembly with a post/base heat spreader and a signal post
WO2006076101A2 (en) A method to manufacture a universal footprint for a package with exposed chip
CN107896421B (zh) 一种快速散热的pcb
JPH0917919A (ja) 半導体装置
CN208819865U (zh) 开关管及其芯片组件
US20140048313A1 (en) Thermally enhanced wiring board with thermal pad and electrical post
JP4875925B2 (ja) 多層配線板及びその製造方法
JP2010073851A (ja) 半導体装置
CN111132476A (zh) 双面线路散热基板的制备方法
CN110838475A (zh) 芯片组件及其制作方法
CN111031687A (zh) 制备散热电路板的方法
JP2784522B2 (ja) 電子部品搭載用基板及びその製造法
CN111148353B (zh) 具有铜基散热体的电路板的制备方法
CN111093320A (zh) 金属散热双面电路板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination