JP5607092B2 - パッケージ構造およびその製造方法 - Google Patents
パッケージ構造およびその製造方法 Download PDFInfo
- Publication number
- JP5607092B2 JP5607092B2 JP2012041626A JP2012041626A JP5607092B2 JP 5607092 B2 JP5607092 B2 JP 5607092B2 JP 2012041626 A JP2012041626 A JP 2012041626A JP 2012041626 A JP2012041626 A JP 2012041626A JP 5607092 B2 JP5607092 B2 JP 5607092B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dry film
- metal
- circuit
- seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000010410 layer Substances 0.000 claims description 421
- 229910052751 metal Inorganic materials 0.000 claims description 138
- 239000002184 metal Substances 0.000 claims description 138
- 239000000758 substrate Substances 0.000 claims description 78
- 239000002335 surface treatment layer Substances 0.000 claims description 44
- 150000001875 compounds Chemical class 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 19
- 238000009713 electroplating Methods 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 2
- 230000017525 heat dissipation Effects 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- LPOIGVZLNWEGJG-UHFFFAOYSA-N n-benzyl-5-(4-methylpiperazin-1-yl)-2-nitroaniline Chemical compound C1CN(C)CCN1C1=CC=C([N+]([O-])=O)C(NCC=2C=CC=CC=2)=C1 LPOIGVZLNWEGJG-UHFFFAOYSA-N 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Led Device Packages (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
この発明は、パッケージ構造およびその製造方法に関する。特に、この発明は、良好な熱放散性を備えたパッケージ構造およびその製造方法に関する。
チップパッケージの目的は、露出されたチップ（bare chip）を保護し、チップの接点密度を低下させ、かつチップに良好な熱放散性を提供することにある。従来のパッケージ方法は、ワイヤーボンディング（wire bonding）やフリップチップボンディング（flip chip bonding）を介して、パッケージ基板にチップを装着し、それによりチップの結合部がパッケージ基板に電気接続される。従って、チップの結合分布は、次の階層の外部デバイスの結合分布を満足させるようにパッケージ基板を介して再分布される。
現在の一般的な発光ダイオード（light emitting diode = LED）パッケージ構造において、LEDチップが使用される前に、LEDチップがパッケージされる必要があるとともに、発光する時、LEDチップが大量の熱を発生させる。もしも発生された熱が十分に放散できず、かつLEDパッケージ構造中に継続して蓄積されるならば、LEDパッケージ構造の温度が継続的に増大する。従って、過熱のために、LEDチップの輝度を減少させ、寿命を短縮させ、そして、もしも重大であれば、LEDチップの永久的な損傷さえも引き起こすかもしれない。ここで採用するLEDパッケージ構造は、LEDチップの散熱のために散熱器（heat sink）が配置される。
従来のパッケージ基板は、主に複数のパターン導電層と少なくとも一つの絶縁層で構成される。絶縁層は、絶縁のために２つの隣接したパターン導電層の間に配置される。散熱器は、接着層を介してパッケージ基板の下表面上に固定される。通常、LEDチップは、パッケージ基板に電気接続される。LEDチップにより発生した熱は、パターン導電層と絶縁層を介して導熱のため散熱器に伝送される。しかし、接着層と絶縁層は、低い熱伝導性を有するため、LEDチップにより発生した熱が絶縁層と接着層を介して散熱器に伝送されるときに熱抵抗が増大し、その結果、導熱の効果がなくなる。更に、散熱器が接着層を介してパッケージ基板の底面に接着されたとき、全パッケージ構造の厚さを効果的に減少することができない。このように、設計者は、LEDチップにより発生した熱エネルギーを効率的に外部環境へ伝送すること、及び全パッケージ構造の厚さを減少させることに焦点を当てて研究開発を行っている。
本発明の目的は、良好な熱放散性を備えたパッケージ構造を提供することにある。
本発明の目的は、上記パッケージ構造を製造するためのパッケージ構造製造方法を提供することにある。
本発明は、パッケージ構造を製造する方法を提供する。金属基板が提供される。金属基板は、互いに背向する上表面と下表面を有する。シード層が上表面上に形成される。パターンドライフィルム層は、金属基板の下表面とシード層に形成される。パターンドライフィルム層は、シード層の一部を露出する。パターンドライフィルム層を電気メッキマスクとして使用して、パターンドライフィルム層により露出されたシード層の一部上に、回路層が電気メッキされる。パターンドライフィルム層が除去される。チップが回路層に接合される。チップが回路層に連接される。モールドコンパウンドは、チップ、回路層、シード層の一部を封止するよう金属基板に形成される。金属基板の一部とシード層の一部は、モールドコンパウンドの一部を露出するよう除去される。
本発明の実施の形態では、パッケージ構造を製造する方法では、更に、パターンドライフィルム層を除去する前に、回路層上に表面処理層を形成するステップを含む。
本発明の実施の形態では、金属基板の一部及びシード層の一部を除去する方法が、エッチングステップを含む。
本発明は、更に、パッケージ構造を製造する方法を提供する。金属基板は、互いに対向する上表面と下表面、及び上表面と下表面に連接する側面を有する金属基板が提供される。シード層が、金属基板の上表面、下表面及び側面上に形成される。パターンドライフィルム層が金属基板の上表面と下表面上に形成される。パターンドライフィルム層が金属基板の上表面上に形成されるシード層の一部を露出する。パターンドライフィルム層を電気メッキマスクとして使用して、パターンドライフィルム層により露出されたシード層の一部上に、回路層が電気メッキされる。パターンドライフィルム層、金属基板及び下表面と側面上に形成されたシード層の一部が除去される。絶縁層と絶縁層上に配置される第1金属層が、シード層の残りの部分上でラミネートされる。絶縁層は、複数の開口を有する。回路層は、絶縁層と絶縁層上に位置する第1金属層と相対し、それぞれシード層の残りの部分の相対する両側に配置され、交互配列される。開口は、回路層の下に形成されたシード層の一部を露出する。第2金属層は、開口により露出されたシード層の一部上に形成される。第2金属層は、シード層の一部と第1金属層に連接する。第1金属層の一部と回路層の下方に形成される部分以外のシード層の一部は、絶縁層の一部を露出するように除去される。チップは回路層に接合される。チップと回路層は、電気接続される。モールドコンパウンドがチップと回路層を包み、絶縁層の一部をカバーするように形成される。
本発明の実施の形態において、パッケージ構造を製造する方法は、更に、パターンドライフィルム層、金属基板、金属基板の下表面と側面上に形成されたシード層の一部を除去する前に回路層上に表面処理層を形成することを含む。
本発明の実施の形態において、第2金属層を形成するステップが、シード層の第1表面上に第1ドライフィルム層を形成し、第1ドライフィルム層がシード層の第1表面と回路層を覆うステップと、第1金属層上に第2ドライフィルム層を形成し、第2ドライフィルム層が第1表面に対向するシード層の第2表面の一部を露出させるステップと、第2ドライフィルム層を電気メッキマスクとして使用して第2ドライフィルム層により露出されたシード層の第2表面の一部上に第2金属層を電気メッキするステップと、回路層と第1金属層を露出するように第1ドライフィルム層と第2ドライフィルム層を除去するステップとを含む。
本発明は、金属基板、回路層、チップ、モールドコンパウンドを含むパッケージ構造を提供することを目的とする。金属基板は互いに対向する上表面と下表面、及び上表面と下表面を連接する複数の開口を有する。回路層は、金属基板の上表面上に配置される。チップは、回路層上に配置され、回路層と電気接続される。モールドコンパウンドは、チップと回路層を封止する。モールドコンパウンドの底面は、金属基板の上表面と実質的に揃えられる。金属基板の開口は、モールドコンパウンドの底面の一部を露出する。
本発明の実施の形態において、パッケージ構造は、更に表面処理層とシード層を含む。表面処理層は、回路層上に配置される。シード層は、金属基板の上表面上に配置され、回路層と金属層の間に挟まれる。
本発明は、更に、絶縁層、回路層、第1金属層、第2金属層、チップ及びモールドコンパウンドを含むパッケージ構造の提供を目的とする。絶縁層は、互いに対向する上表面と下表面、及び上表面と下表面に連接する複数の開口を有する。回路層は、絶縁層の頂面上に配置される。回路層は、対応する開口の上方に配置され、頂面の一部を露出する。第1金属層は、絶縁層の底面上に配置され、頂面の一部と開口を露出する。第2金属層は、絶縁層の開口の中に配置され、回路層と第1金属層に連接する。第2金属層の側面は、絶縁層の頂面に実質的に揃えられる。チップは、回路層上に配置され、回路層と電気接続される。モールドコンパウンドは、チップと回路層を封止し、絶縁層の頂面の一部を覆う。
本発明の実施の形態において、パッケージ構造が、更に、表面処理層とシード層を含む。表面処理層は、回路層上に配置される。シード層は、回路層と第2金属層及び絶縁層の一部の間に配置される。
本発明では、金属基板は、キャリアとして適用され、回路層は、メッキ法（plating）により形成される。そこで、チップが回路層上に配置されるとき、チップにより発生される熱は回路層と金属基板を介して外界へ急速に伝達される。従って、本発明のパッケージ構造は、優れた散熱性を有する。
以下、この発明を実施するための形態を図面に基づいて説明する。
図１Ａ〜図１Ｅは、この発明の実施形態にかかるパッケージを製造する方法を示す断面図である。図１Ａにおいて、本発明の実施形態にかかるパッケージ構造を製造する方法において、先ず金属基板１１０が提供される。詳しくは、この実施の形態の金属基板１１０は、互いに対向する上表面１１２と下表面１１４を有する。シード層１２０が上表面１１２上に形成される。金属基板１１０の材料は、例えば、銅又はアルミニウムなどの高伝導性の金属や例えば銅合金やアルミニウム合金などの合金を含む。しかしながら、本発明では、それに限定するものではない。シード層１２０は、例えば、メッキプロセスを介して、金属基板１１０の上表面１１２上に電気メッキされる化学銅層である。
図１Ａ〜図１Ｅは、この発明の実施形態にかかるパッケージを製造する方法を示す断面図である。図１Ａにおいて、本発明の実施形態にかかるパッケージ構造を製造する方法において、先ず金属基板１１０が提供される。詳しくは、この実施の形態の金属基板１１０は、互いに対向する上表面１１２と下表面１１４を有する。シード層１２０が上表面１１２上に形成される。金属基板１１０の材料は、例えば、銅又はアルミニウムなどの高伝導性の金属や例えば銅合金やアルミニウム合金などの合金を含む。しかしながら、本発明では、それに限定するものではない。シード層１２０は、例えば、メッキプロセスを介して、金属基板１１０の上表面１１２上に電気メッキされる化学銅層である。
図１Ｂを参照すると、パターンドライフィルム層１３０は、金属基板１１０の下表面１１４とシード層１２０上に形成される。パターンドライフィルム層１３０は、シード層１２０の一部を露出するとともに、金属基板１１０の下表面１１４を完全に覆う。次に、パターンドライフィルム層１３０を電気メッキマスクとして使用して、パターンドライフィルム層１３０により露出された部分のシード層１２０に回路層１４０が電気メッキされる。特に、本発明の実施の形態では、回路層１４０の線幅と厚さは、パターンドライフィルム層１３０により調節することができる。ここでは、回路層１４０の線幅は、例えば、３０μｍより小さいので、従来の線幅を有する従来の回路層と比較して、本発明の実施の形態の回路層１４０は、ミクロファイン（microfine ）回路層とみなすことができる。
図１Ｂと図１Ｃを参照すると、表面処理層１５０は、回路層１４０上に形成される。表面処理層１５０を形成する方法は、以下を含む。例えば、表面処理層１５０は、パターンドライフィルム層１３０を電気メッキマスクとして利用することにより、回路層１４０上に電気メッキされる。表面処理層１５０は、例えば、ニッケル層、金層、銀層、ニッケル-パラジウム-金層又はその他の適切な材料層であるが、本発明は、それに限るものではない。図１Ｃを参照すると、パターンドライフィルム１３０は、金属基板１１０の上表面１１２上に配置されるシード層１２０の一部及び金属基板１１０の下表面１１４を露出するように除去される。
図１Ｄを参照すると、チップ１６０は、回路層１４０上に形成される表面処理層１５０に接合される。チップ１６０は、複数のはんだワイヤー１８０を介して回路層１４０上の表面処理層に電気接続する。そして、モールドコンパウンド１７０は、金属基板１１０上に形成される。モールドコンパウンド１７０は、チップ１６０、はんだワイヤー１８０、表面処理層１５０、回路層１４０及びシード層１２０の一部を封止する。
図１Ｅを参照すると、金属基板１１０の一部及びシード層１２０の一部は、モールドコンパウンド１７０の一部を露出するように除去される。金属基板１１０の一部及びシード層１２０の一部を除去する方法は、例えば、エッチングステップである。ここで、パッケージ構造１００の製造は完成される。
構造に関して、図１Ｅを参照すると、本発明の実施の形態におけるパッケージ構造１００は、金属基板１１０、シード層１２０、回路層１４０、表面処理層１５０、チップ１６０、モールドコンパウンド１７０及びはんだワイヤー１８０を含む。金属基板１１０は、互いに対向する上表面１１２と下表面１１４、及び上表面１１２と下表面１１４と連接する複数の開口１１６を有する。シード層１２０は、金属基板１１０の上表面１１２上に配置される。回路層１４０は、金属基板１１０の上表面１１２上に配置される。シード層１２０は、回路層１４０と金属基板１１０との間に挟まれる。表面処理層１５０は、回路層１４０上に配置される。チップ１６０は、回路層１４０上の表面処理層１５０上に配置される。チップ１６０は、はんだワイヤー180を介して、回路層１４０上に形成された表面処理層１５０に電気接続される。モールドコンパウンド１７０は、チップ１６０と回路層１４０を封止する。モールドコンパウンド１７０の底面１７２は、実質的に金属基板１１０の上表面１１２と揃えられる。金属基板１１０の開口１１６は、モールドコンパウンド１７０の底面１７２の一部を露出する。
本発明の実施の形態では、金属基板１１０は、キャリアとして適用され、回路層１４０は、メッキプロセスにより形成される。このように、チップ１６０が回路層１４０上の表面処理層１５０上に配置されるとき、チップ１６０により発生する熱は、表面処理層１５０、回路層１４０及び金属基板１１０を介して急速に外部へ伝達される。本発明の実施の形態のパッケージ構造１００は、このように優れた熱放散性を有する。その上、本発明の実施の形態において、回路層１４０の線幅及び厚さがパターンドライフィルム層１３０を介して調整することができるので、必要とされるミクロファイン回路層はこのように形成することができる。
本発明は、チップ１６０と回路層１４０上に配置される表面処理層１５０の間のボンディングの種類を制限するものではないことに注意しなければならない。特に、チップ１６０はここでは、ワイヤーボンディングを介して回路層１４０上方の表面処理層１５０と電気接続しているが、その他の実施の形態では、チップ１６０は、フリップチップボンディング（flip chip bonding）により回路層１４０上方の表面処理層１５０と電気接続してもよい。従って、前述したチップ１６０と回路層１４０の間のボンディングの種類は、単に説明のためであり、本発明を制限するものではない。
図２Ａから図２Ｉは、この発明のその他の実施形態にかかるパッケージ構造の製造方法を示す断面図である。図２Ａを参照すると、本発明の実施の形態のパッケージ構造の製造方法において、先ず、金属基板２１０が提供される。詳しくは、金属基板２１０は、互いに対向する上表面２１２と下表面２１４、及び上表面２１２と下表面２１４に連接する側面２１６を有する。シード層２２０は、上表面２１２、下表面２１４、側面２１６上に形成される。金属基板２１０の材料は、例えば、銅又はアルミニウムなどの高伝導性の金属や例えば銅合金やアルミニウム合金などの合金を含む。しかしながら、本発明では、それに限定するものではない。シード層２２０は、例えば、メッキプロセスを介して、金属基板２１０の上表面２１２、下表面２１４、側面２１６上に電気メッキされる化学銅層である。
図２Ｂを参照すると、パターンドライフィルム層２３０は、金属基板２１０の上表面２１２と下表面２１４上に形成される。パターンドライフィルム層２３０は、金属基板２１０の上表面２１２上に形成されるシード層２２０の一部を露出する。続いて、回路層２４０は、パターンドライフィルム層２３０をメッキマスクとして使用してパターンドライフィルム層２３０により露出されたシード層２２０の一部上に電気メッキされる。特に、本発明の実施の形態では、回路層２４０の線幅と厚さは、パターンドライフィルム層２３０により調節することができる。ここでは、回路層２４０の線幅は、例えば、３０μｍより小さいので、従来の線幅を有する従来の回路層と比較して、本発明の実施の形態の回路層２４０は、ミクロファイン回路層とみなすことができる。
図２Ｂと２Ｃを同時に参照すると、表面処理層２５０は、回路層２４０上に形成される。表面処理層２５０の形成の方法は以下を含む。例えば、表面処理層２５０は、パターンドライフィルム層２３０を電気メッキマスクとして利用することにより、回路層２４０上に電気メッキされる。表面処理層２５０は、例えば、ニッケル層、金層、銀層、ニッケル-パラジウム-金層又はその他の適切な材料層であるが、本発明は、それに限るものではない。
図２Ｃと２Ｄを同時に参照すると、パターンドライフィルム２３０、金属基板２１０、金属基板２１０の下表面２１４と側面２１６の上に形成される部分のシード層２２０が除去される。ここで、シード層２２０の残りの部分は、互いに対向する第1表面２２２と第２表面２２４を有する。回路層２４０と回路層２４０上に重なる表面処理層２５０は、シード層２２０の第1表面２２２上に位置する。
図２Ｅを参照すると、絶縁層２６０と絶縁層２６０上に配置される第1金属層２７０は、シード層２２０の残りの部分にラミネートされる。絶縁層２６０とその上の第1金属層２７０は、シード層２２０の第2表面２２４上に配置される。絶縁層２６０は、互いに対向する頂面２６２と底面２６４及び複数の開口２６６を有する。詳しくは、回路層２４０は、絶縁層２６０と絶縁層２６０上の第1金属層２７０と相対し、それぞれシード層２６０の残りの部分の相対する両側に配置され、交互配列される。絶縁層２６０の頂面２６２は、シード層２２０の第2表面２２４に連接する。開口２６６は、回路層２４０の下方に位置する部分のシード層２２０を露出する。つまり、開口２６６は、シード層２２０の第2表面２２４の一部を露出する。本発明の実施の形態では、第1金属層２７０は、絶縁層２６０の底面２６４上に配置される。絶縁層２６０と第1金属層２７０は、共形に配置される。開口２６６を形成する方法は、例えば、機械ドリルまたはレーザードリルである。
次に、図２Ｆを参照すると、第１ドライフィルム層２９２がシード層２２０の第１表面２２２上に形成され、第２ドライフィルム層２９４が第1金属層２７０上に形成される。ここで、第１ドライフィルム層２９２は、シード層２２０の第1表面２２２と回路層２４０を覆い、第２ドライフィルム層２９４は、シード層２２０の第２表面２２４の一部を露出する。それから、第２金属層２７５は、第２ドライフィルム層２９４を電気メッキマスクとして使用して、第２ドライフィルム層２９４により露出されたシード層２２０の部分の第２表面２２４に電気メッキされる。第２金属層２７５は、シード層２２０の第２表面２２４の露出された部分と第１金属層２７０に連接する。さらに、第２金属層２７５の材料は、例えば高伝導性の金属、例えば銅、アルミニウム、銀又は金など単一金属や例えば銅合金やアルミニウム合金などの合金を含む。しかしながら、本発明では、それに限定するものではない。
図２Ｇを参照すると、第１ドライフィルム層２９２と第２ドライフィルム層２９４は、回路層２４０、表面処理層２５０、第１金属層２７０を露出するように除去される。
図２Ｈを参照すると、第１金属層２７０の一部と回路層２４０の下方部分以外の部分のシード層２２０が、絶縁層２６０の頂面２６２の一部と底面２６４の一部を露出するように除去される。
図２Ｉを参照すると、チップ２８０は、回路層２４０上に形成された表面処理層２５０に接合される。チップ２８０は、複数のはんだワイヤー２９６を介して回路層２４０に電気接続される。後に、モールドコンパウンド２８５は、チップ２８０、はんだワイヤー２９６、表面処理層２５０及び回路層２４０を封止するように形成され、絶縁層２６０の露出された頂面２６２を覆う。ここで、パッケージ構造２００の製造は完成される。
構造に関して、図２Ｉを参照すると、本発明の実施の形態のパッケージ構造２００は、シード層２２０、回路層２４０、表面処理層２５０、絶縁層２６０、第１金属層２７０、第２金属層２７５、チップ２８０、モールドコンパウンド２８５及びはんだワイヤー２９６を含む。絶縁層２６０は、互いに対向する頂面２６２と底面２６４、及び頂面２６２と底面２６４に連接する開口２６６を有する。回路層２４０は、絶縁層２６０の頂面２６２上に配置される。回路層２４０は、対応する開口２６６の上方に対応するように配置され、頂面２６２の一部を露出する。表面処理層２５０は、回路層２４０上に配置される。第１金属層２７０は、絶縁層２６０の底面２６４上に配置され、開口２６６を露出する。第２金属層２７５は、絶縁層２６０の開口２６６中に配置され、回路層２４０と第1金属層２７０に接続する。第２金属層２７５の上表面は、絶縁層２６０の頂面２６２と実質的に揃えられる。シード層２２０は、回路層２４０、第２金属層２７５及び絶縁層２６０の一部の間に配置される。チップ２８０は、回路層２４０上に配置され、はんだワイヤー２９６を介して回路層２４０に電気接続される。モールドコンパウンド２８５は、チップ２８０、表面処理層２５０及び回路層２４０を封止し、絶縁層２６０の露出された頂面２６２を覆う。
本発明の実施の形態では、金属基板２１０がキャリアとして適用され、回路層２４０がメッキプロセスによって形成される。表面処理層２５０が形成された後、金属基板２１０とシード層２２０の一部が除去される。従って、本実施の形態のパッケージ構造２００は、キャリアを含まず、このようにより薄いパッケージ厚さを有する。さらにまた、チップ２８０は、回路層２４０上の表面処理層２５０上に配置され、第２金属層２７５が回路層２４０と第１金属層２７０に接続する。チップ２８０により発生した熱は、表面処理層２５０、回路層２４０、シード層２２０、第２金属層２７５、第１金属層２７０を介して外界へ急速に伝達される。本実施の形態のパッケージ構造２００は、このように優れた散熱性を有する。加えて、回路層２４０の線幅及び厚さは、本実施の形態において、必要とされるミクロファイン回路層を製造するためにパターンドライフィルム層２３０を介して調整することができる。
本発明は、チップ２８０と回路層２４０上に配置される表面処理層２５０の間のボンディングの種類を制限するものではないことに注意しなければならない。特に、チップ２８０はここでは、ワイヤーボンディングを介して回路層２４０上方の表面処理層２５０と電気接続しているが、その他の実施の形態では、チップ２８０は、フリップチップボンディング（flip chip bonding）により回路層２４０上方の表面処理層２５０と電気接続してもよい。従って、前述したチップ２８０と回路層２４０の間のボンディングの種類は、単に説明のためであり、本発明を制限するものではない。
まとめると、本発明では、金属基板は、キャリアに適用され、回路層は、メッキプロセスにより形成される。従って、チップが回路層上に形成され、チップにより発生した熱が回路層と金属基板を介して急速に外界へ伝達される。それにより、本発明のパッケージ構造は、優れた散熱性を有する。他方、金属基板は、表面処理層が形成された後除去することができる。さらに、より優れた散熱性のパッケージ構造は、絶縁層と第1金属層をラミネートして、それから、第２金属層を電気メッキすることにより形成してもよい。それゆえ、本実施の形態のパッケージ構造は、キャリアを含まないので、より薄いパッケージ厚さを有し、チップにより発生した熱が表面保護層、回路層、第２金属層、第１金属層を介して急速に外界へ伝達され、本発明のパッケージ構造は、優れた散熱性を具えることができる。加えて、回路層の線幅と厚さは、本実施の形態において、必要とされるミクロファイン回路層を製造するためにパターンドライフィルム層を介して調整することができる。
以上のように、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
本発明は、優れた散熱性を有するパッケージ構造及びその製造方法に関するものである。
１００，２００ パッケージ構造
１１０，２１０ 金属基板
１１２，２１２ 上表面
１１４，２１４ 下表面
１１６ 開口
１２０，２２０ シード層
１３０，２３０ パターンドライフィルム層
１４０，２４０ 回路層
１５０，２５０ 表面保護層
１６０，２８０ チップ
１７０，２８５ モールドコンパウンド
１７２ 底面
１８０，２９６ はんだワイヤー
２１６ 側面
２２２ 第１面
２２４ 第２面
２６０ 絶縁層
２６２ 頂面
２６４ 底面
２６６ 開口
２７０ 第１金属層
２７５ 第２金属層
２９２ 第１ドライフィルム層
２９４ 第２ドライフィルム層
１１０，２１０ 金属基板
１１２，２１２ 上表面
１１４，２１４ 下表面
１１６ 開口
１２０，２２０ シード層
１３０，２３０ パターンドライフィルム層
１４０，２４０ 回路層
１５０，２５０ 表面保護層
１６０，２８０ チップ
１７０，２８５ モールドコンパウンド
１７２ 底面
１８０，２９６ はんだワイヤー
２１６ 側面
２２２ 第１面
２２４ 第２面
２６０ 絶縁層
２６２ 頂面
２６４ 底面
２６６ 開口
２７０ 第１金属層
２７５ 第２金属層
２９２ 第１ドライフィルム層
２９４ 第２ドライフィルム層
Claims (10)
- 互いに対向する上表面と下表面を有し、前記上表面の上にシード層が形成されている金属基板を提供するステップと、
前記金属基板の前記下表面と前記シード層上にパターンドライフィルム層を形成し、前記パターンドライフィルム層が前記シード層の一部を露出するステップと、
前記パターンドライフィルム層を電気メッキマスクとして使用して、前記パターンドライフィルム層により露出された前記シード層の前記一部上に回路層をメッキするステップと、
前記パターンドライフィルム層を除去するステップと、
チップを前記回路層に接合し、前記チップが前記回路層に電気接続されるステップと、
前記金属基板上にモールドコンパウンドを形成し、前記モールドコンパウンドが前記チップ、前記回路層、前記シード層の前記一部を封止するステップと、
前記モールドコンパウンドの一部が露出するように前記金属基板の一部と前記シード層の一部を除去するステップと、
を備えるパッケージ構造を製造する方法。 - さらに、前記パターンドライフィルム層を除去する前に、前記回路層上に表面処理層を形成するステップを含む請求項１記載のパッケージ構造を製造する方法。
- 前記金属基板の前記一部と前記シード層の前記一部を除去する方法がエッチングステップを含む請求項１記載のパッケージ構造を製造する方法。
- 互いに対向する上表面と下表面、及び前記上表面と下表面に接続する側面を有する金属基板を提供し、その内シード層が前記上表面、前記下表面、前記側面上に形成されるステップと、
前記金属基板の前記上表面と前記下表面上にパターンドライフィルム層を形成し、前記パターンドライフィルム層が前記金属基板の前記上表面上に形成された前記シード層の一部を露出するステップと、
前記パターンドライフィルム層を電気メッキマスクとして使用して、前記パターンドライフィルム層により露出された前記シード層の前記一部上に回路層をメッキするステップと、
前記パターンドライフィルム層、前記金属基板、前記下表面と前記側面上に形成された前記シード層の一部を除去するステップと、
絶縁層と前記シード層の残りの部分上の絶縁層上に配置された第１金属層をラミネートし、そのうち、前記絶縁層が複数の開口を有し、前記回路層が、前記絶縁層と前記絶縁層上に配置される前記第１金属層と相対して、それぞれが前記シード層の前記残りの部分の相対する両側に交互配列に配置され、前記開口が前記回路層の下方に形成された前記シード層の一部を露出するステップと、
前記開口により露出された前記シード層の前記一部上に第２金属層を形成し、前記第２金属層が前記シード層の前記一部と前記第１金属層に接続するステップと、
前記絶縁層の一部を露出するように、前記第1金属層の一部と前記回路層の下方に形成された部分以外の前記シード層の一部を除去するステップと、
チップを前記回路層に接合し、前記チップと前記回路層が電気接続されるステップと、
前記チップと前記回路層を封止するようにモールドコンパウンドを形成し、前記絶縁層の前記一部を覆うステップと、
を備えるパッケージ構造を製造する方法。 - 前記方法がさらに、
前記パターンドライフィルム層、前記金属基板、前記下表面と前記側面上に形成された前記シード層の前記一部を除去する前に、前記回路層上に表面処理層を形成するステップを含む請求項４記載のパッケージ構造を製造する方法。 - 前記第２金属層を形成するステップが、
前記シード層の第１表面上に第１ドライフィルム層を形成し、前記第１ドライフィルム層が前記シード層の前記第1表面及び前記回路層を覆うステップと、
前記第1金属層上に第２ドライフィルム層を形成し、前記第２ドライフィルム層が、前記第１表面に相対する前記シード層の第２表面の一部を露出するステップと、
前記第２ドライフィルム層を電気メッキマスクとして使用して、前記第２ドライフィルム層により露出された前記シード層の前記第２表面の前記一部上に前記第２金属層をメッキするステップと、
前記回路層と前記第１金属層を露出するように前記第1ドライフィルム層と前記第２ドライフィルム層を除去するステップと、
を含む請求項４記載のパッケージ構造を製造する方法。 - 互いに対向する上表面と下表面、及び前記上表面と前記下表面に接続する複数の開口を有する金属基板と、
前記金属基板の前記上表面上に形成される回路層と、
前記回路層上に配置され、前記回路層に電気接続されるチップと、
前記チップと前記回路層を封止するモールドコンパウンドとを備え、
そのうち、前記モールドコンパウンドの底面が前記金属基板の前記上表面と実質的に揃えられるとともに、前記金属基板の前記開口が、前記モールドコンパウンドの前記底面の一部を露出するパッケージ構造。 - 更に、
前記回路層上に配置される表面処理層と、
前記金属基板の前記上表面上に配置され、前記回路層と前記金属基板の間に挟まれるシード層とを含む請求項７に記載のパッケージ構造。 - 互いに対向する頂面と底面、及び前記頂面と前記底面に接続する複数の開口を有する絶縁層と、
前記絶縁層の前記頂面上に配置され、前記開口の上方に対応して設置され、前記頂面の一部を露出する回路層と、
前記絶縁層の前記底面上に配置され、前記頂面の一部と前記開口を露出する第１金属層と、
前記絶縁層の前記開口の中に配置され、前記回路層と前記第１金属層に接続する第２金属層であって、そのうち前記第２金属層の上表面が前記絶縁層の頂面と実質的に揃えられる第２金属層と、
前記回路層上に配置され、前記回路層と電気接続するチップと、
前記チップと前記回路層を封止し、前記絶縁層の前記頂面の前記一部を覆うモールドコンパウンドとを含むパッケージ構造。 - 前記回路層上に配置される表面処理層と、
前記回路層、前記第２金属層、前記絶縁層の一部の間に配置されるシード層とを含む請求項９に記載のパッケージ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100117790A TWI445100B (zh) | 2011-05-20 | 2011-05-20 | 封裝結構及其製作方法 |
| TW100117790 | 2011-05-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012244160A JP2012244160A (ja) | 2012-12-10 |
| JP5607092B2 true JP5607092B2 (ja) | 2014-10-15 |
Family
ID=47155493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012041626A Expired - Fee Related JP5607092B2 (ja) | 2011-05-20 | 2012-02-28 | パッケージ構造およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8541881B2 (ja) |
| JP (1) | JP5607092B2 (ja) |
| CN (1) | CN102790140B (ja) |
| TW (1) | TWI445100B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9246390B2 (en) | 2008-04-16 | 2016-01-26 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
| TW201351515A (zh) * | 2012-06-07 | 2013-12-16 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
| CN109346593A (zh) * | 2018-09-19 | 2019-02-15 | 中山市瑞宝电子科技有限公司 | 基于切割技术的陶瓷支架围坝成型方法 |
| WO2021044274A1 (en) * | 2019-09-03 | 2021-03-11 | 3M Innovative Properties Company | Optical films and methods of manufacturing such optical films |
| CN111007665B (zh) * | 2019-12-25 | 2022-03-04 | 常州欣盛半导体技术股份有限公司 | 一种眼球追踪感测器的线路结构及其加工方法 |
| CN113464871B (zh) * | 2021-06-30 | 2023-08-15 | 江西新菲新材料有限公司 | 灯膜及其制备方法、电子设备 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3166490B2 (ja) | 1994-07-06 | 2001-05-14 | 日立電線株式会社 | Ｂｇａ型半導体装置 |
| US5903052A (en) * | 1998-05-12 | 1999-05-11 | Industrial Technology Research Institute | Structure for semiconductor package for improving the efficiency of spreading heat |
| US6451627B1 (en) * | 1999-09-07 | 2002-09-17 | Motorola, Inc. | Semiconductor device and process for manufacturing and packaging a semiconductor device |
| JP2001156212A (ja) | 1999-09-16 | 2001-06-08 | Nec Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP2003332508A (ja) * | 2002-05-16 | 2003-11-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP4073294B2 (ja) * | 2002-11-06 | 2008-04-09 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP4386763B2 (ja) * | 2004-03-05 | 2009-12-16 | ローム株式会社 | 半導体装置 |
| JP2006278914A (ja) * | 2005-03-30 | 2006-10-12 | Aoi Electronics Co Ltd | 半導体装置の製造方法、半導体装置および樹脂封止体 |
| JP4819471B2 (ja) * | 2005-10-12 | 2011-11-24 | 日本電気株式会社 | 配線基板及び配線基板を用いた半導体装置並びにその製造方法 |
| JP2007109914A (ja) * | 2005-10-14 | 2007-04-26 | Sony Corp | 半導体装置の製造方法 |
| CN100585890C (zh) * | 2006-11-06 | 2010-01-27 | 南茂科技股份有限公司 | 发光芯片封装体及其制造方法 |
| US7875988B2 (en) * | 2007-07-31 | 2011-01-25 | Seiko Epson Corporation | Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same |
| US8507940B2 (en) * | 2010-04-05 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation by through silicon plugs |
-
2011
- 2011-05-20 TW TW100117790A patent/TWI445100B/zh not_active IP Right Cessation
- 2011-06-28 CN CN201110175971.6A patent/CN102790140B/zh active Active
- 2011-07-19 US US13/186,448 patent/US8541881B2/en not_active Expired - Fee Related
-
2012
- 2012-02-28 JP JP2012041626A patent/JP5607092B2/ja not_active Expired - Fee Related
-
2013
- 2013-05-31 US US13/906,355 patent/US8669142B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012244160A (ja) | 2012-12-10 |
| CN102790140A (zh) | 2012-11-21 |
| CN102790140B (zh) | 2015-04-01 |
| TWI445100B (zh) | 2014-07-11 |
| US20130260512A1 (en) | 2013-10-03 |
| US8541881B2 (en) | 2013-09-24 |
| US20120292780A1 (en) | 2012-11-22 |
| TW201248741A (en) | 2012-12-01 |
| US8669142B2 (en) | 2014-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5536814B2 (ja) | パッケージキャリアの製造方法 | |
| TWI408837B (zh) | 封裝載板及其製作方法 | |
| JP5331217B2 (ja) | パッケージキャリアの製造方法 | |
| JP5686672B2 (ja) | パッケージキャリアの製造方法 | |
| JP5607092B2 (ja) | パッケージ構造およびその製造方法 | |
| JP5442777B2 (ja) | パッケージ構造およびその製造方法 | |
| TWI722533B (zh) | 散熱基板及其製作方法 | |
| TWI442526B (zh) | 導熱基板及其製作方法 | |
| TWI433615B (zh) | 散熱基板及其製作方法 | |
| TW201431128A (zh) | 發光元件及其製作方法 | |
| US9153521B2 (en) | Method of manufacturing a package carrier | |
| TW201635456A (zh) | 電子封裝件及其製法 | |
| JP2012244159A (ja) | パッケージ構造およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140827 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5607092 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |