JP4823676B2 - 半導体デバイス・チップに熱放散物を形成する方法及び熱を放散させるための構造 - Google Patents

半導体デバイス・チップに熱放散物を形成する方法及び熱を放散させるための構造 Download PDF

Info

Publication number
JP4823676B2
JP4823676B2 JP2005364561A JP2005364561A JP4823676B2 JP 4823676 B2 JP4823676 B2 JP 4823676B2 JP 2005364561 A JP2005364561 A JP 2005364561A JP 2005364561 A JP2005364561 A JP 2005364561A JP 4823676 B2 JP4823676 B2 JP 4823676B2
Authority
JP
Japan
Prior art keywords
layer
copper
heat
device chip
polyimide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005364561A
Other languages
English (en)
Other versions
JP2006196885A (ja
Inventor
エイチ・バーンハード・ポッジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2006196885A publication Critical patent/JP2006196885A/ja
Application granted granted Critical
Publication of JP4823676B2 publication Critical patent/JP4823676B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738Semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体デバイス製造に関し、具体的には、高性能半導体デバイスにおける熱放散を促進するための方法および構造に関する。更に具体的には、本発明は、熱伝導を改善しながら熱発散チップをデバイス・チップに取り付けることに関する。
半導体デバイスは、絶えず性能の向上が続いており、同時に、動作中に発生する過剰な熱量がますます増えている。個々のデバイスのサイズが縮小し続け、小さくなった面積内に発生する熱が増大するにつれて、熱放散の問題は、デバイス性能に影響を及ぼす極めて重要な要因になっている。
デバイス・チップを効果的に冷却するために、通常、デバイス・チップの背面に熱発散チップを取り付ける。図1は、半導体モジュールの従来の構成を示し、デバイス・チップ1(その前面に近い領域1aに実際のデバイスが製造されている)が、表を下にして、基板2に電気的に接続されている。多数のC4コネクタ3(controlled-collapse chip connectors)が、デバイスと基板との間の相互接続を形成する。デバイス・チップ1の背面1bに、熱伝導性材料の層4を適用する。この層は、熱発散チップ5をデバイス・チップに取り付けるように機能する。図1に示すように、熱発散チップ5は通常、デバイス・チップ1よりも大きい。熱発散チップ5の従来の材料はSiCである。
熱発散物(heat spreader)をチップに取り付けるために層4において用いる従来の材料は、熱ペーストである。熱ペースト層は、典型的に50〜100μmの厚さである。熱ペーストの熱伝導は、せいぜい0.05W/cm℃であり、このため、チップから熱発散物への効率的な熱移動を得ることができない。層4に代わる材料として、はんだが用いられている。はんだは、熱ペーストよりも熱伝導が良好であるが(約0.2W/cm℃)、その物理的特性は、デバイス処理のこの目的のためには魅力がない。取り付け層4が熱ペーストよりも著しく高い熱伝導を有するような、熱発散チップをデバイス・チップに取り付けるための方法および構造が求められている。更に、かかる取り付け層の製造、ならびに熱発散物およびデバイス・チップの接着を、従来のデバイス製造プロセスに容易に統合することが望ましい。
本発明は、平坦な銅の膜あるいは銅スタッドを含む膜またはその両方を含む取り付け層(複数の層)を用いて、熱発散物をデバイス・チップに取り付けるためのプロセスを提供することによって、上述の必要性に対処する。本発明によれば、これを行うために、チップ1および熱発散物5をCu層によって被覆し、これらの層を接着する。好ましくは、これらのCu層間に、Cuスタッドが形成されたポリイミドの追加層を加える。
本発明の第1の態様によれば、半導体デバイス・チップからの熱を放散させるための方法が提供される。チップの背面上に、第1の金属(典型的にはCu)の第1の層を形成する。熱発散物(典型的にはSiまたはSiC)の前面上に、この金属の第2の層を形成する。第1の層あるいは第2の層またはその両方の上に、異なる金属(典型的にはSn)の第3の層を形成する。次いで、第1の層と第2の層との間に第3の層を配置して、接着プロセスにおいて、第1の層、第2の層、および第3の層を接着し、これによって、第1の金属および第2の金属の合金を含む接着層を形成する。このため、接着層が、少なくとも1.0W/cm℃であり最大で4W/cm℃である熱伝導を有するチップから熱発散物への熱伝導経路を提供する。合金は、典型的にはCu−Sn共晶合金であり、約400℃以下の温度で形成される。
本発明の第2の態様によれば、半導体デバイス・チップからの熱を放散させるための別の方法が提供される。熱発散物(典型的にはSiまたはSiC)の前面上に、誘電材料(例えばポリイミド)の第1の層を形成する。この第1の層を貫通して、複数の開口を形成する。開口に金属(典型的にはCu)を充填し、これによって、第1の層を貫通するように延在する金属スタッドを形成する。デバイス・チップの背面上に、金属の第2の層を形成する。次いで、第1の層および前記第2の層を接着プロセスにおいて接着し、これによって、金属スタッドが第2の層に接触する接着層を形成する。従って、接着層が、チップから熱発散物への熱伝導経路を提供する。熱発散物の前面上に、金属の別の層を形成して、スタッドを金属層間に延在させることができる。あるいは、この方法は、デバイス・チップの背面上に第1の層を形成し、熱発散物の上に第2の層を形成するように実施することも可能である。
スタッドは、デバイス・チップの熱発生特性に一致するように配置することができる。特に、スタッドの構成は、比較的大きい程度で熱が発生するデバイス・チップの領域(チップの過熱点(hot spot))に対応する第1の層において比較的高い面積密度のスタッドまたは大きいスタッドが配置されるようにすることができる。
本発明の第3の態様によれば、半導体デバイス・チップにおいて発生する熱を放散させるための構造が提供される。この構造は、熱発散物と、その前面上に配置された誘電材料の第1の層とを含む。第1の層(典型的にはポリイミド)は、複数の開口が貫通して延在するように形成され、複数の金属スタッドが開口を充填し、第1の層を貫通して延在する。デバイス・チップの背面上に、金属(典型的にはCu)の第2の層が配置されている。金属スタッドが第2の層に接触する接着層において、第1の層および第2の層が接着される。従って、接着層が、チップから熱発散物への熱伝導経路を提供する。
本発明のプロセスが採用する方法は、移動および結合(T&J:transfer-and-join)と呼ばれることがある。これらの実施形態では、これは、後工程(BEOL:back-end-of-the-line)デバイス処理において用いるリソグラフィおよび金属堆積等の標準的な技法を用いて実施することができる。熱発散チップは、好ましくはSi(または適切な特性を有するSiC)として、熱発散チップとデバイス・チップとの間の熱膨張係数の差を最小限に抑える。デバイス・チップおよび熱発散チップの対向する表面は、別個のプロセスで接着層によって調製する。次いで、接着プロセスにおいて、比較的低い温度(約400℃まで)でチップを取り付ける。デバイス・チップと熱発散チップとの間に結果として得られた取り付け層は、従来の熱ペースト層よりも薄く、熱伝導が高い。以下で述べるように、接着層は、平坦なCu膜あるいはCuスタッドを有するポリイミドまたはその両方とすることができる。
第1の実施形態:Cu膜の接着
本発明のこの実施形態では、デバイス・チップ1の背面1bおよび熱発散チップ5の前面5aを、各々、銅のブランケット平面膜21、22によって被覆する(図2を参照のこと)。熱発散効率は、接着層の厚さに反比例して変化するので、Cu層21、22は、各々、信頼性の高い接着を与える最小限の厚さとしなければならない。この厚さは約1.0μmであることがわかっている。次いで、対向するCu表面を接触させ、約400℃未満の温度で接着する。Cu層21および22の一方の上に別の金属層23を堆積することによって、層21および22のCu−Cu接着を容易にすることができるので、接着プロセスにおいて、Cu層間に層23がある。図3において、金属層23は、デバイス・チップ上の層21を覆うように堆積されているものとして示している。層23に好適な金属はSnである。Cu層間に金属層23を配置することによって、共晶合金(例えばCu−Sn)の形成が可能となり、これによって、層21、23および層22の接触領域が単一の接着層に有効に変換される。膜接着における合金形成のいくらかの詳細が、本発明と同一譲渡人に譲渡された米国特許第6,110,806号(Pogge)において考察されている。この特許は引用により本願にも含まれるものとする。この接着層(Cu/Sn合金)の熱伝導は、約4W/cm℃であり、熱ペーストのものの少なくとも50倍であると推定される。
デバイス・チップおよび熱発散チップを接着するためにブランケット膜を用いることによって、リソグラフィ・プロセスの必要性を回避する。従って、この方法は、比較的低コストで実施することができる。しかしながら、ブランケット金属膜の接着において、膜を接着させる際に膜間にいくらかの空隙が形成される場合があることは、当業者には認められよう。これによって、金属−金属接着の有効性が低下する。この問題は、パターニングしたCuスタッドの接着層を用いることによって回避することができる。これについて以下で詳述する。
第2の実施形態:パターニングした銅スタッド
この実施形態では、熱発散チップ5の前面5aを覆うように、ポリイミド膜31を形成する。表面5aは、最初にブランケットCu層22によって被覆して、その上にポリイミド層31を形成する(図4)ことが好ましいが、これは必須ではない。ポリイミド層31は、標準的なリソグラフィ技法を用いてパターニングし、次いでエッチングして、層31にバイアを形成し、各バイアの下部において、下にある材料を露出させる(図4におけるCu層22)。次いで、金属堆積プロセスでバイアを充填して、ポリイミド層を貫通するように延在する銅のスタッド32を形成する。ポリイミド層31の厚さは、通常、約5μm以下である。熱発散チップ上のスタッドのパターンは、デバイス・チップの領域とほぼ一致する領域を有するアレイにスタッドが並ぶようになっている。
背面1b上にブランケットCu層21を形成したデバイス・チップを調製する。チップの接着のための用意ができるまで、Cu層を一時的な絶縁膜35によって保護する(図5)。図5において、C4コネクタ3およびアンダーフィル(underfill)36の形成を含め、C4プロセスによって基板2にすでに接着されているものとしてデバイス・チップ1を示す。(むろん、基板に接着する前にデバイス・チップおよび熱発散チップを接着することも可能である。これは、接着プロセスの間にC4コネクタがつぶれる恐れがある場合に好ましい。)図6は、接着プロセスの結果を示す。熱発散チップ5がデバイス・チップ1に接着されて、完全なモジュール40を形成している。図6に示すように、ポリイミド層31の上面は、チップ1上のCu層21の上面に対向する(保護膜35は接着プロセスの前に除去されている)。接着プロセスにおいて、ポリイミド層31がCu層21に付着し、Cuスタッド32はCu層21に接触する。従って、多数のCuの熱経路が、デバイス・チップ1から熱発散チップ5へと至る。ポリイミド・バイアにおける金属スタッドの形成およびポリイミドの金属層への接着のいくらかの詳細が、本発明と同一譲渡人に譲渡された米国特許第6,444,560号(Pogge等)において考察されている。この特許は引用により本願にも含まれるものとする。接着層(この実施形態では層21、31、および22を含む)の全体的な厚さは、通常、6〜8μmの範囲である。
上に述べた方法は、デバイス・チップおよび熱発散チップを逆にしても実施可能であることは認められよう。すなわち、Cuスタッドを有するポリイミド膜を、代わりに、デバイス・チップの背面上(好ましくはブランケットCu層上)に形成することができ、接着プロセスの前に、熱発散チップを調製し、ブランケットCu層を絶縁体によって被覆する。
Cuスタッド32のパターンまたはサイズは均一である必要はないが、デバイス・チップ1の熱発生特性に適合させることができることに留意すべきである。例えば、図7に示すように、チップ1のアクティブ・デバイス領域における領域10には、特に過大な程度で熱を発生するデバイスが実装され、チップ上に過熱点を生じる恐れがある。そのため、過熱点の上のCuスタッド51を、高密度のパターンで配置して(すなわち比較的高い面積密度で配置する)、図7に示すように、過熱点の上の熱発散を増大させることができる。あるいは、図8に示すように、過熱点の上でポリイミド層の開口を大きくして(開口の数も配置も変更せずに)、過熱点からの熱を伝えるスタッド61が、デバイス・チップの他の部分上のスタッドよりも大きくなっている(すなわち横方向の寸法が大きい)。いずれの手法においても、熱伝導スタッドを用いることによって、デバイス・チップの特定の領域上に熱放散を集中させることが可能となることは認められよう。
第1の実施形態においてと同様に、デバイス・チップ1の背面上のCu層21へのCuスタッド32の接着は、金属合金を形成することによって向上させることができる。図9は、接着プロセスの前に層21を覆うように金属層63(例えばSn)を堆積した接着層の配置を示す。このため、層21のCuおよびスタッド32および層63の金属から、合金が形成される。接着層(層21、63、31、および22を含む)の全体的な厚さは、8μm以下である。
本発明(Cu層およびスタッドを用いてSi熱発散チップをデバイス・チップに接着する)は、従来の手法(熱ペースト層によってSiC熱発散物をデバイス・チップに接着する)に比べて、熱放散において著しい利点を提供する。Cuの熱伝導は4W/cm℃であり、これは熱ペーストのものの約100倍である。本発明における接着層の厚さは、通常6〜8μmの範囲である。これは、典型的な熱ペースト層の約10分の1である。更に、本発明のSi熱放散物は、従来のSiC熱発散物よりもコストが10分の1であると推定される。更に、本発明のSi熱発散チップは、デバイス・チップと熱発散物との間の熱膨張係数の差を最小限に抑えることによって、ほとんどの従来のSiC熱発散物よりも優れた利点を提供することは留意すべきである。
また、本発明の熱発散物/デバイス・チップの接着は、通常用いられる冷却液と適合することは注目すべきである。従って、本発明の熱放散手法は、空冷式および液冷式のチップ/モジュール・システムの双方に適用可能である。
本発明について、具体的な好適実施形態に関連付けて記載してきたが、本発明の範囲および精神から逸脱することなく、多くの代替、変更、および変形を実施可能であることは、当業者には認められよう。従って、本発明は、本発明の範囲および精神ならびに特許請求の範囲内に該当する全てのかかる代替、変更、および変形を包含することが意図される。
熱ペーストを用いてデバイス・チップに取り付けた熱発散物を含む従来の半導体デバイス・モジュールを概略的に示す。 本発明の第1の実施形態に従って、ブランケット金属層の接着によりデバイス・チップに熱発散物を取り付けるためのプロセスを示す。 本発明の第1の実施形態に従って、ブランケット金属層の接着によりデバイス・チップに熱発散物を取り付けるためのプロセスを示す。 本発明の第2の実施形態に従って、Cuスタッドが形成されたポリイミド膜を有する熱発散物を示す。 モジュールにおけるデバイス・チップを示し、このデバイス・チップは、図4の熱発散物に接着するために用意されている。 本発明の第2の実施形態に従って、図4の熱発散物および図5のデバイス・チップを接着して半導体モジュールを形成することを示す。 本発明に従って、デバイス・チップの局所領域からの熱を放散させるための代替的な構造および方法を示す。 本発明に従って、デバイス・チップの局所領域からの熱を放散させるための代替的な構造および方法を示す。 本発明に従って、デバイス・チップに図4の熱発散物を取り付けて半導体モジュールを形成するための代替的なプロセスを示す。
符号の説明
1 デバイス・チップ
1b 背面
3 Cuコネクタ
5 熱放散チップ
5a 前面
21、22 Cu層
23 金属層
31 ポリイミド層
32 スタッド
35 絶縁膜
36 アンダーフィル
40 モジュール

Claims (16)

  1. 半導体デバイス・チップに熱放散物を形成する方法であって
    デバイス・チップの背面上に銅の第1の層を形成するステップと、
    前記熱発散物の前面上に前記銅の第2の層を形成するステップと、
    前記第1の層および前記第2の層の少なくとも一方の上に、すずの第3の層を形成するステップと、
    前記第1の層、第2の層、および第3の層を接着プロセスにおいて接着するステップであって、前記第3の層が前記第1の層と前記第2の層との間にあり、これによって、前記第1の金属および前記第2の金属の合金を含む接着層を形成し、前記接着層が、1.0W/cm℃から4W/cm℃の範囲の熱伝導で、前記デバイス・チップから前記熱発散物への熱伝導経路を提供する、ステップと、
    を含む、方法。
  2. 記接着ステップを400℃以下の温度で行って銅およびすずの共晶合金を形成する、請求項1に記載の方法。
  3. 前記熱発散物がシリコンおよび炭化ケイ素(SiC)の一方である、請求項1に記載の方法。
  4. 半導体デバイス・チップに熱放散物を形成する方法であって
    シリコン若しくは炭化ケイ素の前記熱発散物の前面および前記デバイス・チップの背面の一方の上に、ポリイミドの第1の層を形成するステップと、
    前記シリコン若しくは炭化ケイ素の前記熱発散物の前面および前記デバイス・チップの背面の一方に垂直な方向に、前記ポリイミドの第1の層を貫通する複数の開口を形成するステップと、
    金属堆積プロセスにより、前記開口にを充填し、これによって、前記ポリイミドの第1の層を貫通するように延在する銅のスタッドを形成するステップと、
    前記ポリイミドの第1の層が形成されていない、前記熱発散物の前記前面および前記デバイス・チップの前記背面の一方の上に、銅の第2の層を形成するステップと、
    前記ポリイミドの第1の層および前記銅のスタッドと前記銅の第2の層を接着プロセスにおいて接着するステップであって、これによって、前記銅のスタッドが前記銅の第2の層に接触する接着層を形成し、前記接着層が、前記デバイス・チップから前記シリコン若しくは炭化ケイ素の熱発散物への熱伝導経路を提供する、ステップと、
    を含む、方法。
  5. 前記接着プロセスが400℃以下の温度で行われる、請求項4に記載の方法。
  6. 前記銅のスタッドが、前記デバイス・チップの前記背面の領域に一致する領域を有するアレイに配置される、請求項4に記載の方法。
  7. 前記第1の層が前記熱発散物の前記前面上に形成され、前記第2の層が前記デバイス・チップの前記背面上に形成される、請求項4に記載の方法。
  8. 前記第1の層が前記デバイス・チップの前記背面上に形成され、前記第2の層が前記熱発散物の前記前面上に形成される、請求項4に記載の方法。
  9. 前記熱発散物の前面に前記ポリイミドの第1の層を形成するステップの前に、前記熱発散物の前記前面に銅の第3の層を形成するステップを更に含み
    前記銅のスタッドが前記第2の層および前記第3の層に接触し、前記接着層が、前記第1の層、前記第2の層、および前記第3の層を含む、請求項4に記載の方法。
  10. 記接着層が、4W/cm℃の熱伝導を有する前記デバイス・チップから前記熱発散物への熱伝導経路を提供する、請求項に記載の方法。
  11. 記接着ステップの前に、すずの第4の層を前記銅の第2の層の上に形成するステップを更に含み、これによって、前記接着ステップの間、前記すずの第4の層が前記ポリイミドの第1の層及び前記銅のスタッドと前記銅の第2の層との間にあり、前記接着ステップが、前記ポリイミドの第1の層及び前記銅のスタッドと、前記すずの第4の層と、前記銅の第2の層とを接着して、前記銅及びすずの合金を含む接着層を形成するステップを含む、請求項に記載の方法。
  12. 記接着ステップが400℃以下の温度で行われて銅およびすずの共晶合金を形成する、請求項11に記載の方法。
  13. 前記銅のスタッドが前記デバイス・チップの熱発生特性に一致するように配置される、請求項4に記載の方法。
  14. 前記銅のスタッドが過大な熱が発生する前記デバイス・チップの領域に対応する前記第1の層の領域において高い面積密度で配置されている、請求項4に記載の方法。
  15. 銅のスタッドが過大な熱が発生する前記デバイス・チップの領域に対応する前記第1の層の領域において大きい横方向の寸法を有する、請求項4に記載の方法。
  16. 半導体デバイス・チップにおいて発生する熱を放散させるための構造であって
    シリコン若しくは炭化ケイ素の熱発散物と、
    前記シリコン若しくは炭化ケイ素の熱発散物の前面上に配置されたポリイミドの第1の層であって、前記熱発散物の前面に垂直な方向に複数の開口が貫通して延在するように形成されている、前記ポリイミドの第1の層と、
    前記開口を充填し、前記ポリイミドの第1の層を貫通して延在する複数の銅のスタッドと、
    前記デバイス・チップの背面上に配置された銅の第2の層とを備え
    前記ポリイミドの第1の層および前記銅のスタッドと前記銅の第2の層とが接着されており、前記デバイス・チップから前記シリコン若しくは炭化ケイ素の熱発散物への熱伝導経路を提供する、構造。
JP2005364561A 2005-01-14 2005-12-19 半導体デバイス・チップに熱放散物を形成する方法及び熱を放散させるための構造 Expired - Fee Related JP4823676B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/905,643 2005-01-14
US10/905,643 US7049695B1 (en) 2005-01-14 2005-01-14 Method and device for heat dissipation in semiconductor modules

Publications (2)

Publication Number Publication Date
JP2006196885A JP2006196885A (ja) 2006-07-27
JP4823676B2 true JP4823676B2 (ja) 2011-11-24

Family

ID=36423818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005364561A Expired - Fee Related JP4823676B2 (ja) 2005-01-14 2005-12-19 半導体デバイス・チップに熱放散物を形成する方法及び熱を放散させるための構造

Country Status (4)

Country Link
US (1) US7049695B1 (ja)
JP (1) JP4823676B2 (ja)
CN (1) CN100433313C (ja)
TW (1) TWI366253B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7377811B2 (en) * 2006-08-29 2008-05-27 International Business Machines Corporation Method and apparatus for associating a cable with an electronic device and improving electromagnetic compatability shielding between the cable and the electronic device
US7816231B2 (en) * 2006-08-29 2010-10-19 International Business Machines Corporation Device structures including backside contacts, and methods for forming same
US7687923B2 (en) * 2007-08-08 2010-03-30 Advanced Chip Engineering Technology Inc. Semiconductor device package having a back side protective scheme
CN102243668A (zh) * 2010-05-12 2011-11-16 北京师范大学 可热扩展的三维并行散热集成方法:用于大规模并行计算的片上系统关键技术
CN104201157B (zh) * 2014-08-08 2017-12-19 武汉新芯集成电路制造有限公司 混合键合工艺中的半导体散热结构和方法
CN104241202B (zh) * 2014-08-28 2017-05-31 武汉新芯集成电路制造有限公司 一种集成功率器件与控制器件的工艺
CN104409421B (zh) * 2014-11-05 2017-05-31 武汉新芯集成电路制造有限公司 一种垂直型沟道存储器件和控制器件的集成工艺
WO2017060224A1 (de) * 2015-10-07 2017-04-13 Ceramtec Gmbh Zweiseitig gekühlter schaltkreis
JP6686499B2 (ja) * 2016-02-12 2020-04-22 株式会社村田製作所 半導体集積回路素子の放熱構造、ならびに、半導体集積回路素子及びその製造方法
CN110060961B (zh) * 2018-01-19 2021-07-09 华为技术有限公司 一种晶圆封装器件
CN110838475A (zh) * 2018-08-17 2020-02-25 深南电路股份有限公司 芯片组件及其制作方法
KR20200140654A (ko) 2019-06-07 2020-12-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11587799B2 (en) * 2019-12-02 2023-02-21 Applied Materials, Inc. Methods and apparatus for processing a substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171744A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 半導体装置及びその製造方法
JPH03209751A (ja) * 1990-01-11 1991-09-12 Fujitsu Ltd 半導体装置の冷却方法および構造
JPH10107190A (ja) * 1996-10-01 1998-04-24 Tonen Corp 半導体パッケージ
JP2000223627A (ja) * 1999-01-29 2000-08-11 Nec Corp フリップチップパッケージ
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate
TW579555B (en) * 2000-03-13 2004-03-11 Ibm Semiconductor chip package and packaging of integrated circuit chip in electronic apparatus
JP2002009194A (ja) * 2000-06-26 2002-01-11 Kyocera Corp 半導体素子搭載用基板
US6477054B1 (en) * 2000-08-10 2002-11-05 Tektronix, Inc. Low temperature co-fired ceramic substrate structure having a capacitor and thermally conductive via
US6444560B1 (en) * 2000-09-26 2002-09-03 International Business Machines Corporation Process for making fine pitch connections between devices and structure made by the process
JP2003021477A (ja) * 2001-07-10 2003-01-24 Toshiba Corp 熱交換器およびその製造方法
JP2003156774A (ja) * 2001-11-20 2003-05-30 Matsushita Electric Ind Co Ltd 短波長レーザー光源
JP3813540B2 (ja) * 2002-05-28 2006-08-23 富士通株式会社 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
TWI239606B (en) * 2002-11-07 2005-09-11 Kobe Steel Ltd Heat spreader and semiconductor device and package using the same
JP3934565B2 (ja) * 2003-02-21 2007-06-20 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
US7049695B1 (en) 2006-05-23
TW200631136A (en) 2006-09-01
TWI366253B (en) 2012-06-11
CN1828876A (zh) 2006-09-06
JP2006196885A (ja) 2006-07-27
CN100433313C (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
JP4823676B2 (ja) 半導体デバイス・チップに熱放散物を形成する方法及び熱を放散させるための構造
US8669175B2 (en) Semiconductor device and manufacturing of the semiconductor device
KR101245114B1 (ko) 열 싱크로의 열 전도를 강화하기 위하여 야금 본드를 통합한 집적 회로 디바이스
TWI273715B (en) Structures and methods for heat dissipation of semiconductor integrated circuits
JP3671457B2 (ja) 多層基板
US6541303B2 (en) Method for conducting heat in a flip-chip assembly
JP2005516402A (ja) 側面に電気接続を有する半導体ダイを使用する半導体ダイパッケージ
TW498519B (en) Semiconductor device having heat spreader attached thereto and method of manufacturing the same
TWI485823B (zh) 半導體封裝結構及半導體封裝結構的製作方法
JPH0758258A (ja) 改良された放熱能力を有する半導体デバイス
JP3391462B2 (ja) パワーハイブリッド集積回路
JP2004079745A (ja) インターポーザおよびその製造方法、並びに電子回路装置およびその製造方法
JP5607092B2 (ja) パッケージ構造およびその製造方法
US20030146520A1 (en) Flip-chip package with a heat spreader
JP3791459B2 (ja) 半導体装置およびその製造方法
JP2001168255A (ja) 冷却器付半導体集積回路装置及びその製造方法
JP2018509771A (ja) 熱抵抗が向上した電子チップデバイス、および関連する製造プロセス
US6331731B1 (en) Column for module component
JP2004087700A (ja) 半導体装置およびその製造方法
JPH0580822B2 (ja)
JP2003017494A (ja) 半導体装置およびその製造方法
TWI728672B (zh) 散熱型電子裝置
CN107516638A (zh) 一种扇出型封装方法
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
CN116666225A (zh) 芯片封装结构的制备方法及芯片封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees