JP2006339354A - 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法 - Google Patents

半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法 Download PDF

Info

Publication number
JP2006339354A
JP2006339354A JP2005161414A JP2005161414A JP2006339354A JP 2006339354 A JP2006339354 A JP 2006339354A JP 2005161414 A JP2005161414 A JP 2005161414A JP 2005161414 A JP2005161414 A JP 2005161414A JP 2006339354 A JP2006339354 A JP 2006339354A
Authority
JP
Japan
Prior art keywords
semiconductor
metal layer
built
manufacturing
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005161414A
Other languages
English (en)
Inventor
Kenichi Kawabata
賢一 川畑
Toshiyuki Abe
寿之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005161414A priority Critical patent/JP2006339354A/ja
Priority to US11/445,082 priority patent/US20060273451A1/en
Priority to EP06252853.4A priority patent/EP1729341A3/en
Priority to KR1020060049606A priority patent/KR20060125602A/ko
Priority to CNA2006100885212A priority patent/CN1873980A/zh
Publication of JP2006339354A publication Critical patent/JP2006339354A/ja
Priority to US12/692,602 priority patent/US20100178737A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 回路基板内に埋め込んだ場合であっても高い放熱性を得ることが可能な半導体ＩＣを提供する。
【解決手段】 主面１１ａに所定の回路が形成された半導体ＩＣ本体１１と、半導体ＩＣ本体１１の裏面１１ｂの周辺部１１ｃを除くほぼ全面に選択的に設けられた金属層１３とを備える。本発明によれば、半導体ＩＣ本体１１に設けられた金属層１３によって、高い放熱性を得ることが可能となる。しかも、この金属層１３は、選択的に設けられていることから、研磨などにより半導体ＩＣ本体１１が薄型化されている場合であっても、ウェハ状態で反りが生じることがなくなる。また、選択的に設けられている箇所が、半導体ＩＣ本体１１の裏面中央部であることから、半導体ウェハと厚い金属との積層体をダイシングする必要がなく、その結果、切断面のチッピングを効果的に防止することが可能となる。
【選択図】 図１

Description

本発明は半導体ＩＣ及びその製造方法に関し、特に、回路基板内に埋め込むことが好適な半導体ＩＣ及びその製造方法に関する。また、本発明は半導体ＩＣ内蔵モジュール及びその製造方法に関し、特に、放熱性に優れた半導体ＩＣ内蔵モジュール及びその製造方法に関する。
近年、半導体ＩＣ搭載モジュールに対する小型化・薄型化の要求を満たすべく、搭載する半導体ＩＣをベアチップの状態で回路基板に搭載する提案が数多くなされている。しかしながら、回路基板の表面に半導体ＩＣを搭載すると、回路基板表面の一部が半導体ＩＣによって占有されてしまうことから、回路基板の使用効率が低下するという問題があった。また、回路基板上に半導体ＩＣが搭載されているため、モジュール全体を薄くすることが困難であるという問題もあった。
これを解決する方法としては、特許文献１に記載されているように、回路基板にキャビティを形成し、その内部にベアチップ状態の半導体ＩＣを埋め込むことによって半導体ＩＣ内蔵モジュールを構成する方法が考えられる。
しかしながら、特許文献１に記載された方法では、埋め込まれた半導体ＩＣの大部分が樹脂によって覆われることから、半導体ＩＣの動作により発生する熱を効率よく放熱することは困難である。このため、埋め込むべき半導体ＩＣとして、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）など、動作周波数が高く、発熱の大きい半導体ＩＣを埋め込むことは現実的ではなかった。
放熱性が改善された半導体ＩＣとしては、特許文献２に記載されているように、裏面に金属板を貼り付けた半導体ＩＣが提案されている。特許文献２に記載された半導体ＩＣは、ウェハの状態で、はんだシートを介して裏面に金属板を貼り付け、その後、ダイシングにより個々の半導体ＩＣに分割することによって作製される。しかしながら、半導体ウェハは堅くて脆い性質を有しているのに対し、金属板は高い延伸性を有していることから、このように物理特性の大きく異なる異種材料の積層体を問題なくダイシングすることは、実際には非常に困難である。具体的には、このような異種材料の積層体をダイシングすると、切断面に激しいチッピングや伸び等が発生し、実デバイスとして使用できなくなるという問題があった。
その他、半導体ＩＣが回路基板に埋め込まれた半導体ＩＣ内蔵モジュールとしては、本件出願人による特許文献３が知られているが、特許文献３に記載された半導体ＩＣ内蔵モジュールにおいても、埋め込まれた半導体ＩＣの大部分が樹脂によって覆われていることから、放熱性が十分ではなかった。
特開平９−３２１４０８号公報 特開２００３−１７４１１６号公報 特開２００５−６４４７０号公報
特許文献３に記載された半導体ＩＣ内蔵モジュールでは、内蔵する半導体ＩＣをあらかじめ薄型化し、これによって半導体ＩＣ内蔵モジュール全体の厚さを薄くしている。しかしながら、半導体ＩＣを薄型化した場合、特許文献２に記載されているように、放熱性改善を目的としてウェハ状態で金属板を貼り付けると、半導体ウェハと金属板との熱膨張係数の違いにより、半導体ウェハに大きな反りが生じ、ハンドリング性や歩留まりが低下してしまうという問題があった。また、半導体ウェハの全面に金属板を貼り付けると、ダイシングが極めて困難となる点は上述の通りである。
本発明は、このような問題を解決すべくなされたものであって、回路基板内に埋め込んだ場合であっても高い放熱性を得ることが可能であり、しかも、プリント基板のプロセスを用いて容易に製造することが可能な半導体ＩＣ及びその製造方法を提供することを目的とする。
本発明の他の目的は、このような半導体ＩＣが埋め込まれた半導体ＩＣ内蔵モジュール及びその製造方法を提供することである。
本発明による半導体ＩＣは、主面に所定の回路が形成された半導体ＩＣ本体と、前記半導体ＩＣ本体の裏面の中央部に選択的に設けられた金属層とを備えることを特徴とする。本発明によれば、半導体ＩＣ本体の裏面中央部に設けられた金属層によって、高い放熱性を得ることが可能となる。しかも、この金属層は、選択的に設けられていることから、研磨などにより半導体ＩＣ本体が薄型化されている場合であっても、ウェハ状態で反りが生じることがなくなる。また、選択的に設けられている箇所が、半導体ＩＣ本体の裏面中央部であることから、半導体ウェハと厚い金属との積層体をダイシングする必要がなく、その結果、切断面のチッピングを効果的に防止することが可能となる。
金属層は、半導体ＩＣ本体の裏面の周辺部を除くほぼ全面に設けられていることが好ましい。このように、金属層を半導体ＩＣ本体の裏面のほぼ全面に形成すれば、より高い放熱性を得ることが可能となる。
また、本発明による半導体ＩＣは、少なくとも金属層と半導体ＩＣ本体の前記裏面との間に設けられたアンダーバリアメタル層をさらに備えることが好ましい。このようなアンダーバリアメタル層を介在させれば、金属層と半導体ＩＣ本体との密着性を高めることが可能となる。
また、本発明による半導体ＩＣは、金属層の底面及び側面を覆う防錆皮膜をさらに備えることが好ましい。このような防錆皮膜を設ければ、金属層の材料として酸化や腐食の発生しやすい材料を用いた場合であっても、酸化や腐食の発生を防止することが可能となる。また、半導体ＩＣを樹脂層に埋め込んだ場合に、半導体ＩＣと樹脂層との密着性を高めることも可能となる。さらに、防錆皮膜は、半導体ＩＣ本体の裏面の周辺部を除いた領域に選択的に設けられていることが好ましい。これによれば、半導体ウェハをダイシングする際に、ダイシング領域に防錆皮膜が介在しないことから、切断面のチッピングを防止することが可能となる。
本発明による半導体ＩＣの製造方法は、主面に所定の回路が形成された半導体ウェハの裏面に金属層を選択的に形成する第１の工程と、前記金属層が形成されていない領域に沿って前記半導体ウェハを切断する第２の工程とを備えることを特徴とする。本発明によれば、金属層を選択的に形成していることから、研磨などにより半導体ＩＣ本体が薄型化されている場合であっても、ウェハ状態で反りが生じることがなくなる。また、ダイシング時においても、切断面のチッピングを効果的に防止することが可能となる。
第１の工程は、半導体ウェハの裏面の実質的全面にアンダーバリアメタル層を形成する工程と、アンダーバリアメタル層の一部をレジストで覆いながらメッキを行うことにより、アンダーバリアメタル層上に金属層を選択的に形成する工程とを含んでいることが好ましい。これによれば、金属層と半導体ＩＣ本体との密着性を高めることが可能となるとともに、金属層の選択的な形成を容易に行うことが可能となる。
また、第１の工程は、金属層を選択的に形成した後、レジストを除去する工程と、レジストによって覆われていたアンダーバリアメタル層を除去する工程とをさらに含んでいることが好ましい。これによれば、半導体ウェハをダイシングする際に、ダイシング領域にアンダーバリアメタル層が介在しないことから、切断面のチッピングを防止することが可能となる。
また、第１の工程を行う前に、半導体ウェハを薄型化する工程をさらに備えていることが好ましい。これによれば、半導体ＩＣを樹脂層に埋め込んだ場合に、半導体ＩＣ内蔵モジュール全体を薄くすることが可能となる。
また、第１の工程を行った後、第２の工程を行う前に、金属層の底面及び側面を覆う防錆皮膜を形成する工程をさらに備えることが好ましい。これによれば、金属層の材料として酸化や腐食の発生しやすい材料を用いた場合であっても、防錆皮膜によって酸化や腐食の発生を防止することが可能となる。防錆皮膜を形成する工程は、半導体ウェハの前記裏面のうち、金属層によって覆われていない部分の少なくとも一部を除くほぼ全面に選択的に形成することが好ましい。これによれば、半導体ウェハをダイシングする際に、ダイシング領域に防錆皮膜が介在しないことから、切断面のチッピングを防止することが可能となる。
また、金属層の表面を粗面化する工程をさらに備えることが好ましい。これによれば、半導体ＩＣを樹脂層に埋め込んだ場合に、半導体ＩＣと樹脂層との密着性をよりいっそう高めることが可能となる。
本発明による半導体ＩＣ内蔵モジュールは、上述した半導体ＩＣと、前記半導体ＩＣを埋め込む樹脂層とを備えることを特徴とする。上述した半導体ＩＣは、半導体ＩＣ本体の裏面中央部に設けられた金属層によって、高い放熱性を得られることから、高速スイッチングにより多量の熱を発生する半導体ＩＣを埋め込んだ薄型の半導体ＩＣ内蔵モジュールを提供することが可能となる。
樹脂層の底面は、半導体ＩＣ本体に設けられた金属層の底面と実質的に同一平面を構成していることが好ましい。これによれば、金属層のほぼ全面が露出した状態となることから、極めて高い放熱性を得ることが可能となる。
本発明による半導体ＩＣ内蔵モジュールの製造方法は、上述した半導体ＩＣを樹脂層に埋め込む第１の工程と、前記半導体ＩＣ本体に設けられた前記金属層の少なくとも一部の表面を露出させる第２の工程とを備えることを特徴とする。本発明によれば、樹脂層に埋め込んだ半導体ＩＣの金属層を露出させていることから、放熱性の高い半導体ＩＣ内蔵モジュールを提供することが可能となる。
第２の工程は、樹脂層の底面を研磨することによって金属層の底面の実質的に全面を露出させることにより行っても構わないし、樹脂層の底面にビアホールを形成することによって金属層の底面の少なくとも一部を露出させることにより行っても構わない。樹脂層の底面にビアホールを形成した場合、樹脂層よりも熱伝導性の高い材料によってビアホールを埋め込む第３の工程をさらに備えることが好ましい。これによれば、第２の工程にて露出させた金属層の表面から、当該埋め込み材料を介して効率よく放熱を行うことが可能となる。熱伝導性の高い材料としては、金属の他、導電性若しくは絶縁性ペーストにフィラーを含有させた材料を好ましく挙げることができる。
このように、本発明による半導体ＩＣは、樹脂などからなる回路基板内に埋め込んだ場合であっても、高い放熱性を得ることが可能となることから、ＣＰＵやＤＳＰのように発熱の大きい半導体ＩＣへの適用が非常に好適である。また、金属層が選択的に設けられていることから、研磨などにより半導体ＩＣ本体が薄型化されている場合であっても、ウェハ状態で反りが生じることがないため、容易に製造を行うことが可能となる。さらに、金属層の設けられている箇所が、半導体ＩＣ本体の裏面中央部であることから、半導体ウェハと厚い金属との積層体をダイシングする必要がなく、その結果、切断面のチッピングを効果的に防止することが可能となる。したがって、このような半導体ＩＣを多層基板などに埋め込めば、放熱性が高い薄型の半導体ＩＣ内蔵モジュールを作製することが可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は、本発明の好ましい実施形態による半導体ＩＣ１０の構造を示す略断面図である。
図１に示すように、本実施形態による半導体ＩＣ１０は、主面１１ａに所定の回路（図示せず）が形成された半導体ＩＣ本体１１と、半導体ＩＣ本体１１の裏面１１ｂの中央部に設けられたアンダーバリアメタル層１２と、アンダーバリアメタル層１２上に設けられた金属層１３とを備えて構成されている。半導体ＩＣ１０の種類としては特に限定されるものではないが、ＣＰＵやＤＳＰのように動作周波数が非常に高いデジタルＩＣを選択することが可能である。この種の半導体ＩＣは、高速スイッチングにより多量の熱を発生するが、本実施形態による半導体ＩＣ１０は、後述するように、多層基板の内部に埋め込んだ場合であっても、極めて効率よくマザーボードへと放熱することができることから、このような多量の熱を発生するデジタルＩＣを選択することが可能である。
半導体ＩＣ本体１１の主面１１ａにはパッド電極１４が形成されており、パッド電極１４上には導電性突起物の一種であるスタッドバンプ１５がそれぞれ形成されている。本発明において、パッド電極１４上にスタッドバンプ１５などの導電性突起物を形成することは必須でないが、これを設ければ、半導体ＩＣを埋め込んだ後、レーザーによるビアホール形成や研磨による配線との接続が容易になり、後述するように半導体ＩＣ内蔵モジュールの製造において半導体ＩＣ１００の位置決めを行うことが可能となる。
導電性突起物についてもスタッドバンプ１５に限定されるものではなく、プレートバンプ、メッキバンプ、ボールバンプなどの各種のバンプを用いることができる。導電性突起物としてスタッドバンプを用いる場合には、銀や銅をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極上に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。導電性突起物に使用可能な金属種としては特に限定されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ニッケル・クロム合金（Ｎｉ−Ｃｒ）、半田などを使用することができる。また、導電性材料をスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、ナノペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。
また、本実施形態では、半導体ＩＣ本体１１の厚さｔ（主面１１ａから裏面１１ｂまでの距離）は、通常の半導体ＩＣに比べて非常に薄くされている。半導体ＩＣ本体１１の厚さｔについては、特に限定されないが、１００μｍ以下、例えば２０〜５０μｍ程度に設定することが好ましい。これは、半導体ＩＣ本体１１の厚さｔは、薄ければ薄いほど、半導体ＩＣ内蔵モジュール全体の厚みを低減できる一方、薄くしすぎると、半導体ＩＣ本体１１にクラックが発生したり、ハンドリングが著しく困難となるからである。これに対し、半導体ＩＣ本体１１の厚さｔを２０〜５０μｍ程度に設定すれば、半導体ＩＣ内蔵モジュール全体の厚みを十分に低減しつつ、クラックの発生やハンドリング性の著しい低下を防止することが可能となる。尚、本実施形態による半導体ＩＣ１０は、金属層１３が設けられていることから、クラックの発生がより効果的に防止されているとともに、ハンドリング性がより改善されている。
アンダーバリアメタル層１２は、半導体ＩＣ１１本体と金属層１３との密着性を高める役割を果たし、半導体ＩＣ本体１１の裏面１１ｂの周辺部１１ｃを除くほぼ全面に選択的に設けられている。また、本実施形態では、後述するように、金属層１３が電解メッキにより形成されることから、アンダーバリアメタル層１２はその給電膜としての役割も果たす。
アンダーバリアメタル層１２の材料としては、上記の目的が達成な可能な材料であれば特に限定されず、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、ニッケル・クロム合金（Ｎｉ−Ｃｒ）や、これら金属の積層体、例えば、ニッケル／クロム（Ｎｉ／Ｃｒ）などを用いることができる。さらに、上記材料を下地とし、その表面に銅（Ｃｕ）を積層することによってアンダーバリアメタル層１２を形成することが特に好ましい。
アンダーバリアメタル層１２の膜厚としては、特に限定されるものではないが、０．００５〜２μｍ程度に設定することが好ましい。一例として、クロム（Ｃｒ）と銅（Ｃｕ）の積層膜（Ｃｒ／Ｃｕ）を用いる場合、下地となるクロム（Ｃｒ）の厚さを０．０５μｍ程度とし、その表面に積層する銅（Ｃｕ）の厚さを０．５μｍ程度に設定すればよい。アンダーバリアメタル層１２の形成方法としては、後述するように、スパッタリング法や蒸着法を用いることができる。また、下地の表面に形成する銅（Ｃｕ）については、無電解メッキ法を用いることもできる。
金属層１３は、電解メッキによってアンダーバリアメタル層１２上に形成される層であり、半導体ＩＣ本体１１の裏面１１ｂの周辺部１１ｃを除くほぼ全面に選択的に設けられている。金属層１３は、半導体ＩＣ本体１１の動作によって発生する熱の放熱経路としての役割を果たすとともに、半導体ＩＣ本体１１の裏面１１ｂに発生するクラックをより効果的に防止するとともに、ハンドリング性を向上させる役割を果たす。
金属層１３の材料としては、メッキにより形成可能な金属であれば特に限定されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、ニッケルクロム合金（Ｎｉ−Ｃｒ）、はんだ、スズ（Ｓｎ）などを用いることができる。中でも、コストや熱伝導性などを考慮すれば、銅（Ｃｕ）を用いることが非常に好ましい。金属層１３の材料として銅（Ｃｕ）を選択する場合には、メッキ液として硫酸銅浴等を用いればよい。
金属層１３の膜厚としては、特に限定されるものではないが、１〜５０μｍ程度に設定することが好ましく、２〜２０μｍ程度に設定することがより好ましく、５〜１５μｍ程度に設定することが特に好ましい。これは、金属層１３の膜厚が１μｍ未満であると、クラック防止効果やハンドリング性の向上効果が十分に得られないとともに、半導体ＩＣ１０を多層基板に埋め込んだ後、レーザー照射などにより金属層１３の一部を露出させる際に、半導体ＩＣ本体１１にダメージが加わる可能性があるからである。一方、金属層１３の膜厚が５０μｍ超であると、最終的に作製される半導体ＩＣ内蔵モジュールの厚さが必要以上に厚くなってしまい、半導体ＩＣ本体１１を薄型化した効果が半減してしまう。これに対し、金属層１３の膜厚を上記の範囲に設定すれば、半導体ＩＣ内蔵モジュールの薄型化を達成しつつ、上記の効果を十分に得ることが可能となる。さらに、半導体ＩＣ１０を多層基板に埋め込んだ後、金属層１３の少なくとも一部を露出させる際に、半導体ＩＣ本体１１にダメージが加わる危険性を低減することも可能性となる。
以上が、本実施形態による半導体ＩＣ１０の構造である。次に、本実施形態による半導体ＩＣ１０の製造方法について説明する。
図２は、半導体ＩＣ１０の製造方法を示すフローチャートであり、図３〜図１０は、図２に示すフローチャートに沿った工程図である。
まず、図３に示すように、拡散工程が完了した半導体ウェハ９０の裏面９０ｂ、つまり、トランジスタなどの所定の回路が形成されている主面９０ａとは反対側の面を研磨することにより、半導体ウェハ９０を薄型化する（ステップＳ１０）。但し、半導体ウェハ９０の薄型化方法が研磨に限定されるものではなく、他の方法、例えば、エッチング、プラズマ処理、レーザー照射、ブラスト処理による薄型化方法を用いても構わない。
次に、研磨した半導体ウェハ９０の裏面９０ｂに対してストレスリリーフ処理を行い、研磨により生じた裏面９０ｂの物理的ストレスを緩和させる（ステップＳ１１）。ストレスリリーフ処理としては、エッチング液を用いたウェットエッチングによる方法、スラリーを用いた研磨による方法、ノンダイヤモンド砥粒を用いたドライポリッシングによる方法、エッチングガスを用いたドライエッチングによる方法などが挙げられる。
次に、ストレスリリーフ処理を施した半導体ウェハ９０の裏面９０ｂの全面に、アンダーバリアメタル層１２を形成する（ステップＳ１２）。アンダーバリアメタル層１２の形成方法としては、スパッタリング法や蒸着法を用いることが好ましい。
次に、図４に示すように、アンダーバリアメタル層１２上の全面にレジスト９１を形成し（ステップＳ１３）、次いで、図５に示すように、露光を行うことによってレジスト９１をパターニングする（ステップＳ１４）。これにより、アンダーバリアメタル層１２は、一部がレジスト９１で覆われ、残りの部分が露出した状態となる。ここで、レジスト９１によって覆う部分は、ダイシングによって切断すべき領域及びその近傍である。したがって、パターニングされたレジスト９１は、部分平面図である図６に示すように、各半導体ＩＣを区画する格子状となる。
次に、図７に示すように、露出したアンダーバリアメタル層１２を給電膜とした電解メッキを行うことにより、アンダーバリアメタル層１２上に金属層１３を形成する（ステップＳ１５）。これにより、アンダーバリアメタル層１２上には、金属層１３が選択的に形成されることになる。
次に、図８に示すように、レジスト９１を除去した後（ステップＳ１６）、図９に示すように、金属層１３が形成されていない部分の不要なアンダーバリアメタル層１２をソフトエッチングにより除去する（ステップＳ１７）。これにより、半導体ウェハ９０の裏面９０ｂは、各半導体ＩＣに対応する部分においてアンダーバリアメタル層１２及び金属層１３に覆われ、ダイシング領域及びその近傍において露出した状態となる。
そして、図９に示すＡ−Ａ線に沿って、つまり、アンダーバリアメタル層１２及び金属層１３に覆われていない露出領域に沿って半導体ウェハ９０をダイシングすれば、個々の半導体ＩＣ１０を取り出すことができる（ステップＳ１８）。このとき、ダイシングされる領域にはアンダーバリアメタル層１２及び金属層１３が形成されておらず、半導体ウェハ９０が露出していることから、半導体ウェハの切断に最適化された通常のダイサーを用いることができる。
尚、スタッドバンプ１５の形成はどの段階で行ってもよく、例えば、半導体ウェハ９０を薄型化（ステップＳ１０）する前に行えばよい。また、樹脂との密着性を高めるためには、金属層１３を形成した後、その表面を粗面化することが好ましい。粗面化する方法としては、過酸化水素／硫酸系又は蟻酸系を用いた粒界腐食粗化や、黒化処理など用いることができる。さらに、金属層１３の表面を粗面化するのではなく、金属層１３の表面に、粗化メッキを形成することによって、表面を粗面化することも可能である。
以上により、図１に示した半導体ＩＣ１０が完成する。尚、ステップＳ１７においてアンダーバリアメタル層１２を除去することは必須ではなく、図１０に示すように、金属層１３が形成されていない部分の不要なアンダーバリアメタル層１２を残したまま、Ｂ−Ｂ線に沿ってダイシング（ステップＳ１８）を行っても構わない。これによれば、ソフトエッチング工程（ステップＳ１７）を省略することが可能となる。但しこの場合、ダイシングされる領域に薄いアンダーバリアメタル層１２が存在することから、チッピングが発生しないよう、場合によっては、ダイシング条件を通常とは異なる条件とする必要が生じる。しかしながら、アンダーバリアメタル層１２の膜厚は非常に薄いことから、チッピングを回避するダイシング条件はそれほど厳しくない。
このように、上述した方法によれば、金属層１３を選択的に形成していることから、薄型化した半導体ウェハ９０の全面に厚い金属層を形成した場合に生じる反りを防止することが可能となる。また、金属層１３が形成されていない領域はダイシングされる領域に対応していることから、半導体ウェハと厚い金属との積層体をダイシングする必要がなくなり、その結果、切断面のチッピングを効果的に防止することが可能となる。
以上が、半導体ＩＣ１０の製造方法である。次に、本発明の他の実施形態による半導体ＩＣについて説明する。
図１１は、本発明の好ましい他の実施形態による半導体ＩＣ２０の構造を示す略断面図である。
本実施形態による半導体ＩＣ２０は、半導体ＩＣ２０の裏面側を覆う防錆皮膜２１を備える点において、上記実施形態による半導体ＩＣ１０と相違する。その他の点については、上記実施形態による半導体ＩＣ１０と同様であることから、同一の構成要素には同一の符号を付し、重複する説明は省略する。
防錆皮膜２１は、半導体ＩＣ２０の裏面側、すなわち、金属層１３及びアンダーバリアメタル層１２の露出した表面（底面及び側面）、並びに、周辺部１１ｃにおいて露出する半導体ＩＣ本体１１の裏面１１ｂを覆っており、金属層１３の腐食を防止するとともに、樹脂と半導体ＩＣ２０との密着性を高める役割を果たす。防錆皮膜２１の材料としては、上記の目的が達成な可能な材料であれば特に限定されず、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、ニッケル・クロム合金（Ｎｉ−Ｃｒ）や、これら金属の積層体、例えば、ニッケル／クロム（Ｎｉ／Ｃｒ）などを用いることができる。
防錆皮膜２１の膜厚としては、特に限定されるものではないが、０．００５〜０．５μｍ程度に設定することが好ましい。一例として、クロム（Ｃｒ）を用いる場合には、その厚さを０．０５μｍ程度とすればよい。
このように、本実施形態による半導体ＩＣ２０は、金属層１３を覆う防錆皮膜２１を有していることから、金属層１３の材料として腐食しやすい材料、例えば銅（Ｃｕ）を選択した場合であっても、酸化や腐食を効果的に防止することができる。これにより、より高い信頼性を得ることが可能となる。
半導体ＩＣ２０の製造方法は、アンダーバリアメタル層の除去（ステップＳ１７）を行った後、ダイシング（ステップＳ１８）を行う前に、スパッタリング法によって防錆皮膜２１を形成する工程を追加すればよい。この場合、図１０を用いて説明したように、ダイシングされる領域に薄い防錆皮膜２１が存在する状態でダイシングを行うことから、チッピングが発生しないような条件でダイシングする必要がある。しかしながら、アンダーバリアメタル層１２と同様、防錆皮膜２１の膜厚は非常に薄いことから、チッピングを回避するダイシング条件はそれほど厳しくない。
この場合も、金属層１３を形成した後、防錆皮膜２１を形成する前に、金属層１３の表面を粗面化しておくことが好ましい。上述の通り、防錆皮膜２１は膜厚が非常に薄いことから、粗面化された金属層１３の表面性が防錆皮膜２１に反映され、その結果、樹脂との密着性をよりいっそう高めることが可能となる。
また、ダイシング工程（ステップＳ１８）におけるチッピングをより確実に防止するためには、半導体ＩＣ本体１１の周辺部１１ｃを除いた領域に、防錆皮膜２１を選択的に形成することが好ましい。このような選択的な形成を行うためには、図１２に示すように、ダイシングによって切断すべき領域及びその近傍を覆うメタルマスク９２を用い、メタルマスク９２の開口部９２ａを介した選択的なスパッタリングや蒸着を行えばよい。これによれば、図１３に示すように、金属層１３によって覆われていない部分の少なくとも一部を除くほぼ全面に防錆皮膜２１が選択的に形成されることから、図１３に示すＣ−Ｃ線に沿ってダイシングすれば、チッピングを発生させることなく、個々の半導体ＩＣ２０を容易に取り出すことが可能となる。
次に、このような半導体ＩＣが埋め込まれた半導体ＩＣ内蔵モジュールについて説明する。
図１４は、本発明の好ましい実施の形態による半導体ＩＣ内蔵モジュール１００の構造を示す略断面図である。
図１４に示すように、本実施形態による半導体ＩＣ内蔵モジュール１００は、積層された樹脂層１１１，１１２からなる多層基板１１０と、多層基板１１０の内部に埋め込まれた半導体ＩＣ１０と、多層基板１１０の内部に形成された内部配線パターン１２０と、多層基板１１０の底面１１０ａに設けられた放熱用電極１３０とを備えて構成されている。その他、本実施形態による半導体ＩＣ内蔵モジュール１００には、内部配線パターン１２０に接続される信号端子電極や電源端子電極が設けられているが、本発明の要旨とは直接関係が無いことから、これらについては図示を省略してある。また、本実施形態による半導体ＩＣ内蔵モジュール１００は、図１に示した半導体ＩＣ１０を埋め込んでいるが、もちろん、半導体ＩＣ１０の代わりに、図１１に示した半導体ＩＣ２０を埋め込んでも構わない。
実使用時においては、図示しないマザーボードの実装面と多層基板１１０の底面１１０ａとが対向するよう、半導体ＩＣ内蔵モジュール１００がマザーボードに搭載され、マザーボードの実装面に設けられたグランドパターンと、半導体ＩＣ内蔵モジュール１００に設けられた放熱用電極１３０とが電気的且つ機械的に接続される。樹脂層１１１，１１２の材料としては、リフロー耐久性を有する材料であれば熱硬化性、熱可塑性樹脂を問わず用いることができる。具体的にはエポキシ樹脂、ビスマレイミド−トリアジン樹脂（ＢＴレジン）、フェノール樹脂、ビニルベンジル樹脂、ポリフェニレンエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネート樹脂、ベンゾオキサジン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアリレート樹脂、ポリエーテルエーテルケトン樹脂などを選択することができる。また、ガラスクロス、アラミド、芳香族ポリエステル等の不織布に上記樹脂を含浸させた材料や上記樹脂にフィラーを含有させた材料を用いてもよい。
このように、本実施形態による半導体ＩＣ内蔵モジュール１００は、薄型化された半導体ＩＣ１０を内蔵していることから、半導体ＩＣ内蔵モジュール１００全体を薄くすることが可能となる。しかも、半導体ＩＣ１０に設けられた金属層１３が多層基板１１０の底面１１０ａにて露出しており、露出した金属層１３に放熱用電極１３０が直接形成されていることから、半導体ＩＣ１０の動作によって発生する熱を極めて効率よくマザーボードへと放出することが可能となる。このため、半導体ＩＣ１０として、ＣＰＵやＤＳＰのように動作周波数が非常に高いデジタルＩＣを選択することが可能となる。
次に、半導体ＩＣ内蔵モジュール１００の製造方法について説明する。
図１５〜図１９は、半導体ＩＣ内蔵モジュール１００を製造方法を順に示す工程図である。
まず、図１５に示すように、２枚のプリプレグ１１１ａ，１１１ｂを用意し、これら２枚のプリプレグ１１１ａ，１１１ｂによって半導体ＩＣ１０をプレスする。プリプレグとは、ガラス繊維、アラミド繊維等の繊維にエポキシ樹脂等の未硬化の熱硬化性樹脂を含浸させたシートである。このようなプリプレグ１１１ａ，１１１ｂによって半導体ＩＣ１０をプレスしながら熱を加えることにより、プリプレグ１１１ａ，１１１ｂに含まれる熱硬化性樹脂が硬化し、図１６に示すように樹脂層１１１が形成される。樹脂層１１１には、半導体ＩＣ１０が埋め込まれた状態となる。
次に、半導体ＩＣ１０が埋め込まれた樹脂層１１１の底面を研磨し、図１６に示すＤ−Ｄ線までの部分を除去する。これにより、半導体ＩＣ１０の金属層１３が露出し、図１７に示すように、樹脂層１１１の底面は、金属層１３の表面と実質的に同一平面を構成することになる。
次に、樹脂層１１１の上面を研磨し、図１７に示すＥ−Ｅ線までの部分を除去し、図１８に示すように、半導体ＩＣ１０のスタッドバンプ１５の一部を露出させる。そして、図１９に示すように、露出したスタッドバンプ１５に接続されるよう内部配線パターン１２０を形成した後、この内部配線パターン１２０を覆う樹脂層１１２を形成し、さらに放熱用電極１３０を形成すれば、図１４に示した半導体ＩＣ内蔵モジュール１００が完成する。
このような方法により半導体ＩＣ内蔵モジュール１００を作製すれば、金属層１３のほぼ全面を露出させることができることから、極めて放熱性の高い構造を得ることが可能となる。この場合、金属層１３の厚みが薄すぎると樹脂層１１１の研磨量の調整に高い精度が要求されるが、金属層１３の厚みをある程度厚く設定しておけば（好ましくは５μｍ以上）、研磨量の調整にそれほど高い精度が要求されず、容易に研磨を行うことが可能となる。
尚、上述した製造方法では、樹脂層１１１の底面を研磨することによって半導体ＩＣ１０の金属層１３を露出させているが、金属層１３を露出させる方法としてはこれに限定されず、例えば、図２０に示すように、レーザーの照射などによって樹脂層１１１にビアホール１１１ｃを形成し、これによって金属層１３の一部を露出させても構わない。この場合、図２１に示すように、ビアホール１１１ｃの内部に樹脂層１１１よりも熱伝導性の高い埋め込み材料１１１ｄを埋め込み、この埋め込み材料１１１ｄの表面に放熱用電極１３０を形成すればよい。この場合も、金属層１３の厚みが薄すぎると、照射するレーザーのエネルギーによって、半導体ウェハ９０そのものがダメージを受けたり、半導体ＩＣ１０に形成されたトランジスタなどの回路がダメージを受けるおそれがあるが、金属層１３の厚みをある程度厚く設定しておけば（好ましくは５μｍ以上）、このようなダメージを防止することが可能となる。
埋め込み材料１１１ｄとしては、金属、導電性接着材又はこれらの両方を用いることができる。埋め込み材料１１１ｄとして金属を用いる場合には、メッキ法などによって形成することができ、完全に充填されていることが好ましい。また、メッキと導電性若しくは絶縁性ペーストを併用したり、導電性接着材を用いてもよく、これらの場合には、スクリーン印刷などによって形成することができる。メッキと導電性若しくは絶縁性ペーストを併用した場合、ビアホール１１１ｃの壁面が金属によって覆われ、内部が導電性若しくは絶縁性ペーストによって充填されることになる。導電性若しくは絶縁性ペーストを用いる場合には、熱伝導性を高めるためのフィラーを含有させることが好ましい。
さらに、上述した製造方法では、樹脂層１１１の上面を研磨することによって半導体ＩＣ１０のスタッドバンプ１５を露出させているが、これについても、図２２に示すように、レーザーの照射などによって樹脂層１１１にビアホール１１１ｅを開口し、これによってスタッドバンプ１５など導電性突起物の一部を露出させても構わない。
また、上述した製造方法では、樹脂層１１１の底面を研磨することによって半導体ＩＣ１０の金属層１３を露出させた後に、内部配線パターン１２０を形成し、さらに、この内部配線パターン１２０を覆う樹脂層１１２を形成しているが、図２３に示すように、内部配線パターン１２０及び樹脂層１１２を形成してから、研磨によりＦ−Ｆ線までの部分を除去しても構わない。
尚、半導体ＩＣ１０に設けられたパッド電極１４のピッチが非常に狭い場合、例えば、１００μｍ以下、特に６０μｍ程度といった場合には、パッド電極１４と内部配線パターン１２０との位置合わせに高い精度が要求される。このような場合には、パッド電極１４上に設けられたスタッドバンプ１５など導電性突起物を利用した位置決めを行うことが有効である。
例えば、図２４に示すように、位置決め孔１９１及び内部配線パターン１２０が形成された転写用基板１９０を用意し、その上に接着シート２００をラミネートしておく。ここに半導体ＩＣ１０のスタッドバンプ１５をこの位置決め孔１９１に嵌合させることによって仮止めする。この状態で、図２５に示すようにプリプレグ１１１ａと転写用基板１９０をプレスし、その後転写用基板１９０を剥離すれば、図２６に示すように、樹脂層１１１に内部配線パターン１２０及び半導体ＩＣ１０が埋め込まれた状態となる。若しくは、転写用基板１０９を剥離するのではなく、内部配線パターン１２０及び半導体ＩＣ１０を埋め込んだ後、転写用基板１９０を研磨することにより、図２７に示すように、スタッドバンプ１５を露出させても構わない。さらに別の方法として、内部配線パターン１２０及び半導体ＩＣ１０を埋め込んだ後、転写用基板１９０をレーザービア加工することにより、図２８に示すように、スタッドバンプ１５を露出させても構わない。このとき、内部配線パターン１２０と半導体ＩＣ１０のスタッドバンプ１５との位置関係は、転写用基板１９０によって規定されていることから、両者の位置関係にずれが生じることはない。このため、半導体ＩＣ１０に設けられたパッド電極１４のピッチが非常に狭い場合であっても、スタッドバンプ１５と内部配線パターン１２０との相対的な位置関係にずれが生じることを防止することが可能となる。
その後は、図１７に示したように、研磨によって半導体ＩＣ１０の金属層１３のほぼ全面を露出させるか、図２０に示したように、レーザー照射によって樹脂層１１１にビアホール１１１ｃを形成して金属層１３の一部を露出させるとともに、他の内部配線パターン１２０及び樹脂層１１２を形成し、さらに放熱用電極１３０等のバンプを形成すれば、半導体ＩＣ内蔵モジュールが完成する。
以上説明したように、本実施形態による半導体ＩＣ内蔵モジュール１００は、薄型化された半導体ＩＣ１０を内蔵するとともに、半導体ＩＣ１０の動作によって発生する熱を極めて効率よくマザーボードへと放出することが可能な構造を有していることから、ＣＰＵやＤＳＰのように動作周波数が非常に高いデジタルＩＣを埋め込んだ薄型のモジュールを提供することが可能となる。
また、半導体ＩＣ本体１１の裏面１１ｂが金属層１３によって保護されていることから、プレス工程など製造工程中におけるヒートショック又は製品完成後におけるヒートショックや、リフロー等の信頼性試験、さらには、曲げ試験等の機械応力試験においても半導体ＩＣ本体１１にクラックが発生しにくく、高い信頼性を得ることも可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
本発明の好ましい実施形態による半導体ＩＣ１０の構造を示す略断面図である。 半導体ＩＣ１０の製造方法を示すフローチャートである。 半導体ＩＣ１０の製造工程の一部（アンダーバリアメタル層１２の形成）を示す図である。 半導体ＩＣ１０の製造工程の一部（レジスト９１の形成）を示す図である。 半導体ＩＣ１０の製造工程の一部（レジスト９１のパターニング）を示す図である。 パターニングされたレジスト９１のパターン形状を示す部分平面図である。 半導体ＩＣ１０の製造工程の一部（金属層１３の形成）を示す図である。 半導体ＩＣ１０の製造工程の一部（レジスト９１の除去）を示す図である。 半導体ＩＣ１０の製造工程の一部（アンダーバリアメタル層１２の除去）を示す図である。 アンダーバリアメタル層１２を除去することなくダイシングする方法を説明するための図である。 本発明の好ましい他の実施形態による半導体ＩＣ２０の構造を示す略断面図である。 メタルマスク９２を用いてスパッタリングする方法を説明するための図である。 メタルマスク９２を用いてスパッタリングした場合に得られる構造を示す図である。 本発明の好ましい実施の形態による半導体ＩＣ内蔵モジュール１００の構造を示す略断面図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（プリプレグ１１１ａ，１１１ｂによるプレス）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（樹脂層１１１の形成）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（樹脂層１１１の底面の研磨）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（樹脂層１１１の上面の研磨）を示す図である。 半導体ＩＣ内蔵モジュール１００の製造工程の一部（内部配線パターン１２０の形成）を示す図である。 ビアホール１１１ｃを形成することにより金属層１３の一部を露出させる方法を示す図である。 ビアホール１１１ｃに埋め込み材料１１１ｄを埋め込んだ状態を示す図である。 ビアホール１１１ｅを形成することによりスタッドバンプ１５の一部を露出させる方法を示す図である。 内部配線パターン１２０及び樹脂層１１２を形成した後、樹脂層１１１を研磨する方法を示す図である。 転写用基板１９０に位置決め固定された半導体ＩＣ１０を示す図である。 転写用基板１９０とプリプレグ１１１ａのプレス前の状態を示す図である。 転写用基板１９０とプリプレグ１１１ａをプレスした後、転写用基板１９０を剥離した状態を示す図である。 転写用基板１９０とプリプレグ１１１ａをプレスした後、転写用基板１９０を研磨した状態を示す図である。 転写用基板１９０とプリプレグ１１１ａをプレスした後、転写用基板１９０にレーザービア加工した状態を示す図である。
符号の説明
１０，２０ 半導体ＩＣ
１１ 半導体ＩＣ本体
１１ａ 半導体ＩＣ本体の主面
１１ｂ 半導体ＩＣ本体の裏面
１１ｃ 半導体ＩＣ本体の裏面の周辺部
１２ アンダーバリアメタル層
１３ 金属層
１４ パッド電極
１５ スタッドバンプ
２１ 防錆皮膜
９０ 半導体ウェハ
９０ａ 半導体ウェハの主面
９０ｂ 半導体ウェハの裏面
９１ レジスト
９２ メタルマスク
９２ａ メタルマスクの開口部
１００ 半導体ＩＣ内蔵モジュール
１１０ 多層基板
１１０ａ 多層基板の底面
１１１，１１２ 樹脂層
１１１ａ，１１１ｂ プリプレグ
１１１ｃ ビアホール
１１１ｄ 埋め込み材料
１１１ｅ ビアホール
１２０ 内部配線パターン
１３０ 放熱用電極
１９０ 転写用基板
１９１ 位置決め孔
２００ 接着シート

Claims (18)

  1. 主面に所定の回路が形成された半導体ＩＣ本体と、前記半導体ＩＣ本体の裏面の中央部に選択的に設けられた金属層とを備えることを特徴とする半導体ＩＣ。
  2. 前記金属層は、前記半導体ＩＣ本体の前記裏面の周辺部を除くほぼ全面に設けられていることを特徴とする請求項１に記載の半導体ＩＣ。
  3. 少なくとも前記金属層と前記半導体ＩＣ本体の前記裏面との間に設けられたアンダーバリアメタル層をさらに備えることを特徴とする請求項１又は２に記載の半導体ＩＣ。
  4. 前記金属層の底面及び側面を覆う防錆皮膜をさらに備えることを特徴とする請求項１乃至３のいずれか１項に記載の半導体ＩＣ。
  5. 前記防錆皮膜は、前記半導体ＩＣ本体の前記裏面の周辺部を除いた領域に選択的に設けられていることを特徴とする請求項４に記載の半導体ＩＣ。
  6. 前記半導体ＩＣが薄型化されていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体ＩＣ。
  7. 主面に所定の回路が形成された半導体ウェハの裏面に金属層を選択的に形成する第１の工程と、
    前記金属層が形成されていない領域に沿って前記半導体ウェハを切断する第２の工程とを備えることを特徴とする半導体ＩＣの製造方法。
  8. 前記第１の工程は、前記半導体ウェハの前記裏面の実質的全面にアンダーバリアメタル層を形成する工程と、前記アンダーバリアメタル層の一部をレジストで覆いながらメッキを行うことにより、前記アンダーバリアメタル層上に前記金属層を選択的に形成する工程とを含んでいることを特徴とする請求項７に記載の半導体ＩＣの製造方法。
  9. 前記第１の工程は、前記金属層を選択的に形成した後、前記レジストを除去する工程と、前記レジストによって覆われていた前記アンダーバリアメタル層を除去する工程とをさらに含んでいることを特徴とする請求項８に記載の半導体ＩＣの製造方法。
  10. 前記第１の工程を行う前に、前記半導体ウェハを薄型化する工程をさらに備えていることを特徴とする請求項７乃至９のいずれか１項に記載の半導体ＩＣの製造方法。
  11. 前記第１の工程を行った後、前記第２の工程を行う前に、前記金属層の底面及び側面を覆う防錆皮膜を形成する工程をさらに備えることを特徴とする請求項７乃至１０のいずれか１項に記載の半導体ＩＣの製造方法。
  12. 前記防錆皮膜を形成する工程は、前記半導体ウェハの前記裏面のうち、前記金属層によって覆われていない部分の少なくとも一部を除くほぼ全面に選択的に形成することを特徴とする請求項１１に記載の半導体ＩＣの製造方法。
  13. 前記金属層の表面を粗面化する工程をさらに備えることを特徴とする請求項７乃至１２のいずれか１項に記載の半導体ＩＣの製造方法。
  14. 請求項１乃至６のいずれか１項に記載の半導体ＩＣと、前記半導体ＩＣを埋め込む樹脂層とを備えることを特徴とする半導体ＩＣ内蔵モジュール。
  15. 請求項１乃至６のいずれか１項に記載の半導体ＩＣを樹脂層に埋め込む第１の工程と、
    前記半導体ＩＣ本体に設けられた前記金属層の少なくとも一部の表面を露出させる第２の工程とを備えることを特徴とする半導体ＩＣ内蔵モジュールの製造方法。
  16. 前記第２の工程は、前記樹脂層の底面を研磨することによって前記金属層の底面の実質的に全面を露出させることにより行うことを特徴とする請求項１５に記載の半導体ＩＣ内蔵モジュールの製造方法。
  17. 前記第２の工程は、前記樹脂層の底面にビアホールを形成することによって前記金属層の底面の少なくとも一部を露出させることにより行うことを特徴とする請求項１５に記載の半導体ＩＣ内蔵モジュールの製造方法。
  18. 前記樹脂層よりも熱伝導性の高い材料によって前記ビアホールを埋め込む第３の工程をさらに備えることを特徴とする請求項１７に記載の半導体ＩＣ内蔵モジュールの製造方法。
JP2005161414A 2005-01-06 2005-06-01 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法 Pending JP2006339354A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005161414A JP2006339354A (ja) 2005-06-01 2005-06-01 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法
US11/445,082 US20060273451A1 (en) 2005-06-01 2006-05-31 Semiconductor IC and its manufacturing method, and module with embedded semiconductor IC and its manufacturing method
EP06252853.4A EP1729341A3 (en) 2005-06-01 2006-06-01 Semiconductor IC and its manufacturing method, and module with embedded semiconductor IC and its manufacturing method
KR1020060049606A KR20060125602A (ko) 2005-06-01 2006-06-01 반도체 ｉｃ 와 그 제조 방법, 및 반도체 ｉｃ 내장 모듈과그 제조 방법
CNA2006100885212A CN1873980A (zh) 2005-06-01 2006-06-01 半导体ic、具有嵌入半导体ic的模块以及它们的制造方法
US12/692,602 US20100178737A1 (en) 2005-01-06 2010-01-23 Semiconductor IC and Its Manufacturing Method, and Module with Embedded Semiconductor IC and Its Manufacturing Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005161414A JP2006339354A (ja) 2005-06-01 2005-06-01 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006339354A true JP2006339354A (ja) 2006-12-14

Family

ID=36986842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005161414A Pending JP2006339354A (ja) 2005-01-06 2005-06-01 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法

Country Status (5)

Country Link
US (2) US20060273451A1 (ja)
EP (1) EP1729341A3 (ja)
JP (1) JP2006339354A (ja)
KR (1) KR20060125602A (ja)
CN (1) CN1873980A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015504608A (ja) * 2011-11-22 2015-02-12 日本テキサス・インスツルメンツ株式会社 マイクロ表面実装デバイスパッケージング
JP2021019169A (ja) * 2019-07-24 2021-02-15 Tdk株式会社 電子部品内蔵基板及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915728B2 (en) 2007-07-12 2011-03-29 Vishay General Semiconductor Llc Subassembly that includes a power semiconductor die and a heat sink having an exposed surface portion thereof
US7838985B2 (en) * 2007-07-12 2010-11-23 Vishay General Semiconductor Llc Semiconductor assembly that includes a power semiconductor die located on a cell defined by first and second patterned polymer layers
JP2010073809A (ja) * 2008-09-17 2010-04-02 Tdk Corp プリント配線板の製造方法
US20130127044A1 (en) * 2011-11-22 2013-05-23 Texas Instruments Incorporated Micro surface mount device packaging
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
US10566267B2 (en) * 2017-10-05 2020-02-18 Texas Instruments Incorporated Die attach surface copper layer with protective layer for microelectronic devices
CN109950214A (zh) * 2017-12-20 2019-06-28 安世有限公司 芯片级封装半导体器件及其制造方法
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63106130U (ja) * 1986-12-26 1988-07-08
JPH0465147A (ja) * 1990-07-05 1992-03-02 Fujitsu Ltd 半導体装置の製造装置
JPH04245652A (ja) * 1991-01-31 1992-09-02 Hitachi Ltd 半導体装置の製造方法
JPH04315446A (ja) * 1991-04-15 1992-11-06 Hitachi Ltd 半導体ウェハ及びこれを用いた半導体集積回路装置
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2001332654A (ja) * 2000-03-17 2001-11-30 Matsushita Electric Ind Co Ltd 電気素子内蔵モジュール及びその製造方法
JP2004327624A (ja) * 2003-04-23 2004-11-18 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274755A (ja) * 1986-05-23 1987-11-28 Hitachi Vlsi Eng Corp 半導体装置
JPH0740600B2 (ja) * 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置
US5596231A (en) * 1991-08-05 1997-01-21 Asat, Limited High power dissipation plastic encapsulated package for integrated circuit die
JPH06268112A (ja) * 1993-03-10 1994-09-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
JPH0758254A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd マルチチップモジュール及びその製造方法
JPH0766332A (ja) * 1993-08-25 1995-03-10 Seiko Epson Corp 半導体装置
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
JP3520039B2 (ja) * 2000-10-05 2004-04-19 三洋電機株式会社 半導体装置および半導体モジュール
JP3906130B2 (ja) 2001-09-25 2007-04-18 株式会社東芝 半導体装置の製造方法
JP4093826B2 (ja) * 2002-08-27 2008-06-04 富士通株式会社 クロック発生装置
JP3595323B2 (ja) * 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法
JP3938921B2 (ja) 2003-07-30 2007-06-27 Ｔｄｋ株式会社 半導体ｉｃ内蔵モジュールの製造方法
US7362580B2 (en) * 2004-06-18 2008-04-22 Intel Corporation Electronic assembly having an indium wetting layer on a thermally conductive body

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63106130U (ja) * 1986-12-26 1988-07-08
JPH0465147A (ja) * 1990-07-05 1992-03-02 Fujitsu Ltd 半導体装置の製造装置
JPH04245652A (ja) * 1991-01-31 1992-09-02 Hitachi Ltd 半導体装置の製造方法
JPH04315446A (ja) * 1991-04-15 1992-11-06 Hitachi Ltd 半導体ウェハ及びこれを用いた半導体集積回路装置
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2001332654A (ja) * 2000-03-17 2001-11-30 Matsushita Electric Ind Co Ltd 電気素子内蔵モジュール及びその製造方法
JP2004327624A (ja) * 2003-04-23 2004-11-18 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015504608A (ja) * 2011-11-22 2015-02-12 日本テキサス・インスツルメンツ株式会社 マイクロ表面実装デバイスパッケージング
JP2021019169A (ja) * 2019-07-24 2021-02-15 Tdk株式会社 電子部品内蔵基板及びその製造方法
JP7363158B2 (ja) 2019-07-24 2023-10-18 Tdk株式会社 電子部品内蔵基板及びその製造方法

Also Published As

Publication number Publication date
US20060273451A1 (en) 2006-12-07
EP1729341A2 (en) 2006-12-06
KR20060125602A (ko) 2006-12-06
EP1729341A3 (en) 2014-03-26
CN1873980A (zh) 2006-12-06
US20100178737A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
JP2006339354A (ja) 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法
JP4835124B2 (ja) 半導体ｉｃ内蔵基板及びその製造方法
US7544537B2 (en) Semiconductor IC-embedded substrate and method for manufacturing same
US8530752B2 (en) Multilayer circuit board and method for manufacturing the same
US8692363B2 (en) Electric part package and manufacturing method thereof
JP4575071B2 (ja) 電子部品内蔵基板の製造方法
JP5339928B2 (ja) 配線基板及びその製造方法
JP3908157B2 (ja) フリップチップ型半導体装置の製造方法
JP4708399B2 (ja) 電子装置の製造方法及び電子装置
US9253897B2 (en) Wiring substrate and method for manufacturing the same
JP5563814B2 (ja) 半導体装置及びその製造方法
JP2011119502A (ja) 半導体パッケージとその製造方法
US7829378B2 (en) Method of manufacturing electronic device, substrate and semiconductor device
JP5003812B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2008210912A (ja) 半導体装置及びその製造方法
JPWO2011136363A1 (ja) 回路装置の製造方法
US6524889B2 (en) Method of transcribing a wiring pattern from an original substrate to a substrate with closely matched thermal expansion coefficients between both substrates for dimensional control of the transcribed pattern
JP4121543B1 (ja) 電子装置
JP6417142B2 (ja) 半導体装置及びその製造方法
JP2005353837A (ja) 半導体装置及びその製造方法
JP4056360B2 (ja) 半導体装置及びその製造方法
JP5370217B2 (ja) 半導体装置及び半導体装置の製造方法
JP2004186223A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100810