JP2011119502A - 半導体パッケージとその製造方法 - Google Patents

半導体パッケージとその製造方法 Download PDF

Info

Publication number
JP2011119502A
JP2011119502A JP2009276270A JP2009276270A JP2011119502A JP 2011119502 A JP2011119502 A JP 2011119502A JP 2009276270 A JP2009276270 A JP 2009276270A JP 2009276270 A JP2009276270 A JP 2009276270A JP 2011119502 A JP2011119502 A JP 2011119502A
Authority
JP
Japan
Prior art keywords
semiconductor package
sealing resin
manufacturing
semiconductor chip
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009276270A
Other languages
English (en)
Other versions
JP2011119502A5 (ja
JP5581519B2 (ja
Inventor
Noriyoshi Shimizu
規良 清水
Akio Mutsukawa
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009276270A priority Critical patent/JP5581519B2/ja
Priority to US12/951,509 priority patent/US8378492B2/en
Publication of JP2011119502A publication Critical patent/JP2011119502A/ja
Publication of JP2011119502A5 publication Critical patent/JP2011119502A5/ja
Priority to US13/736,470 priority patent/US8785256B2/en
Application granted granted Critical
Publication of JP5581519B2 publication Critical patent/JP5581519B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】パッドと配線層との接続不良の発生防止と、製造過程における半導体パッケージの反りの発生防止と、最終的に形成される半導体パッケージの薄型化とを同時に達成することが可能な半導体パッケージとその製造方法を提供する。
【解決手段】この半導体パッケージの製造方法は、半導体チップが埋設された封止樹脂層を有する半導体パッケージの製造方法であって、支持基板２上に、パッド形成面４ａを上向きにして半導体チップ４を配置する工程と、前記半導体チップ４が覆われるように、前記支持基板２上に封止樹脂層６を形成する工程と、前記半導体チップ４のパッド５の上面５ａが表出するまで、前記封止樹脂層６の上部を研磨する工程と、を備える。
【選択図】図１０

Description

本発明は、半導体パッケージとその製造方法に関し、さらに詳細には、半導体チップを内蔵する半導体パッケージとその製造方法に関する。
現在、半導体チップ等の半導体装置を用いた電子機器の高性能化が進められており、基板へ半導体チップを実装する場合の高密度化や、また半導体チップを搭載した基板の小型化、省スペース化等が求められている。
このため、半導体チップが埋め込まれたいわゆるチップ内蔵型の半導体パッケージとして、様々な構造が提案されている。また、このようなチップ内蔵型の半導体パッケージの製造方法に関しても、様々な技術が提案されている（特許文献１、特許文献２参照）。
国際公開第０２／１５２６６号パンフレット 国際公開第０２／３３７５１号パンフレット
ここで、本願出願人において試作・検討を行った半導体パッケージ１０１の製造方法について説明する。
当該半導体パッケージの製造方法は、先ず、図１１に示すように、厚さ０．２〜０．５［ｍｍ］程度の銅（Ｃｕ）板を用いて形成された支持基板１０２上に、ロールラミネート法等により樹脂材料（例えば、エポキシ樹脂等）からなるシート状の固定用材料１０３を設ける工程を実施する。
次いで、図１２に示すように、支持基板１０２上に固定用材料１０３を介して、アクティブ面１０４ａを下向きにして半導体チップ１０４を配置する工程を実施する。通常、マウンターを用いて配置を行う。
次いで、図１３に示すように、半導体チップ１０４が覆われるように、支持基板１０２上にモールド樹脂を用いて絶縁層１０６を形成する工程を実施する。
次いで、図１４に示すように、塩化第二銅水溶液を用いるエッチング法等によって支持基板１０２を除去する工程を実施する。その後、固定用材料１０３を除去する工程を実施する。
次いで、図１５に示すように、半導体チップ１０４のアクティブ面１０４ａ側に配線層および絶縁層を多層に積層する工程（ビルドアップ工程）を実施する。
しかし、上記の製造方法の場合、図１３により説明する工程において、加熱環境下で圧力が加えられることに起因して、固定用材料（ボンディングシート）１０３と仮搭載している半導体チップ１０４のパッド１０５との間にモールド樹脂が染み込む課題が生じていた。すなわち、当該部位にモールド樹脂が染み込むと、パッド１０５の表面１０５ａ上の残渣となってしまうため、ビルドアップ工程を実施するときにパッド１０５と配線層１１１（ここではビア１１１ａ）とを接続する妨げとなって、当該接続箇所における導通不良を発生させる原因となっていた。しかし、染み込む量や面積をコントロールすることは困難であった。
また、図１５により説明するビルドアップ工程を実施する際に、半導体チップ１０４を支持する層が絶縁層１０６のみとなってしまうため、同工程中（特に搬送時等）において反りが生じ易い課題があった。
また、モールド樹脂によって半導体チップ１０４を埋め込む構造であるため、絶縁層１０６の厚さを薄く形成することができなかった（図１５参照）。
上記事情に鑑み、本発明は、パッドと配線層との接続不良の発生防止と、製造過程における半導体パッケージの反りの発生防止と、最終的に形成される半導体パッケージの薄型化とを同時に達成することが可能な半導体パッケージとその製造方法を提供することを目的とする。
一実施形態として、以下に開示するような解決手段により、前記課題を解決する。
開示の半導体パッケージの製造方法は、半導体チップが埋設された絶縁層を有する半導体パッケージの製造方法であって、支持基板上に、パッド形成面を上向きにして半導体チップを配置する工程と、前記半導体チップが覆われるように、前記支持基板上に封止樹脂を用いて絶縁層を形成する工程と、前記半導体チップのパッドの上面が表出するまで、前記絶縁層の上部を研磨する工程と、を備えることを要件とする。
開示の半導体パッケージの製造方法によれば、半導体チップのパッドの表面上に残渣が発生することを防止でき、当該残渣に起因して半導体パッケージに発生する導通不良を防止することができる。
また、配線層および絶縁層の形成工程後まで支持基板が除去されないため、製造過程における半導体パッケージに反り、うねりが発生することを防止もしくは低減できる。
また、非常に薄い半導体パッケージの製造が可能となる。
本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 本願出願人が試作・検討を行った半導体パッケージの製造方法を説明するための説明図である。 本願出願人が試作・検討を行った半導体パッケージの製造方法を説明するための説明図である。 本願出願人が試作・検討を行った半導体パッケージの製造方法を説明するための説明図である。 本願出願人が試作・検討を行った半導体パッケージの製造方法を説明するための説明図である。 本願出願人が試作・検討を行った半導体パッケージの製造方法を説明するための説明図である。
本発明の実施形態に係る半導体パッケージ１の製造方法について説明する。ここで、図１〜図１０は、半導体パッケージ１の製造工程を説明するための概略図（断面図）である。なお、後述のように、本発明では、電子部品４および絶縁層６と比較して、配線層１１および絶縁層１２が非常に薄い形状を有しているが、説明の便宜上、配線層１１および絶縁層１２を合わせた厚さを、絶縁層６よりも厚く図示している（配線層１３および絶縁層１４等についても同様）。その他にも、各図面において、説明の便宜上、実際の寸法・縮尺とは異なって図示されている部分がある。
先ず、図１に示すように、支持基板２を用意し、当該支持基板２の上面に固定用材料３を配設する工程を実施する。一例として、支持基板２は厚さ０．２〜０．４［ｍｍ］程度の銅（Ｃｕ）板を用いて形成される。その他にも、支持基板２として、エッチング法によって除去を行うことが可能なアルミニウム、ニッケル、鉄等からなる金属板や金属箔を用いることができる。
また、固定用材料３は、樹脂材料（例えば、エポキシ樹脂等）からなるボンディングシートであって、ロールラミネート法、真空ラミネート法等のラミネート工法によって、支持基板２上に貼付される。なお、固定用材料３として、エポキシやポリイミド等を用いた接着剤を使用することができる。
その他にも、固定用材料３として、熱剥離性接着剤（例えば、接着剤中に所定温度の加熱により膨張する発泡剤が含有されたもの）を使用しても良い（効果については後述）。
次いで、図２に示すように、支持基板２上に固定用材料３を介して、アクティブ面４ａを上向きにして電子部品４を配置する工程を実施する。一例として、電子部品４を配置した後、キュアを行うことで、固定用材料３が硬化して電子部品４が支持基板２に対して固定されるため、以降の製造工程中において電子部品４の位置ズレが発生することを防止できる。なお、キュアを行う際の例として、大気中において、温度１７０〜１９０［℃］程度、時間３０〜６０［分］程度の条件下で行われる。
ここで、電子部品４が半導体チップの場合を例に挙げて説明する。なお、電子部品４として、半導体チップ以外のものも当然に使用可能である。
電子部品（半導体チップ）４は、アクティブ面（パッド形成面）４ａに、ビア等（詳細は後述）と電気的な接続を行うためのパッド５が設けられている。また、一例として、パッド５は、半導体チップ４の回路に接続された平坦なアルミパッド上に、銅（Ｃｕ）を用いて形成される。
一例として、半導体チップ４の形状は、例えば、厚さ７５〜５００［μｍ］程度（本実施形態では、３７５［μｍ］程度）、外形１２［ｍｍ］×１２［ｍｍ］程度である。また、パッド５の形状は、直径１１０［μｍ］程度、高さ１０〜３０［μｍ］程度（本実施形態では、２５［μｍ］程度）の円柱形状である。
次いで、図３に示すように、半導体チップ４が覆われるように、支持基板２上にモールド樹脂を用いて絶縁層（封止樹脂層）６を形成する工程を実施する。その後、キュアを行うことによって、モールド樹脂を硬化させる。これにより、半導体チップ４の側面が絶縁層（封止樹脂層）６で被覆されると共に、半導体チップ４のアクティブ面（パッド形成面）４ａ上にも絶縁層（封止樹脂層）６が設けられる。一例として、半導体パッケージ１として完成したときに、半導体チップ４側面周囲部分の絶縁層（封止樹脂層）６の幅が、０．２〜６［ｍｍ］程度（本実施形態では、１．５［ｍｍ］程度）となる。これにより、半導体チップ４側面周囲の絶縁層（封止樹脂層）６上に配線層や外部接続用のパッドを設けることができ、半導体パッケージの多端子化に対応可能である。
また、本実施形態においては、モールド樹脂には、フィラー（例えば、二酸化ケイ素）が含有された樹脂材料（本実施形態では、エポキシ樹脂）が用いられる。例えば、フィラー含有率は、５０〜８０［ｗｔ％］程度である。また、キュアを行う際の例として、大気中において、温度２００［℃］程度、時間６０［分］程度の条件下で行われる。
なお、絶縁層（封止樹脂層）６を形成する方法としては、トランスファーモールドや、インジェクションモールド、ポッティング等の各種方法を用いることができる。
次いで、図４に示すように、半導体チップ４のパッド５の上面５ａが表出（露出）するまで、絶縁層６の上部を研磨する工程を実施する。当該研磨工程は、一例として、研削あるいは研磨の機械的な処理方法によって行われる。ここで、絶縁層６の厚さは、半導体チップ４の厚さに応じて変化するが、例えば、厚さ８５〜５３０［μｍ］程度（本実施形態では、４００［μｍ］程度）であり、半導体チップ４のアクティブ面（パッド形成面）４ａ上には、厚さ１０〜３０［μｍ］程度（本実施形態では、２５［μｍ］程度）の絶縁層（封止樹脂層）６が形成される。半導体チップ４のアクティブ面４ａを絶縁層（封止樹脂層）６により確実に保護することができるため好適である。
このとき、絶縁層６の上面（研磨面）とパッド５の上面５ａとが、略同一の平坦面（面一）に形成されると、後工程において、精度良く配線層１１および絶縁層１２を積層できるため好適である。
なお、上記研磨工程の後に、さらに、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法もしくはエッチング法によって、パッド５の上面５ａを平滑にする工程を追加しても良い。
次いで、絶縁層６の上に、層間接続を行うビア１１ａと配線パターン１１ｂとにより構成される配線層１１と絶縁層１２とを形成する工程を実施する。本発明では、絶縁層６を基体として、その上に薄い膜状に配線層１１と絶縁層１２とが積層される構造を有する。例えば、配線パターン１１ｂは、厚さ３［μｍ］程度であり、絶縁層１２は、厚さ６〜７［μｍ］程度である。
先ず、図５に示すように、絶縁層６の上に、スクリーン印刷法、樹脂フィルムのラミネート、もしくは塗布法等により、エポキシやポリイミド等の感光性樹脂材料よりなる絶縁層１２を形成する。次に、この絶縁層１２に対してマスクパターン（不図示）を介して光線を照射し露光・現像させることでパターニングを行い、当該絶縁層１２におけるビア１１ａの形成予定位置（ここでは、図５に示すように、パッド５の上方位置等）に、パッド５の上面５ａが底面に露出するように開口部１１ｃを形成する。次に、キュアを行い、絶縁層１２を硬化させる。
なお、他の方法として、非感光性のエポキシやポリイミド等の絶縁樹脂により絶縁層１２を形成し、レーザ加工によりビア１１ａ用の開口部１１ｃを形成しても良い（後述の絶縁層１４およびビア１３ａに関しても同様）。
次に、絶縁層１２上にスパッタ法によりシード層を形成する（不図示）。このとき、開口部１１ｃの内壁面を含めてシード層を形成する。一例として、シード層はチタン（Ｔｉ）／銅（Ｃｕ）の二層で、厚さ５０［ｎｍ］／５００［ｎｍ］程度に形成する（銅（Ｃｕ）が表面となるように形成する）。なお、無電解銅めっき法によりシード層を形成してもよい。
次に、シード層上に、めっきレジストを形成し、露光・現像により配線パターン１１ｂの形成位置のシード層を露出させるめっきレジストパターンを形成する。
次いで、シード層からの給電により電解銅めっきを施し、めっきレジストパターンから露出するシード層上に銅めっきを析出させる。この際、ビア用の開口部内を銅めっきで充填する。
次いで、めっきレジストの除去と、めっきレジスト除去により露出した部分のシード層の除去を行い、ビア１１ａと配線パターン１１ｂからなる配線層１１を形成する。
なお、上記の方法（セミアディティブ法）に代えて、サブトラクティブ法等、他の方法で配線層１１を形成しても良い。
このように、図５、図６により説明した工程を備えて、配線層１１および絶縁層１２が形成され、当該配線層１１と半導体チップ４のパッド５（ここでは上面５ａ）とが接続される。
上記の通り、絶縁層（封止樹脂層）６は、封止性の向上等を目的としてフィラー等が含有されているため、その上に直接、配線層を形成した場合、絶縁層（封止樹脂層）６との密着性が必ずしも良好ではなく、配線パターンの剥離等の問題が生じ得る。しかし、本発明では、絶縁層（封止樹脂層）６上に絶縁層１２を形成し、この絶縁層１２上に配線層１１を形成するため、絶縁層１２上に密着性良く配線層１１を形成することができる。
次いで、図７に示すように、前述の図５、図６により説明した工程と同様の形成工程を所定回数繰り返して、所定の多層構造となるように、順次、配線層１３、・・・と絶縁層１４、・・・とを積層する工程（ビルドアップ工程）を実施する。
ここで、一例として、配線層１３以降を形成する工程は、配線層１１を形成する工程と同様であり、絶縁層１４以降を形成する工程は、絶縁層１２を形成する工程と同様である。なお、本実施形態では、配線パターン１３ｂは、厚さ１０［μｍ］程度であり、絶縁層１４は、厚さ１０［μｍ］程度である。
次いで、図８に示すように、印刷等の方法を用いて最上層にソルダーレジスト膜１６を形成する工程を実施する。このとき、配線層１３の一部分を露出する開口部を有するように形成する。当該開口部から露出する配線層１３の一部分が、外部接続用のパッドとなる。一例として、当該パッドの直径は３００［μｍ］程度であり、ソルダーレジスト膜１６の厚さは２０［μｍ］程度である。なお、当該パッド部分に、表面保護層として、無電解めっきによりニッケル（Ｎｉ）めっき層と金（Ａｕ）めっき層を、この順に設けても良い。
ここで、配線層１３に設けた外部接続用のパッドは、当該パッドにはんだボールやリードピンを接続して外部接続端子としても良く、あるいは、当該パッド自体を外部接続端子としても良い。
次いで、図９に示すように、多層構造の最下層を構成している支持基板２を除去する工程を実施する。一例として、本実施形態においては、支持基板２は銅を用いて形成されているため、例えば塩化第二銅水溶液を用いるエッチング法によって除去を行う。
次いで、図１０に示すように、支持基板２が除去されたことによって最下面に露出した固定用材料３を除去する工程を実施する。これにより、絶縁層（封止樹脂層）６が基板状（平板状）に形成される。また、半導体チップ４の背面が絶縁層（封止樹脂層）６の裏面側に露出するように形成される。さらに、半導体チップ４の背面と絶縁層（封止樹脂層）６の裏面とが面一の平坦面に形成される。よって、半導体パッケージ１の薄型化および放熱性向上が図られる。
一例として、エポキシ樹脂を用いて形成された固定用材料３を除去する工程は研磨（研削、研磨、ＣＭＰ等）によって行われる。ちなみに、固定用材料３は、モールド樹脂と比較すれば、極めて研磨が容易である。
なお、別の方法として、固定用材料３に熱剥離性接着剤が使用されている場合には、図８に示す工程後に、所定温度に加熱することによって固定用材料３の接着性が消失し、半導体チップ４および絶縁層６と固定用材料３との界面から、半導体パッケージ１と固定用材料３および支持基板２とが分離し、容易に半導体パッケージ１を得ることができる。
以上説明した工程を備えて、本発明に係る半導体パッケージ１の製造が行われる。
なお、本実施形態においては、実際は、支持基板２上に複数の半導体チップ４を搭載して、上記工程を実施し、支持基板２および固定用材料３を除去後、少なくとも一つの半導体チップ４を含むように絶縁層６、１２、１４、・・・、およびソルダーレジスト膜１６を切断して、一度に複数個の半導体パッケージ１を得ている。
一例として、半導体パッケージ１は、平面形状が矩形の基板状（平板状）であり、その寸法は、幅１５［ｍｍ］×奥行き１５［ｍｍ］×厚さ０．４４［ｍｍ］程度である。
また、半導体パッケージ１は、全ての配線層１１、１３、・・・、絶縁層１２、１４、・・・、およびソルダーレジスト膜１６を合わせた厚さが、絶縁層（封止樹脂層）６と比較して、非常に薄い形状を有している。
以上の通り、開示の半導体パッケージとその製造方法によれば、パッド上面が表出するまで研磨する工程により、あるいは当該工程と共にパッド上面を研磨する工程が追加されて、パッド上面に残渣が無い状態を生じさせることができる。したがって、その後、配線層の形成工程を実施するに際し、パッドと配線層との接続を良好に行うことができ、導通不良の発生を防止することができる。
また、パッド上面が表出するまで研磨する工程によって、パッド上面とモールド樹脂からなる絶縁層の上面とが高精度の平坦面として得られる。したがって、当該平坦面を基礎として、ビルドアップ工程によって形成される多層構造を有する半導体パッケージの各層を高精度に積層することが可能となる。
剛性の高い金属材料からなる支持基板を有した状態で、製造工程（特に、ビルドアップ工程）を実施することが可能となるため、製造工程中に半導体パッケージにおいて反り、うねりの発生を防止することができる。このことは、半導体パッケージにおけるクラック発生防止の観点からも有効である。その一方で、銅を用いた支持基板は、除去工程も容易である。
また、最終的に、半導体パッケージから支持基板を除去することが可能であり、除去された支持基板と半導体チップとの間にはモールド樹脂からなる絶縁層が形成されないため、半導体パッケージの薄型化が可能である。一例として、これまでの製造方法に対して、２００［μｍ］程度の薄型化が可能という顕著な効果が得られる。
さらに、固定用材料の除去も可能であるため、半導体パッケージのより一層の薄型化が可能となる。
また、アクティブ面に設けられるパッドの周囲がモールド樹脂のみで覆われているため、従来、パッドとビアとの接続部において課題とされたクラック発生を解決することが可能となる。
なお、本発明は、以上説明した実施例に限定されることなく、本発明を逸脱しない範囲において種々変更可能であることは言うまでもない。特に、電子部品として半導体チップを例に挙げて説明したが、これに限定されるものではない。
１、１０１ 半導体パッケージ
２、１０２ 支持基板
３、１０３ 固定用材料
４、１０４ 電子部品（半導体チップ）
５、１０５ パッド
６、１２、１４、１０６、１１２、１１４ 絶縁層
１１、１３、１１１、１１３ 配線層
１１ａ、１３ａ、１１１ａ、１１３ａ ビア
１１ｂ、１３ｂ、１１１ｂ、１１３ｂ 配線パターン
１６、１１６ ソルダーレジスト膜

Claims (10)

  1. 半導体チップが埋設された封止樹脂層を有する半導体パッケージの製造方法であって、
    支持基板上に、パッド形成面を上向きにして半導体チップを配置する工程と、
    前記半導体チップが覆われるように、前記支持基板上に封止樹脂層を形成する工程と、
    前記半導体チップのパッドの上面が表出するまで、前記封止樹脂層の上部を研磨する工程と、を備えること
    を特徴とする半導体パッケージの製造方法。
  2. 前記封止樹脂層の上部を研磨する工程の後に、前記封止樹脂層の上に、層間接続を行うビアと配線パターンとにより構成される配線層と絶縁層とを順次積層形成する工程を備えること
    を特徴とする請求項１記載の半導体パッケージの製造方法。
  3. 前記配線層と絶縁層とを順次積層形成する工程の後に、前記支持基板を除去する工程を備えること
    を特徴とする請求項２記載の半導体パッケージの製造方法。
  4. 前記支持基板は金属を用いて形成され、前記支持基板を除去する工程はエッチングによって行われること
    を特徴とする請求項３記載の半導体パッケージの製造方法。
  5. 前記支持基板上に、固定用材料を介して半導体チップが配置され、
    前記支持基板を除去する工程の後に、前記固定用材料を除去する工程を備えること
    を特徴とする請求項３または請求項４記載の半導体パッケージの製造方法。
  6. 前記固定用材料は樹脂を用いて形成され、前記固定用材料を除去する工程は研磨によって行われること
    を特徴とする請求項５記載の半導体パッケージの製造方法。
  7. 半導体チップのパッド形成面と側面周囲が、封止樹脂層で被覆され、
    前記封止樹脂層の一方の面に、前記半導体チップのパッドの上面が露出し、
    前記封止樹脂層の一方の面上に、絶縁層を介して、前記パッドと接続された配線層が形成されていること
    を特徴とする半導体パッケージ。
  8. 前記封止樹脂層が基板状に形成され、該封止樹脂層上に複数の絶縁層と配線層が膜状に積層されていること
    を特徴とする請求項７記載の半導体パッケージ。
  9. 前記パッドの上面と前記封止樹脂層の一方の面とが同一の平坦面に形成されていること
    を特徴とする請求項７または請求項８記載の半導体パッケージ。
  10. 前記半導体チップの背面が、前記封止樹脂層の他方の面側に露出していること
    を特徴とする請求項７〜９のいずれか一項記載の半導体パッケージ。
JP2009276270A 2009-12-04 2009-12-04 半導体パッケージとその製造方法 Active JP5581519B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009276270A JP5581519B2 (ja) 2009-12-04 2009-12-04 半導体パッケージとその製造方法
US12/951,509 US8378492B2 (en) 2009-12-04 2010-11-22 Semiconductor package
US13/736,470 US8785256B2 (en) 2009-12-04 2013-01-08 Method of manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009276270A JP5581519B2 (ja) 2009-12-04 2009-12-04 半導体パッケージとその製造方法

Publications (3)

Publication Number Publication Date
JP2011119502A true JP2011119502A (ja) 2011-06-16
JP2011119502A5 JP2011119502A5 (ja) 2012-11-22
JP5581519B2 JP5581519B2 (ja) 2014-09-03

Family

ID=44081224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009276270A Active JP5581519B2 (ja) 2009-12-04 2009-12-04 半導体パッケージとその製造方法

Country Status (2)

Country Link
US (2) US8378492B2 (ja)
JP (1) JP5581519B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105840A (ja) * 2011-11-11 2013-05-30 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
EP2654388A2 (en) 2012-03-21 2013-10-23 Shinko Electric Industries Co., Ltd. Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
JP2014056924A (ja) * 2012-09-12 2014-03-27 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置
JP2014086660A (ja) * 2012-10-26 2014-05-12 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2014183131A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 部品内蔵基板の製造方法及び部品内蔵基板
US8941230B2 (en) 2012-09-12 2015-01-27 Shinko Electric Industries Co., Ltd. Semiconductor package and manufacturing method
JP2016093874A (ja) * 2014-11-17 2016-05-26 株式会社ディスコ パッケージ基板の加工方法
WO2017038110A1 (ja) * 2015-08-28 2017-03-09 日立化成株式会社 半導体装置及びその製造方法
WO2017196488A1 (en) * 2016-05-13 2017-11-16 Intel Corporation Aluminum oxide for thermal management or adhesion
WO2018125094A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Methods of forming barrier structures in high density package substrates

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
CN103402309B (zh) * 2013-07-31 2016-05-04 无锡市伟丰印刷机械厂 一种具有垂直支撑结构的印刷电路板弹性焊盘
US10128193B2 (en) * 2016-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10325786B1 (en) * 2017-12-07 2019-06-18 Sj Semiconductor (Jiangyin) Corporation Double-sided plastic fan-out package structure having antenna and manufacturing method thereof
US10665522B2 (en) 2017-12-22 2020-05-26 Intel IP Corporation Package including an integrated routing layer and a molded routing layer
US20190326159A1 (en) * 2018-04-20 2019-10-24 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same utilizing localized soi formation
US11114359B2 (en) * 2018-09-13 2021-09-07 Dialog Semiconductor (Uk) Limited Wafer level chip scale package structure
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202720B4 (de) * 2019-02-28 2021-04-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Chip-Folienpackage für Halbleiter-Chips mit indirekter Kontaktierung und Verfahren zum Herstellen Desselben
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124354A (ja) * 1998-10-21 2000-04-28 Matsushita Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
JP2001217381A (ja) * 2000-01-28 2001-08-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2004047931A (ja) * 2002-07-12 2004-02-12 Samsung Electro Mech Co Ltd 回路素子の電極形成方法、それを用いたチップパッケージ及び多層基板
JP2004241660A (ja) * 2003-02-06 2004-08-26 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2004327724A (ja) * 2003-04-24 2004-11-18 Nec Electronics Corp 半導体装置及びその製造方法
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008288481A (ja) * 2007-05-21 2008-11-27 Casio Comput Co Ltd 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
KR100246333B1 (ko) * 1997-03-14 2000-03-15 김영환 비 지 에이 패키지 및 그 제조방법
ATE429032T1 (de) 2000-08-16 2009-05-15 Intel Corp Direktaufbauschicht auf einer verkapselten chipverpackung
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
JP2006041122A (ja) * 2004-07-26 2006-02-09 Shinko Electric Ind Co Ltd 電子部品内蔵要素、電子装置及びそれらの製造方法
KR100660868B1 (ko) * 2005-07-06 2006-12-26 삼성전자주식회사 칩의 배면이 몰딩된 반도체 패키지 및 그의 제조방법
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
JP2010205877A (ja) * 2009-03-03 2010-09-16 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び電子装置
US8080880B2 (en) * 2009-03-20 2011-12-20 Infineon Technologies Ag Semiconductor device with arrangement of parallel conductor lines being insulated, between and orthogonal to external contact pads
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5541618B2 (ja) * 2009-09-01 2014-07-09 新光電気工業株式会社 半導体パッケージの製造方法
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8278746B2 (en) * 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8343810B2 (en) * 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124354A (ja) * 1998-10-21 2000-04-28 Matsushita Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
JP2001217381A (ja) * 2000-01-28 2001-08-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2004047931A (ja) * 2002-07-12 2004-02-12 Samsung Electro Mech Co Ltd 回路素子の電極形成方法、それを用いたチップパッケージ及び多層基板
JP2004241660A (ja) * 2003-02-06 2004-08-26 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2004327724A (ja) * 2003-04-24 2004-11-18 Nec Electronics Corp 半導体装置及びその製造方法
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008288481A (ja) * 2007-05-21 2008-11-27 Casio Comput Co Ltd 半導体装置およびその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105840A (ja) * 2011-11-11 2013-05-30 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
EP2654388A2 (en) 2012-03-21 2013-10-23 Shinko Electric Industries Co., Ltd. Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
US8994193B2 (en) 2012-03-21 2015-03-31 Shinko Electric Industries Co., Ltd. Semiconductor package including a metal plate, semiconductor chip, and wiring structure, semiconductor apparatus and method for manufacturing semiconductor package
JP2014056924A (ja) * 2012-09-12 2014-03-27 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置
US8941230B2 (en) 2012-09-12 2015-01-27 Shinko Electric Industries Co., Ltd. Semiconductor package and manufacturing method
JP2014086660A (ja) * 2012-10-26 2014-05-12 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2014183131A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 部品内蔵基板の製造方法及び部品内蔵基板
JP2016093874A (ja) * 2014-11-17 2016-05-26 株式会社ディスコ パッケージ基板の加工方法
WO2017038110A1 (ja) * 2015-08-28 2017-03-09 日立化成株式会社 半導体装置及びその製造方法
JPWO2017038110A1 (ja) * 2015-08-28 2018-06-07 日立化成株式会社 半導体装置及びその製造方法
US10388608B2 (en) 2015-08-28 2019-08-20 Hitachi Chemical Company, Ltd. Semiconductor device and method for manufacturing same
JP2020161848A (ja) * 2015-08-28 2020-10-01 日立化成株式会社 半導体装置及びその製造方法
KR20210122869A (ko) * 2015-08-28 2021-10-12 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치 및 그 제조 방법
KR102494110B1 (ko) * 2015-08-28 2023-01-30 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치 및 그 제조 방법
WO2017196488A1 (en) * 2016-05-13 2017-11-16 Intel Corporation Aluminum oxide for thermal management or adhesion
US10361121B2 (en) 2016-05-13 2019-07-23 Intel Corporation Aluminum oxide for thermal management or adhesion
WO2018125094A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Methods of forming barrier structures in high density package substrates

Also Published As

Publication number Publication date
US8785256B2 (en) 2014-07-22
US8378492B2 (en) 2013-02-19
US20130122657A1 (en) 2013-05-16
US20110133341A1 (en) 2011-06-09
JP5581519B2 (ja) 2014-09-03

Similar Documents

Publication Publication Date Title
JP5581519B2 (ja) 半導体パッケージとその製造方法
JP4575071B2 (ja) 電子部品内蔵基板の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
US8745860B2 (en) Method for manufacturing printed wiring board
JP5607086B2 (ja) 半導体パッケージの製造方法
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
US8692135B2 (en) Wiring board capable of containing functional element and method for manufacturing same
US8692363B2 (en) Electric part package and manufacturing method thereof
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
US20180047661A1 (en) Wiring board
JP2010123708A (ja) 実装基板及び半導体モジュール
JP5296636B2 (ja) 半導体パッケージの製造方法
JP2011100793A (ja) 半導体パッケージの製造方法
JP2009272512A (ja) 半導体装置の製造方法
JP6417142B2 (ja) 半導体装置及びその製造方法
JP2016048768A (ja) 配線板及び半導体装置の製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
US20090124043A1 (en) Method of manufacturing a package board
KR20060070930A (ko) 패키지 기판의 제조 방법
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
KR101015762B1 (ko) 반도체 패키지의 제조 방법
JP5880036B2 (ja) 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板
US20190013263A1 (en) Wiring board and semiconductor package

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140624

R150 Certificate of patent or registration of utility model

Ref document number: 5581519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150