JP2014056924A - 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置 - Google Patents

半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置 Download PDF

Info

Publication number
JP2014056924A
JP2014056924A JP2012200423A JP2012200423A JP2014056924A JP 2014056924 A JP2014056924 A JP 2014056924A JP 2012200423 A JP2012200423 A JP 2012200423A JP 2012200423 A JP2012200423 A JP 2012200423A JP 2014056924 A JP2014056924 A JP 2014056924A
Authority
JP
Japan
Prior art keywords
thermosetting resin
resin composition
semiconductor device
forming
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012200423A
Other languages
English (en)
Inventor
Koji Hamaguchi
宏治 濱口
Kazuhiko Kurabuchi
和彦 蔵渕
Masaya Toba
正也 鳥羽
Hikari Murai
曜 村井
Daisuke Fujimoto
大輔 藤本
Kunpei Yamada
薫平 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2012200423A priority Critical patent/JP2014056924A/ja
Publication of JP2014056924A publication Critical patent/JP2014056924A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】 薄型で反りが小さく放熱性に優れた半導体装置を低コストで効率よく製造、それに用いる熱硬化性樹脂組成物を提供する。
【解決手段】 (I)支持体上に仮固定層を形成後、電極突起を有する半導体素子を、半導体素子の受動面(裏面)と仮固定層が貼り合わさるよう配置、(II)半導体素子の能動面(表面)を熱硬化性樹脂組成物で封止し、第一の絶縁層を形成、(III)支持体と仮固定層をはく離し、受動面(裏面)を露出、(IV)能動面(表面)上の第一の絶縁層を研削し、電極突起の一部を露出、(V)第一の絶縁層上にシード層を形成、(VI)シード層上にレジスト形成、露光、現像を施してパターンを形成、(VII)めっき法で配線パターンを形成し、レジストパターンを除去、(VIII)シード層を除去、(IX)配線パターン上に第二の絶縁層を形成し、開口を形成、(X)外部接続用端子を形成する工程を、備える。
【選択図】 図５

Description

本発明は、半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置に関する。より詳しくは、小型化及び薄型化の要求が高いウェハレベル半導体装置を低コストで効率よく、再配線形成を行うことができる製造方法に関する。
電子機器の高機能化に伴って、半導体装置の小型化及び薄型化が進んでいる。近年、半導体装置の軽薄短小化は留まるところを知らず、半導体素子とほぼ同じ大きさのウェハレベルの半導体装置や、半導体装置の上に半導体装置を積むパッケージ・オン・パッケージといった実装形態も盛んに行われており、今後、ますます半導体装置の小型化及び薄型化が進むと予想される。
ところで、ウェハレベルの半導体装置はウェハ上に再配線層を形成し、はんだボールなどの外部接続用の端子を設けた後、ダイシングによって個片化することで得られる。端子数が数１０ピンから１００ピン程度の場合は、ウェハ上にはんだボールなどの外部接続用の端子を設けることが可能である。
しかしながら、半導体素子の微細化が進展し、端子数が１００ピン以上に増加してくると、ウェハ上のみに再配線層を形成し、外部接続用端子を設けることが難しくなる。無理に外部接続用の端子を設けた場合、端子間のピッチが狭くなるとともに、端子高さが低くなり、半導体装置を実装した後の接続信頼性の確保が難しくなる。このため、半導体素子の微細化、つまりは外部接続端子数の増加への対応が求められている。最近では、ウェハを所定サイズに個片化し、再配置することで、半導体素子の外側にも外部接続用の端子を設けることができる半導体装置の開発が進められている（例えば特許文献１〜４参照）。
特許第３６１６６１５号公報 特開２００１−２４４３７２号公報 特開２００１−１２７０９５号公報 米国特許出願公開第２００７/２０５５１３号明細書
特許文献１〜４に記載されている半導体装置は、ウェハを所定サイズに個片化し、個片化した半導体装置を再配置するため、ウェハ上に再配線するよりも再配線領域を広く確保することができ、半導体素子の多ピン化に対応することが可能となる。
図１〜４は、従来の半導体装置の製造方法を示す図である。図４（ｒ）に示す半導体装置は、半導体素子の再配置、封止、再配線層形成、配線形成、外部接続端子の形成、個片化などの工程を経て得られる。
支持体の片側に仮固定用フィルムを貼り合せる（図１（ａ）参照）。次いで、半導体素子を所定の間隔で能動面（表面；回路が形成された面）が仮固定用フィルムに貼り合わさるように再配置する（図１（ｂ）参照）。次いで、半導体素子を覆うように封止材で封止する（図１（ｃ）参照）。封止後、所定の温度及び時間で後硬化を行う。次いで、所定温度に設定されたホットプレート上に載せ、支持体を取り外す（図１（ｄ）参照）。次いで、仮固定用フィルムをはく離し、半導体素子の能動面（表面）を露出させる（図１（ｅ）参照）。次いで、半導体素子の能動面に塗布型の感光性樹脂組成物をスピンコートし、ホットプレート上で熱硬化させる（図２（ｆ）参照）。次いで、所定の箇所を露光・現像処理し、オーブンで後硬化する（図２（ｇ）参照）。次いで、スパッタによりシード層を形成する（図２（ｈ）参照）。上記シード層上に回路形成用レジストを塗布、またはラミネートし、所定の箇所を露光、現像処理する（図２（ｊ）参照）。次いで、電気めっき法により配線パターンを形成する（図２（ｋ）参照）。次いで、はく離液により回路形成用レジストを除去する（図３（ｍ）参照）。次いで、上記シード層をエッチングにより除去する（図３（ｎ）参照）。次いで、感光性樹脂組成物を再度スピンコートし、８０℃程度のホットプレート上で熱硬化させ、所定の箇所を露光・現像処理した後、オーブンで後硬化する（図４（ｐ）参照）。次いで、はんだボールをリフロー搭載する。最後に、ダイシング個片化することで、半導体装置を作製することができる（図４（ｒ）参照）。
このようにして得られた半導体装置は、小型化及び薄型化が可能であるため、高機能化・多機能化が進むスマートフォンやタブレット端末等の電子機器に好適である。しかしながら、このような方法で製造された半導体装置は、製造工程が複雑であること、半導体素子の受動面（裏面）が封止されているため反りが生じ易いこと、更なる薄型化への対応が困難であること、放熱に不向きであること、等の問題があった。
本発明は、上記課題に鑑みてなされたものであり、薄型化が可能で、反りが小さく、放熱性に優れた半導体装置を、効率的に製造する方法を提供することを目的とする。また、本発明は下記方法によって製造された半導体装置、並びに、半導体装置を製造するのに適した熱硬化性樹脂組成物を提供することを目的とする。
本発明は、
（Ｉ）支持体上に仮固定層を形成後、電極突起を有する少なくとも１つ以上の半導体素子を、半導体素子の受動面（裏面、電極突起が形成された面の反対面）と仮固定層が貼り合わさるように配置する工程と、
（ＩＩ）前記少なくとも１つ以上の半導体素子の能動面（表面、電極突起が形成された面）を覆うように、熱硬化性樹脂組成物で封止し、第一の絶縁層を形成する工程と、
（ＩＩＩ）支持体と仮固定層をはく離し、半導体素子の受動面（裏面）を露出させる工程と、
（ＩＶ）半導体素子の能動面（表面）上の熱硬化性樹脂組成物からなる第一の絶縁層を研削し、前記電極突起の一部を露出する工程と、
（Ｖ）熱硬化性樹脂組成物からなる第一の絶縁層上にシード層を形成する工程と、
（ＶＩ）シード層上に回路形成用レジストを形成し、露光処理及び現像処理を施して再配線用のレジストパターンを形成する工程と、
（ＶＩＩ）めっき法により配線パターンを形成し、はく離処理によりレジストパターンを除去する工程と、
（ＶＩＩＩ）シード層を除去する工程と、
（ＩＸ）配線パターン上に第二の絶縁層を形成し、配線パターンにまで至る開口を形成する工程と、
（Ｘ）外部接続用端子を形成する工程を、備える半導体装置の製造方法である。
上記半導体装置の製造方法の特徴は、半導体素子の受動面（裏面）と仮固定層が貼り合わさるように配置し、熱硬化性樹脂組成物で封止することによって、半導体素子を封止する工程と、半導体素子の能動面（表面）上に第一の絶縁層を形成する工程とを、一括で行うところにある。また、仮固定層をはく離することで、半導体素子の受動面（裏面）を容易に露出できる点も大きな特長となっている。また、半導体素子の能動面（表面）上に電極突起が形成されているため、封止厚みを制御し易いという特長がある。更に、電極突起を層間接続用導体（ビア）として使用できるという特長がある。かかる方法によれば、図１〜４に示したように、従来の半導体装置の製造方法と比較して、半導体装置を低コストで効率よく形成できる。なお、本発明に用いる熱硬化性樹脂組成物は、液状、粉状、タブレット状及びフィルム状のいずれも適用可能であるが、半導体素子の能動面（表面）上の絶縁層の厚みを精度良く制御するには、予め厚みを管理しているフィルム状の熱硬化性樹脂組成物が好適である。
上記半導体装置の製造方法において、上記（ＩＩ）における熱硬化性樹脂組成物の封止温度は、５０〜１４０℃であり、且つ加熱時間が１０〜３００秒の範囲であることが好ましい。
また、上記（ＩＩ）の工程における熱硬化性樹脂組成物の封止圧力は、０．２〜２．０ＭＰａの範囲であることが好ましい。
上記（ＩＩ）の工程における、熱硬化性樹脂組成物の厚みＴ２が５０〜７５０μｍであることが好ましい。また、熱硬化性樹脂組成物層の厚みＴ２と半導体素子の厚みＴ１の差（Ｔ２−Ｔ１）が５〜５０μｍの範囲であることが好ましい。
また、本発明は、上記半導体装置の製造方法により得られる半導体装置であり、薄型化が可能で、反りが小さく、放熱性に優れたウェハレベル半導体装置を低コストで効率よく提供する。
さらに、本発明は、上記半導体装置の製造方法において使用される熱硬化性樹脂組成物であって、前記熱硬化性樹脂組成物が、
エポキシ樹脂、フェノール樹脂、シアネート樹脂、ポリアミドイミド樹脂及び熱硬化性ポリイミド樹脂からなる群より選択される少なくとも一種を含む樹脂と、
最大粒径が５μｍ以下で、平均粒径が１μｍ以下の無機フィラーとを含有する熱硬化性樹脂組成物を提供する。
そして、本発明は、上記の熱硬化性樹脂組成物を支持体上に塗布、乾燥して得られる熱硬化性樹脂フィルムを提供する。
なお、ここでいう無機フィラーの最大粒径及び平均粒径は、日機装株式会社製の動的光散乱式ナノトラック粒度分布計「ＵＰＡ−ＥＸ１５０」（日機装株式会社製）又はレーザ回折散乱式マイクロトラック粒度分布計「ＭＴ−３１００」（日機装株式会社製）を用いて測定した値を意味する。
本発明によれば、半導体素子を封止する工程と、半導体素子の能動面（表面）上に第一の絶縁層を形成する工程とを一括で行うことができ、仮固定層をはく離することにより半導体素子の受動面（裏面）を容易に露出でき、薄型化が可能で、反りが小さく、放熱性に優れたウェハレベル半導体装置を低コストで効率よく提供することができる。
従来のプリント配線板の製造方法を示す図である。 図１の続きを示す従来のプリント配線板の製造方法を示す図である。 図２の続きを示す従来のプリント配線板の製造方法を示す図である。 図３の続きを示す従来のプリント配線板の製造方法を示す図である。 本発明の半導体装置の製造方法の一例を模式的に示す端面図である。 図５の続きを示す本発明の半導体装置の製造方法の一例を模式的に示す端面図である。 図６の続きを示す本発明の半導体装置の製造方法の一例を模式的に示す端面図である。 図７の続きを示す本発明の半導体装置の製造方法の一例を模式的に示す端面図である。
以下、図面を参照しながら本発明の好適な実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
ここでは、図５（ａ）に示す態様から、図８（ｔ）に示す半導体装置を製造する方法について説明する。なお、本発明の半導体装置の製造方法は、小型化及び薄型化が進むウェハレベル型半導体装置の形態において特に好適である。
図５〜８を参照しながら、半導体装置の製造方法について説明する。まず、支持体１の片側に仮固定用フィルム２を貼り合せる（図５（ａ））。次いで、図５（ｂ）に示すように電極突起３ａを形成した半導体素子３を所定の間隔で半導体素子３の受動面（裏面）が仮固定用フィルム２に貼り合わさるように再配置する（（Ｉ）工程）。電極突起３ａは導電性を有していれば特に限定するものではなく、ポリマーバンプやスタッドバンプ、はんだバンプや金属ポストなどを用いることができる。特に半導体素子の電極突起としは、銅ポストが好適に用いられる。支持体１の材質は特に限定されないが、熱による寸法変化が小さいＳＵＳ板やシリコンウェハなどが好適である。同様に厚みも特に限定するものではないが、反り抑制が可能な０．５ｍｍ以上の厚みが好適である。仮固定用フィルム２についても特に限定するものでなく、市販されており一般に入手可能な材料で構わない。仮固定用フィルムに耐熱性が必要な場合には、例えば、特開２０１０−２５４８０８号公報に記載のジアミン化合物と、芳香族多価カルボン酸化合物との重縮合反応によって得られる、アミド結合又はイミド結合を有する特定の構造を有する重合体フィルムを用いることができる。
次いで、図５（ｃ）に示すように、少なくとも１つ以上の半導体素子３を覆うように熱硬化性樹脂組成物（第一の絶縁層）４で封止する（（ＩＩ）工程）。このとき、半導体素子３の能動面（表面）上に熱硬化性樹脂組成物４からなる第一の絶縁層を形成する。第一の絶縁層を形成する工程では、熱硬化性樹脂組成物４が液状の場合は公知のコンプレッションモールドにより封止する工程やスピンコータで塗布する工程を経ることにより、第一の絶縁層を半導体素子３の能動面（表面）上に形成させる。タブレット状の場合は、公知のコンプレッションモールドにより封止する工程やトランスファーモールドにより射出成型する工程を経ることにより形成させる。フィルム状の場合は、公知の真空ラミネータ、ロールラミネータ、プレス機などにより貼り合わせる工程を経ることにより形成させる。熱硬化性樹脂組成物４の形態は上記液状、タブレット状、フィルム状のいずれでも構わないが、厚みを精度良く制御するには、予め厚みを管理しているフィルム状のものを好適に用いることができる。熱硬化性樹脂組成物４の封止温度は、好ましくは５０〜１４０℃であり、より好ましくは７０〜１００℃である。封止温度が５０℃未満の場合、充分に樹脂を充填することが困難となる傾向がある。他方、１４０℃を超えて高い場合、封止後にＰＥＴなどの支持体をはく離することが難しくなるという事情がある。熱硬化性樹脂組成物４の封止時間は、好ましくは１０〜３００秒であり、より好ましくは３０〜１２０秒である。封止時間が１０秒未満の場合、充分に樹脂を充填することが困難となる傾向がある。他方、３００秒を超えて長い場合、生産性が低下し、コスト低減を図ることが難しくなるという事情がある。熱硬化性樹脂組成物４の封止圧力は、好ましくは０．２〜２．０ＭＰａであり、より好ましくは、０．２〜１．０ＭＰａである。封止圧力が０．２ＭＰａ未満の場合、充分に樹脂を充填することが困難となる傾向がある。他方、２．０ＭＰａを超えて高い場合、半導体素子の能動面（表面）上に、充分な厚みの絶縁層を形成することが難しくなるという事情がある。次いで、所定の温度及び時間で後硬化を行う。後硬化温度は特に限定するものではないが、好ましくは１２０〜２００℃であり、より好ましくは１５０〜１８０℃である。後硬化時間についても特に限定するものではないが、好ましくは１５〜１８０分であり、より好ましくは３０〜１２０分である。
熱硬化性樹脂組成物４からなる絶縁層の厚みＴ２は、好ましくは５０〜７５０μｍであり、より好ましくは１００〜５００μｍである（図５（ｃ）参照）。絶縁層の厚みＴ２が５０μｍ未満の場合、薄いフィルム状の熱硬化性樹脂組成物を成膜することが難しくなるという事情がある。他方、７５０μｍを超えて厚い場合、半導体装置の厚みが厚くなり、本発明の趣旨と合わなくなる。
熱硬化性樹脂組成物４からなる第一の絶縁層の厚みＴ２と半導体素子の厚みＴ１の差（Ｔ２−Ｔ１）は、好ましくは５〜５０μｍの範囲であり、より好ましくは１０〜３０μｍの範囲である（図５（ｂ）、（ｃ）参照）。（Ｔ２−Ｔ１）が５μｍ未満と薄い場合、半導体素子３上に均一な厚みの絶縁層を形成することが困難となる傾向がある。他方、５０μｍを超えて厚い場合、半導体素子３に厚い金属（電極）突起３ａを設けることが困難になるという事情がある。
次いで、図６（ｄ）、及び（ｅ）に示すように、所定温度に設定されたホットプレート上に載せ、支持体１、及び仮固定用フィルム２を取り外す（（ＩＩＩ）工程）。ホットプレートの温度は特に限定するものではなく、仮固定用フィルム２の特性に合った温度を選択することができる。
次いで、図６（ｆ）に示すように、第一の絶縁層表層の研削により、熱硬化性樹脂組成物４からなる第一の絶縁層から、電極突起３ａを露出させる（（ＩＶ）工程）。アルカリ処理により研削する場合、使用するアルカリ処理液は特に限定するものではなく、デスミア処理液やレジストはく離液などを用いることができる。研削厚みに応じて、ｐＨを調整することもできる。アルカリ処理（デスミア処理）は、例えば、過マンガン酸ナトリウム液、水酸化ナトリウム液、過マンガン酸カリウム液、クロム液、硫酸などの混合液に被処理基板を浸漬することによって実施できる。具体的には、熱湯や所定の膨潤液を用いて被処理基板を膨潤処理した後、過マンガン酸ナトリウム液等で残渣等を除去し、還元（中和）を行った後、水洗、湯洗、乾燥を行う。１回の処理を行っても充分な粗化及び残渣除去の効果が得られない場合は複数回処理を行ってもよい。なお、デスミア処理は上記のものに限定されない。また、デスミア処理後に、再度、熱硬化性樹脂組成物の熱硬化を行ってもよい。再度の熱硬化は、用いる熱硬化性樹脂によっても効果は異なるが、熱硬化を充分に行い、未反応物を減少させること、ガラス転移温度を上げることができるだけでなく、低熱膨張化を図ることができるからである。第一の絶縁層表層は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等の化学機械研磨により研削しても構わない。
次いで、図６（ｇ）に示すように、熱硬化性樹脂組成物４からなる第一の絶縁層上に無電解銅めっき処理などによりシード層５を設ける（（Ｖ）工程）。シード層５の厚みは特に制限はないが、通常０．１〜１．０μｍが好ましく使用される。シード層５の形成は、無電解銅めっき法の他に、スパッタ法を用いてもよく、銅を蒸着する前にＴｉを蒸着するなど、形成層を種々選択することができる。
次いで、シード層上に回路形成用レジスト６をラミネートし、マスクパターンを通して活性光線を照射することにより、回路形成用レジストの所定部分を露光し、露光部の回路形成用レジスト６を光硬化させる（（ＶＩ）工程の露光処理）。活性光線の光源としては、公知の光源を用いることができるが、例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。露光量は使用する装置や回路形成用レジスト６の組成によって異なるが、好ましくは１０〜６００ｍＪ／ｃｍ２であり、より好ましくは２０〜４００ｍＪ／ｃｍ２である。露光量が１０ｍＪ／ｃｍ２未満であると光硬化が不充分となりやすく、他方、６００ｍＪ／ｃｍ２を超えると光硬化が過剰となり、回路形成用レジスト６の開口形状を安定して得ることが困難となる傾向となる。回路形成用レジスト６は液状、フィルム状のいずれも用いることができる。液状の場合は、印刷機を用いて塗布することができる。フィルム状の場合はロールラミネータや真空ラミネータを用いて貼り付けることができる。
次いで、現像により露光部以外の回路形成用レジスト６を除去することで、図６（ｈ）に示すようにレジストパターンを形成する（（ＶＩ）工程の現像処理）。このときに用いる現像液としては、例えば、２０〜５０℃の炭酸ナトリウムの希薄溶液（１〜５質量％水溶液）等のアルカリ現像液が用いられ、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法により現像する。
次いで、図７（ｊ）に示すように、めっき法により、シード層５上に銅の配線パターン７を形成する。めっき法は、電気めっき、無電界めっき、それらを組合わせためっき等のいずれであってもよい。電気めっき法が、めっき時間が少なくてよいので好ましい。配線パターン７は１〜２０μｍの厚みが好ましい。次いで、図７（ｋ）に示すように、はく離液により、回路形成用レジスト（レジストパターン）６をはく離し除去した（（ＶＩＩ）工程）。
次いで、図７（ｍ）に示すように、エッチング液により第一絶縁層表面に露出しているシード層５を除去する（（ＸＩＩＩ）工程）。
次いで、図８（ｎ）に示すように、配線パターン７上に第二の絶縁層８を形成する。第二の絶縁層８は特に限定するものではなく、液状でもフィルム状でも構わない。また、第二の絶縁層８は感光性樹脂組成物でも熱硬化性樹脂組成物でも構わない。感光性樹脂組成物の形成方法は、公知の露光・現像処理により図８（ｐ）に示すように、配線パターン７にまで至る開口を形成することができる（（ＩＸ）工程）。一方、熱硬化性樹脂組成物の形成方法は、公知の炭酸ガスレーザー等の処理により形成することができる。
次いで、図８（ｒ）に示すように第二の絶縁層８に設けた開口から露出した配線パターン７上に無電解ニッケルと金めっき９を行うことができる。特にめっき厚みは限定するものではないが、ニッケルめっき厚は１〜１０μｍ、金めっき厚は０．１μｍ程度が好ましい。
次いで、図８（ｓ）に示すように、第二の絶縁層の開口部に外部接続用端子１０としての導電材料を形成する（（Ｘ）工程）。導電材料は、特に限定されるものではないが、環境保全の観点から、Ｓｎ−Ａｇ系やＳｎ−Ａｇ−Ｃｕ系のはんだを使用することが好ましい。回路形成用レジストを用いて、銅ポストを形成しても構わない。
次いで、ダイサーを用いてダイシング個片化することで、図８（ｔ）に示すような半導体装置を得ることができる。
このようにして得られた本発明の半導体装置の製造方法で得られる半導体装置は、小型化及び薄型化が進むウェハレベルの半導体装置において特に好適である。
次に、上述の半導体装置の製造に用いられる熱硬化性樹脂組成物について詳細に説明するが、本発明はこれらの樹脂組成物に限定されるものではない。
熱硬化性樹脂組成物は、エポキシ樹脂、シアネート樹脂、フェノール樹脂、ポリアミドイミド樹脂及び熱硬化性ポリイミド樹脂からなる群より選択される少なくとも一種を含む樹脂と、最大粒径が５μｍ以下で、平均粒径が１μｍ以下の無機フィラーとを含む。
エポキシ樹脂としては、分子内に１つ以上のグリシジル基を有するエポキシ樹脂が好ましい。無機フィラーの充填量は、好ましくは０〜９０質量％の範囲、より好ましくは２０〜７０質量％の範囲、更に好ましくは３０〜６０質量％である。
エポキシ樹脂は、２個以上のグリシジル基を持つエポキシ樹脂ならば、すべて使用することができるが、好適には、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラックフェノール型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビスフェノールＳジグリシジルエーテル等のビスフェノールＳ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ビキシレノールジグリシジルエーテル等のビキシレノール型エポキシ樹脂、水添ビスフェノールＡグリシジルエーテル等の水添ビスフェノールＡ型エポキシ樹脂、及びそれらの二塩基酸変性ジグリシジルエーテル型エポキシ樹脂などであり、単独、又は２種以上組み合わせて用いることができる。
市販のエポキシ樹脂としては、ＤＩＣ株式会社製ＥＸＡ４７００（４官能ナフタレン型エポキシ樹脂）、日本化薬株式会社製ＮＣ−７０００（ナフタレン骨格含有多官能固形エポキシ樹脂）等のナフタレン型エポキシ樹脂；日本化薬株式会社ＥＰＰＮ−５０２Ｈ（トリスフェノールエポキシ樹脂）等のフェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物（トリスフェノール型エポキシ樹脂）；ＤＩＣ株式会社製エピクロンＨＰ−７２００Ｈ（ジシクロペンタジエン骨格含有多官能固形エポキシ樹脂）等のジシクロペンタジエンアラルキル型エポキシ樹脂；日本化薬株式会社製ＮＣ−３０００Ｈ（ビフェニル骨格含有多官能固形エポキシ樹脂）等のビフェニルアラルキル型エポキシ樹脂；ＤＩＣ株式会社製エピクロンＮ６６０、エピクロンＮ６９０、日本化薬株式会社製ＥＯＣＮ−１０４Ｓ等のノボラック型エポキシ樹脂；日産化学工業株式会社製ＴＥＰＩＣ等のトリス（２，３−エポキシプロピル）イソシアヌレート、ＤＩＣ株式会社製エピクロン８６０、エピクロン９００−ＩＭ、エピクロンＥＸＡ―４８１６、エピクロンＥＸＡ−４８２２、旭チバ株式会社製アラルダイトＡＥＲ２８０、東都化成株式会社製エポトートＹＤ−１３４、ジャパンエポキシレジン株式会社製ＪＥＲ８３４、ＪＥＲ８７２、住友化学株式会社ＥＬＡ−１３４等のビスフェノールＡ型エポキシ樹脂；ＤＩＣ株式会社製エピクロンＨＰ−４０３２等のナフタレン型エポキシ樹脂；ＤＩＣ株式会社製エピクロンＮ−７４０等のフェノールノボラック型エポキシ樹脂、フェノールとサリチルアルデヒドの縮合物のエポキシ樹脂；日本化薬株式会社製ＥＰＰＮ−５００シリーズなどが挙げられる。これらのエポキシ樹脂は各々単独で用いてもよく、２種以上を組み合わせて用いてもよい。
上記エポキシ樹脂の中でも、銅との密着性や絶縁性に優れる点で、日本化薬株式会社製ＮＣ−３０００Ｈ（ビフェニル骨格含有多官能固形エポキシ樹脂）等のビフェニルアラルキル型エポキシ樹脂が好ましく、また、架橋密度が高く高Ｔｇが得られる点で、日本化薬株式会社製ＥＰＰＮ−５００シリーズを用いることがより好ましい。
上記エポキシ樹脂の含有量は、無機フィラー成分を除く樹脂成分１００質量部に対して、３０〜９０質量部であることが好ましく、４０〜８０質量部であることがより好ましい。
エポキシ樹脂と組み合わせる硬化剤としては、従来公知の各種エポキシ樹脂硬化剤もしくはエポキシ樹脂硬化促進剤を配合することができる。例えば、フェノール樹脂、イミダゾール化合物、酸無水物、脂肪族アミン、脂環族ポリアミン、芳香族ポリアミン、第３級アミン、ジシアンジアミド、グアニジン類、又はこれらのエポキシアダクトやマイクロカプセル化したもののほか、トリフェニルホスフィン、テトラフェニルホスフォニウム、テトラフェニルボレート等の有機ホスフィン系化合物・有機ホウ素系化合物、ＤＢＵ（１，８−ジアザビシクロ（４．５．０）ウンデセン−７）もしくはその誘導体など、硬化剤もしくは硬化促進剤の如何に拘らず、公知慣用のものを単独であるいは２種以上組み合わせて使用することができる。エポキシ樹脂の硬化を進行させれば特に限定されないが、具体的には、４，４´−ジアミノジフェニルスルフォン、４，４´−ビス（４−アミノフェノキシ）ビフェニル、２，２−ビス［４−（４-アミノフェノキシ）フェニル］プロパン、１，３−ビス（４−アミノフェノキシ）ベンゼン、１，４−ビス（４−アミノフェノキシ）ベンゼン、トリメチレンビス（４−アミノベンゾエート）、３，３´-ジメチル−４，４´-ジアミノビフェニル、２，２´−ジメチル−４，４´-ジアミノビフェニル、４，４´−ジアミノジフェニルエーテル、３，４´−ジアミノジフェニルエーテル、ビス［４−（４−アミノフェノキシ）フェニル］スルフォン、ビス［４−（３−アミノフェノキシ）フェニル］スルフォン、９，９´−ビス（４−アミノフェニル）フルオレン、２，２−ビス［４−（４−アミノフェノキシ）フェニル］ヘキサフルオロプロパン等を例示でき、単独、又は２種以上組み合わせて用いることができる。
本発明で用いる熱硬化性樹脂組成物の熱硬化性ポリイミド樹脂としては、分子構造中に少なくとも２個の不飽和Ｎ−置換マレイミド基を有するマレイミド化合物を含有することが好ましい。具体的には、例えば、Ｎ，Ｎ´−エチレンビスマレイミド、Ｎ，Ｎ´−ヘキサメチレンビスマレイミド、Ｎ，Ｎ´−(１，３−フェニレン）ビスマレイミド、Ｎ，Ｎ´−[１，３−(２−メチルフェニレン)]ビスマレイミド、Ｎ，Ｎ´−[１，３−(４−メチルフェニレン)]ビスマレイミド、Ｎ，Ｎ´−(１，４−フェニレン）ビスマレイミド、ビス(４−マレイミドフェニル）メタン、ビス(３−メチル−４−マレイミドフェニル）メタン、３，３−ジメチル−５，５−ジエチル−４，４−ジフェニルメタンビスマレイミド、ビス(４−マレイミドフェニル）エーテル、ビス(４−マレイミドフェニル）スルホン、ビス(４−マレイミドフェニル）スルフィド、ビス(４−マレイミドフェニル）ケトン、ビス(４−マレイミドシクロヘキシル）メタン、１，４−ビス(４−マレイミドフェニル）シクロヘキサン、１，４−ビス（マレイミドメチル）シクロヘキサン、１，４−ビス（マレイミドメチル）ベンゼン、１，３−ビス(４−マレイミドフェノキシ）ベンゼン、１，３−ビス(３−マレイミドフェノキシ）ベンゼン、ビス[４−(３−マレイミドフェノキシ）フェニル]メタン、ビス[４−(４−マレイミドフェノキシ）フェニル]メタン、１，１−ビス[４−(３−マレイミドフェノキシ）フェニル]エタン、１，１−ビス[４−(４−マレイミドフェノキシ）フェニル]エタン、１，２−ビス[４−(３−マレイミドフェノキシ）フェニル]エタン、１，２−ビス[４−(４−マレイミドフェノキシ）フェニル]エタン、２，２−ビス[４−(３−マレイミドフェノキシ）フェニル]プロパン、２，２−ビス[４−(４−マレイミドフェノキシ）フェニル]プロパン、２，２−ビス[４−(３−マレイミドフェノキシ）フェニル]ブタン、２，２−ビス[４−(４−マレイミドフェノキシ）フェニル]ブタン、２，２−ビス[４−(３−マレイミドフェノキシ）フェニル]−１，１，１，３，３，３−ヘキサフルオロプロパン、２，２−ビス[４−(４−マレイミドフェノキシ）フェニル]−１，１，１，３，３，３−ヘキサフルオロプロパン、４，４−ビス(３−マレイミドフェノキシ）ビフェニル、４，４−ビス(４−マレイミドフェノキシ）ビフェニル、ビス[４−(３−マレイミドフェノキシ）フェニル]ケトン、ビス[４−(４−マレイミドフェノキシ)フェニル]ケトン、２，２´−ビス（４−マレイミドフェニル）ジスルフィド、ビス（４−マレイミドフェニル）ジスルフィド、ビス[４−(３−マレイミドフェノキシ）フェニル]スルフィド、ビス[４−(４−マレイミドフェノキシ）フェニル]スルフィド、ビス[４−(３−マレイミドフェノキシ）フェニル]スルホキシド、ビス[４−(４−マレイミドフェノキシ）フェニル]スルホキシド、ビス[４−(３−マレイミドフェノキシ）フェニル]スルホン、ビス[４−(４−マレイミドフェノキシ）フェニル]スルホン、ビス[４−(３−マレイミドフェノキシ）フェニル]エーテル、ビス[４−(４−マレイミドフェノキシ）フェニル]エーテル、１，４−ビス[４−(４−マレイミドフェノキシ)−α，α−ジメチルベンジル]ベンゼン、１，３−ビス[４−(４−マレイミドフェノキシ)−α，α−ジメチルベンジル]ベンゼン、１，４−ビス[４−(３−マレイミドフェノキシ)−α，α−ジメチルベンジル]ベンゼン、１，３−ビス[４−(３−マレイミドフェノキシ)−α，α−ジメチルベンジル]ベンゼン、１，４−ビス[４−(４−マレイミドフェノキシ)−３，５−ジメチル−α，α−ジメチルベンジル]ベンゼン、１，３−ビス[４−(４−マレイミドフェノキシ)−３，５−ジメチル−α，α−ジメチルベンジル]ベンゼン、１，４−ビス[４−(３−マレイミドフェノキシ)−３，５−ジメチル−α，α−ジメチルベンジル]ベンゼン、１，３−ビス[４−(３−マレイミドフェノキシ)−３，５−ジメチル−α，α−ジメチルベンジル]ベンゼン、ポリフェニルメタンマレイミドなどが挙げられ、これらのマレイミド化合物は、単独で用いても２種類以上を混合して用いてもよい。
上記マレイミド化合物の重合触媒は、公知のビスマレイミド樹脂組成物の重合触媒を使用すればよく特に限定しないが、イミダゾール類、第３級アミン類、第４級アンモニウム塩類、三弗化ホウ素アミン錯体、オルガノフォスフィン類、オルガノホスホニウム塩等のイオン触媒及び有機過酸化物、ヒドロペルオキシド、アゾイソブチロニトリル等のラジカル重合開始剤があげられる。重合触媒の添加量は目的に応じて決定すればよいが、ビスマレイミド樹脂組成物の安定性の面から全樹脂成分に対して０．０１〜３質量％とすることが望ましい。
本発明で用いる熱硬化性樹脂組成物として、ポリイミド樹脂、シアネート樹脂、ポリアミドイミド樹脂を用いることが好ましい。
また、ポリイミド樹脂、シアネート樹脂、ポリアミドイミド樹脂や各種カルボン酸含有樹脂をエポキシ樹脂と反応させる別な樹脂として使用してもよい。ポリアミドイミド樹脂としては、東洋紡績株式会社の「バイロマックスＨＲ１１ＮＮ」、「バイロマックスＨＲ１２Ｎ２」、「バイロマックスＨＲ１６ＮＮ」等が挙げられる。カルボン酸含有樹脂としては、アクリル樹脂や酸変性エポキシアクリレート、酸含有ウレタン樹脂等が挙げられる。
上記硬化剤の含有量は、無機フィラー成分を除く樹脂成分１００質量部に対して、５〜５０質量部であることが好ましく、１０〜４０質量部であることがより好ましい。
無機フィラーとしては従来公知の全ての無機充填剤が使用でき、特定のものに限定されない。例えば、硫酸バリウム、チタン酸バリウム、無定形シリカ、結晶性シリカ、溶融シリカ、球状シリカ、タルク、クレー、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、窒化ケイ素、窒化アルミニウム等の体質顔料や、銅、錫、亜鉛、ニッケル、銀、パラジウム、アルミニウム、鉄、コバルト、金、白金等の金属粉体が挙げられる。
シリカフィラーを用いる場合は、フィラーで一次粒径のまま、凝集することなく樹脂中に分散させるために、シランカップリング剤を用いたものが望ましい。最大粒径は５μｍ以下であることが好ましく、更に１μｍ以下であることが望ましい。シランカップリング剤としては、一般的に入手可能なものを用いることができ、例えば、アルキルシラン、アルコキシシラン、ビニルシラン、エポキシシラン、アミノシラン、アクリルシラン、メタクリルシラン、メルカプトシラン、スルフィドシラン、イソシアネートシラン、サルファーシラン、スチリルシラン、アルキルクロロシラン等が使用可能である。
具体的な化合物名としては、メチルトリメトキシシラン、ジメチルジメトキシシラン、トリメチルメトキシシラン、メチルトリエトキシシラン、メチルトリフェノキシシラン、エチルトリメトキシシラン、ｎ−プロピルトリメトキシシラン、ジイソプロピルジメトキシシラン、イソブチルトリメトキシシラン、ジイソブチルジメトキシシラン、イソブチルトリエトキシシラン、ｎ−ヘキシルトリメトキシシラン、ｎ−ヘキシルトリエトキシシラン、シクロヘキシルメチルジメトキシシラン、ｎ−オクチルトリエトキシシラン、ｎ−ドデシルメトキシシラン、フェニルトリメトキシシラン、ジフェニルジメトキシシラン、トリフェニルシラノール、メチルトリクロロシラン、ジメチルジクロロシラン、トリメチルクロロシラン、ｎ−オクチルジメチルクロロシラン、テトラエトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシラン、３−（２−アミノエチル）アミノプロピルトリメトキシシラン、３−（２−アミノエチル）アミノプロピルメチルジメトキシシラン、３−フェニルアミノプロピルトリメトキシシラン、３−グリシドキシプロピルトリメトキシシラン、３−グリシドキシプロピルメチルジメトキシシラン、３−グリシドキシプロピルトリエトキシシラン、３−グリシドキシプロピルメチルジエトキシシラン、ビス（３−（トリエトキシシリル）プロピル）ジスルフィド、ビス（３−（トリエトキシシリル）プロピル）テトラスルフィド、ビニルトリアセトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリイソプロポキシシラン、アリルトリメトキシシラン、ジアリルジメチルシラン、３−メタクリロキシプロピルトリメトキシシラン、３−メタクリロキシプロピルメチルジメトキシシラン、３−メタクリロキシプロピルトリエトキシシラン、３−メルカプトプロピルトリメトキシシラン、３−メルカプトプロピルメチルジメトキシシラン、３−メルカプトプロピルトリエトキシシラン、Ｎ−（１，３−ジメチルブチリデン）−３−アミノプロピルトリエトキシシラン、アミノシラン等がある。
無機フィラーの平均粒径は、１μｍ以下が好ましく、より好ましくは３００ｎｍ以下であり、さらに好ましくは１００ｎｍ以下である。無機フィラーの平均粒径が小さいほど、デスミア処理後の表面が平滑となり、その後のフリップチップ実装時にアンダーフィル材の充填性が良くなる傾向にある。上記のように無機フィラーの充填量は、好ましくは０〜９０質量％であり、より好ましくは２０〜７０質量％であり、更に好ましくは３０〜６０質量％である。
以上、本発明に係る半導体装置の製造方法及び熱硬化樹脂組成物の好適な実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
＜半導体素子の準備＞
７．３ｍｍ×７．３ｍｍのサイズに個片化した銅ポスト付き半導体素子（株式会社ウォルツ製 ＣＣ８０−０１０１ＪＹ）で銅ポストの厚みを除く半導体素子の厚みＴ１が５０、２５０、４００μｍを準備した。そして、銅ポストの厚みは１５μｍ、２０μｍ及び２５μｍの３水準とした。
＜仮固定用フィルム付き支持体の準備＞
まず、支持体として直径２２０ｍｍ、厚み１．５ｍｍのＳＵＳ板を準備した。次に、ＳＵＳ板の片側に仮固定用フィルムを、ラミネータを用いて貼り付けた（図５（ａ）参照）。
ＳＵＳ板からはみ出した仮固定用フィルムについては、カッターナイフで切り離した。
＜半導体素子の配置＞
次いで、図５（ｂ）に示すように、半導体素子を半導体素子の受動面（裏面）と仮固定用フィルムが貼り合わさるように格子状に配置した。半導体素子の搭載数は２９３個、ピッチは縦方向、横方向ともに９．６ｍｍとした。半導体素子の配置にはダイソーター（キヤノンマシナリー株式会社製 ＣＡＰ３５００）を用いた。配置時の荷重は半導体素子１個当り１ｋｇｆとした。
＜熱硬化性樹脂フィルムの製造＞
半導体装置の第一、及び第二の絶縁層の形成に使用する熱硬化性樹脂組成物として、以下に示すものを調製した。
＜熱硬化性樹脂組成物Ａ＞
エポキシ樹脂としては、ビフェニルアラルキル型エポキシ樹脂、製品名ＮＣ−３０００Ｈ（日本化薬株式会社製）７０質量部を用いた。
硬化剤の合成例１：温度計、攪拌装置、還流冷却管付き水分定量器の付いた加熱及び冷却可能な容積２リットルの反応容器に、ビス（４−アミノフェニル）スルホン：２６．４０ｇと、２，２´−ビス［４−（４−マレイミドフェノキシ）フェニル］プロパン：４８４．５０ｇと、ｐ−アミノ安息香酸：２９．１０ｇ、及びジメチルアセトアミド：３６０．００ｇを入れ、１４０℃で５時間反応させて分子主鎖中にスルホン基を有し、酸性置換基と不飽和Ｎ−置換マレイミド基を有する硬化剤（Ａ−１）の溶液を得た。本硬化剤を３０質量部配合した。
無機フィラー成分としては、平均粒径が３００ｎｍ、ビニルシランでシランカップリング処理したシリカフィラーを用いた。なお、無機フィラー成分は、樹脂分に対し、３０質量％になるように配合した。分散状態は、動的光散乱式ナノトラック粒度分布計「ＵＰＡ−ＥＸ１５０」（日機装株式会社製）、及びレーザ回折散乱式マイクロトラック粒度分布計「ＭＴ−３１００」（日機装株式会社製）を用いて測定し、最大粒径が２μｍ以下となっていることを確認した。
＜熱硬化性樹脂組成物Ｂ＞
エポキシ樹脂としては、ビフェニルアラルキル型エポキシ樹脂、製品名ＮＣ−３０００Ｈ（日本化薬株式会社製）７０質量部を用いた。
硬化剤の合成例２：ジアミン化合物としてワンダミンＨＭ（ＷＨＭ）〔（４，４´−ジアミノ）ジシクロヘキシルメタン、新日本理化株式会社製、商品名〕５２．７ｇ、反応性官能基を有するジアミンとして３，３´−ジヒドロキシ−４，４´−ジアミノビフェニル６ｇ、トリカルボン酸無水物として無水トリメリット酸（ＴＭＡ）１０８ｇ及び非プロトン性極性溶媒としてＮ−メチル−２−ピロリドン（ＮＭＰ）１２８１ｇを入れ、フラスコ内の温度を８０℃に設定して３０分間撹拌した。撹拌終了後、水と共沸可能な芳香族炭化水素としてトルエン１９２ｇをさらに添加し、フラスコ内の温度を１６０℃に昇温して２．５時間還流した。水分定量受器に理論量の水が貯留され、水の留出が見られなくなっていることを確認した後、水分定量受器中の水及びトルエンを除去しながら、フラスコ内の温度を１８０℃まで上昇させて反応溶液中のトルエンを除去した。フラスコ内の溶液を６０℃まで冷却した後、長鎖炭化水素鎖骨格（炭素原子数約５０）を有するジカルボン酸として水添α，ω−ポリブタジエンジカルボン酸（ＣＩ−１０００、日本曹達株式会社製、商品名）３０９．５ｇを入れ、１０分間撹拌した。撹拌終了後、ジイソシアネートとして４，４´−ジフェニルメタンジイソシアネート（ＭＤＩ）１１９．７ｇを添加し、フラスコ内の温度を１６０℃に上昇させて２時間反応させ、樹脂溶液を得た。このポリアミドイミド樹脂溶液の重量平均分子量（Ｍｗ）をゲルパーミエーションクロマトグラフィーにより測定したところ４７０００であった。ポリアミドイミド１分子あたりの平均反応性官能基数Ｎは４．４であった。本硬化剤を３０質量部配合した。無機フィラー成分としては、熱硬化性樹脂組成物Ａと同様のものを用いた。
＜熱硬化性樹脂組成物Ｃ＞
エポキシ樹脂としては、クレゾールノボラック型エポキシ樹脂、製品名エピクロンＮ６６０（ＤＩＣ株式会社製）７０質量部を用いた。
硬化剤として、フェノキシ樹脂ＹＰ−５５（新日鉄化学株式会社製）、メラミン変性フェノールノボラック樹脂ＬＡ７０５４（ＤＩＣ株式会社製）３０質量部を用いた。無機フィラー成分としては、平均粒径が２μｍの硫酸バリウムを、スターミルＬＭＺ（アシザワファインテック株式会社製）で、直径１．０ｍｍのジルコニアビーズを用い、周速１２ｍ／ｓにて３時間分散して調整した。分散状態を、樹脂Ａと同様の方法で測定し、最大粒径が１０μｍであることを確認した。
上述のように得た各熱硬化性樹脂組成物の溶液を支持体である１６μｍ厚のポリエチレンテレフタレートフィルム（Ｇ２−１６、帝人株式会社製、商品名）上に均一に塗布することにより熱硬化性樹脂組成物層を形成した。その後、熱風対流式乾燥機を用いて熱硬化性樹脂組成物層を１００℃で約１０分間乾燥することによって支持体上に熱硬化性樹脂フィルムを得た。熱硬化性樹脂フィルムの膜厚は２０〜４００μｍのものを準備した。
次いで、熱硬化性樹脂フィルムに埃等が付着しないように、支持体と接している側とは反対側の表面上にポリエチレンフィルム（ＮＦ−１５、タマポリ株式会社製、商品名）を保護フィルムとして貼り合わせ、熱硬化性樹脂フィルムを得た。
得られた熱硬化性樹脂フィルムを用いて、半導体素子を覆うように封止し、半導体素子の能動面（表面）上に熱硬化性樹脂組成物からなる第一の絶縁層を形成した（図５（ｃ）参照）。詳細には、まず、熱硬化性樹脂組成物Ａ、Ｂ又はＣからなる熱硬化性樹脂フィルムの保護フィルムのみを剥がし、銅ポストが形成された半導体素子の能動面（表面）上に熱硬化性樹脂フィルムを載置した。プレス式真空ラミネータ（ＭＶＬＰ−５００、株式会社名機製作所製、商品名）を用いて半導体素子の能動面（表面）上、及び半導体素子間に熱硬化性樹脂組成物を充填した。プレス条件は、プレス熱板温度５０〜８０℃、真空引き時間２０秒、ラミネートプレス時間５〜３０秒、気圧４ｋＰａ以下、圧着圧力０．１〜０．４ＭＰａとした。次いで、クリーンオーブンで１２０〜１７０℃、３０分〜１時間の熱硬化を行った。
実施例における半導体装置の仕様及び製造時における封止条件を表１、２にそれぞれ示した。
Figure 2014056924
Figure 2014056924
その後、図６（ｄ）及び（ｅ）に示すように、支持体、及び仮固定用フィルムを２００℃のホットプレート上ではく離した。支持体、及び仮固定用フィルムのはく離は、クリーンオーブンの熱硬化前に行ってもよい。次いで、図６（ｆ）に示すように、表３に示す条件でデスミア処理を施し、熱硬化性樹脂組成物表面の研削を行い、銅ポストの表面を露出させた。その後、図６（ｇ）に示すように、無電解銅めっき法により、熱硬化性樹脂組成物からなる第一の絶縁層上に１μｍの厚みのシード層を形成した。
Figure 2014056924
次いで、図６（ｈ）に示すように、回路形成用レジスト（日立化成工業株式会社製、Ｐｈｏｔｅｃ ＲＹ−３５２５）をロールラミネータで熱硬化性樹脂組成物上に貼着し、パターンを形成したフォトツールを密着させ、株式会社オーク製作所製ＥＸＭ‐１２０１型露光機を使用して、１００ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、３０℃の１質量％炭酸ナトリウム水溶液で、９０秒間スプレー現像を行い、回路形成用レジストを開口させ、レジストパターンを形成した。次いで、図７（ｊ）に示すように、電気めっき法により、シード層上に、５μｍの厚みの銅の配線パターンを形成した。次いで、図７（ｋ）に示すように、はく離液により回路形成用レジストをはく離した後、図７（ｍ）に示すように、第一絶縁層表面に露出しているシード層をエッチング液により除去した。
次いで、図８（ｎ）に示すように、配線パターン上に、感光性樹脂組成物からなる第二の絶縁層としてのソルダーレジストフィルム（日立化成工業株式会社製、ＳＲ−２７００Ｇ）を保護フィルムのポリエチレンフィルムを剥離して、プレス式真空ラミネータ（ＭＶＬＰ−５００、株式会社名機製作所製、商品名）を用いて積層した。プレス条件は、プレス熱板温度８０℃、真空引き時間２０秒、ラミネートプレス時間３０秒、気圧４ｋＰａ以下、圧着圧力０．４ＭＰａの下で行った。パターンを形成したフォトツールを密着させ、株式会社オーク製作所社製ＥＸＭ‐１２０１型露光機を使用して、１５０ｍＪ／ｃｍ２のエネルギー量で露光を行った。次いで、３０℃の１質量％炭酸ナトリウム水溶液で、９０秒間スプレー現像を行い、感光性樹脂組成物からなるレジストパターンを形成した（図８（ｐ）参照）。その後、株式会社オーク製作所製紫外線照射装置を使用して１Ｊ／ｃｍ2のエネルギー量で紫外線照射を行い、１６０℃で１時間の熱硬化を行った。ソルダーレジストフィルムは、厚み２０μｍのものを用いた。その後、市販の無電解ニッケル／金めっき液を用いて、ニッケルめっき厚３μｍ、金めっき厚０．１μｍとなるように配線パターン上にめっき処理を行った（図８（ｒ）参照）。次いで、金めっき上に外部接続端子となるＳｎ−Ａｇ−Ｃｕ系のはんだボールをリフロー搭載した（図８（ｓ）参照）。次いで、ダイシング（ブレード幅０．３ｍｍ）により、９．３ｍｍ×９．３ｍｍの大きさに個片化し、図８（ｔ）に示す半導体装置を得た。
第一の絶縁層を形成し、所定の熱硬化を行った後の成形物の反りについては、直径２００ｍｍの範囲を室温下（２５℃）で測定し、以下の基準に基づいて評価した。
○：反り量が１ｍｍ未満。
△：反り量が１ｍｍ以上、２ｍｍ未満。
×：反り量が２ｍｍ以上。
第一の絶縁層を形成し、所定の熱硬化を行った後の熱硬化性樹脂組成物の埋め込み性については、目視で確認して以下の基準に基づいて評価した。
○：半導体素子間に充分に樹脂が埋め込まれており、未充填部がないもの。
×：半導体素子間に未充填部があるもの。
第一の絶縁層の形成及び所定の熱硬化を行った後の半導体素子の能動面（表面）側の熱硬化性樹脂組成物の段差については、表面粗さ計を用いて半導体素子の能動面の段差を測定し、以下の基準に基づいて評価した。
○：熱硬化性樹脂組成物の表面の段差が２μｍ未満。
△：熱硬化性樹脂組成物の表面の段差が２μｍ以上、５μｍ未満。
×：熱硬化性樹脂組成物の表面の段差が５μｍ以上。
銅ポストの露出については、金属顕微鏡で確認して以下の基準に基づいて評価した。
○：露出したもの。
×：露出しないもの。
第一の絶縁層の表面平滑性については、電子顕微鏡で観察して以下の基準に基づいて評価した。
○：表面が平滑なもの。
×：表面にフィラーの欠落や段差があるもの。
これらの測定、観察結果を表４、５に纏めて示した。
本処理はウェハレベル半導体装置に限定するものでなく、パッケージ・オン・パッケージの再配線プロセス等、小型化及び薄型化が必要な全ての半導体装置、部品内蔵基板に適用することができる。
Figure 2014056924
Figure 2014056924
実施例４、５は、反りが見られ、銅ポストの露出に劣る例であり、絶縁層の厚みＴ２と半導体素子の厚みＴ１の差Ｔ２−Ｔ１が５０μｍを超えており、これを５〜５０μｍになるようにすると実施例１〜３のように改善される。また、実施例９のように半導体素子の厚みＴ１が薄い場合、反りが見られる例であるが、実施例１０のようにＴ２−Ｔ１を小さくする方向（２７μｍ→１７μｍ）にすると改善される。さらに、実施例１４は、反りに劣る例であるが、後硬化温度が低く（１２０℃、３０分）、実施例３のように１７０℃と高くすることで改善できる。
実施例１１〜１３は、埋め込み性に劣る例であるが、ラミネート温度を低く（実施例１１）、時間を短く（実施例１３）、圧力を低く（実施例１２）した例であり、これらを高めたり、長くすることで改善できる。実施例７は、表面平滑性に劣る例であり、２μｍの平均粒子径の無機フィラーを他の実施例のように平均粒径３００ｎｍの無機フィラーを用いることで改善できる。
製造方法の条件を調整することにより、薄型化が可能で、反りが小さく、放熱性に優れたウェハレベル半導体装置を低コストで効率よく提供することができる。
１ 支持体
２ 仮固定用フィルム
３ 半導体素子
３ａ 電極突起
４ 第一の絶縁層
５ シード層
６ 回路形成用レジスト
７ 配線パターン
８ 第二の絶縁層
９ 無電解ニッケル／金めっき
１０ 外部接続用端子

Claims (9)

  1. （Ｉ）支持体上に仮固定層を形成後、電極突起を有する少なくとも１つ以上の半導体素子を、半導体素子の受動面（裏面、電極突起が形成された面の反対面）と仮固定層が貼り合わさるように配置する工程と、
    （ＩＩ）前記少なくとも１つ以上の半導体素子の能動面（表面、電極突起が形成された面）を覆うように、熱硬化性樹脂組成物で封止し、第一の絶縁層を形成する工程と、
    （ＩＩＩ）支持体と仮固定層をはく離し、半導体素子の受動面（裏面）を露出させる工程と、
    （ＩＶ）半導体素子の能動面（表面）上の熱硬化性樹脂組成物からなる第一の絶縁層を研削し、前記電極突起の一部を露出する工程と、
    （Ｖ）熱硬化性樹脂組成物からなる第一の絶縁層上にシード層を形成する工程と、
    （ＶＩ）シード層上に回路形成用レジストを形成し、露光処理及び現像処理を施して再配線用のレジストパターンを形成する工程と、
    （ＶＩＩ）めっき法により配線パターンを形成し、はく離処理によりレジストパターンを除去する工程と、
    （ＶＩＩＩ）シード層を除去する工程と、
    （ＩＸ）配線パターン上に第二の絶縁層を形成し、配線パターンにまで至る開口を形成する工程と、
    （Ｘ）外部接続用端子を形成する工程を、備える半導体装置の製造方法。
  2. 前記（ＩＩ）の工程における熱硬化性樹脂組成物の封止温度が５０〜１４０℃であり、且つ加熱時間が１０〜３００秒の範囲である請求項１に記載の半導体装置の製造方法。
  3. 前記（ＩＩ）の工程における熱硬化性樹脂組成物の封止圧力が、０．２〜２．０ＭＰａである請求項１又は２に記載の半導体装置の製造方法。
  4. 前記（ＩＩ）の工程における熱硬化性樹脂組成物の厚みＴ２が、５０〜７５０μｍである、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記（ＩＩ）の工程における熱硬化性樹脂組成物層の厚みＴ２と半導体素子の厚みＴ１の差（Ｔ２−Ｔ１）が、５〜５０μｍの範囲である、請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
  6. 請求項１〜５のいずれか一項に記載の半導体装置の製造方法により得られる半導体装置。
  7. 請求項１〜５のいずれか一項に記載の方法において使用される熱硬化性樹脂組成物であって、前記熱硬化性樹脂組成物が、
    エポキシ樹脂、フェノール樹脂、シアネート樹脂、ポリアミドイミド樹脂及び熱硬化性ポリイミド樹脂からなる群より選択される少なくとも一種を含む樹脂と、
    最大粒径が５μｍ以下で、平均粒径が１μｍ以下の無機フィラーとを、含有する熱硬化性樹脂組成物。
  8. 請求項７に記載の熱硬化性樹脂組成物を支持体上に塗布、乾燥して得られる熱硬化性樹脂フィルム。
  9. 請求項８に記載の熱硬化性樹脂フィルムを用いてなる半導体装置。
JP2012200423A 2012-09-12 2012-09-12 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置 Pending JP2014056924A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012200423A JP2014056924A (ja) 2012-09-12 2012-09-12 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012200423A JP2014056924A (ja) 2012-09-12 2012-09-12 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置

Publications (1)

Publication Number Publication Date
JP2014056924A true JP2014056924A (ja) 2014-03-27

Family

ID=50614014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012200423A Pending JP2014056924A (ja) 2012-09-12 2012-09-12 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置

Country Status (1)

Country Link
JP (1) JP2014056924A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012713A (ja) * 2014-06-05 2016-01-21 日立化成株式会社 樹脂フィルム、半導体装置および半導体装置の製造方法
JP2016092106A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置製造用部材、及びそれを用いた半導体装置の製造方法
JP2017228778A (ja) * 2016-06-22 2017-12-28 スリーディー プラス １ＧＨｚを超えて動作するように構成された３次元電子モジュールの一括製造方法
JP2018009138A (ja) * 2016-07-05 2018-01-18 日立化成株式会社 仮固定用樹脂組成物、仮固定用樹脂フィルム及び仮固定用樹脂フィルムシート
WO2018063263A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Panel level packaging for multi-die products interconnected with very high density (vhd) interconnect layers
US9947553B2 (en) 2015-01-16 2018-04-17 Rohm Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
CN111048423A (zh) * 2019-12-27 2020-04-21 广东工业大学 一种扇出封装结构的制备方法和扇出封装结构
CN111048425A (zh) * 2019-12-27 2020-04-21 广东工业大学 一种芯片扇出封装方法
US11322418B2 (en) 2019-03-08 2022-05-03 Tdk Corporation Assembly of stacked elements and method of producing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004010420A (ja) * 2002-06-06 2004-01-15 Mitsubishi Rayon Co Ltd 高純度非磁性金属酸化物粉末及びその製造方法
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008306071A (ja) * 2007-06-08 2008-12-18 Nec Corp 半導体装置及びその製造方法
JP2011119502A (ja) * 2009-12-04 2011-06-16 Shinko Electric Ind Co Ltd 半導体パッケージとその製造方法
WO2011108588A1 (ja) * 2010-03-02 2011-09-09 日本化薬株式会社 硬化性樹脂組成物、及びその硬化物
JP2012129326A (ja) * 2010-12-14 2012-07-05 Sumitomo Bakelite Co Ltd 電子装置の製造方法および電子装置パッケージの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004010420A (ja) * 2002-06-06 2004-01-15 Mitsubishi Rayon Co Ltd 高純度非磁性金属酸化物粉末及びその製造方法
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008306071A (ja) * 2007-06-08 2008-12-18 Nec Corp 半導体装置及びその製造方法
JP2011119502A (ja) * 2009-12-04 2011-06-16 Shinko Electric Ind Co Ltd 半導体パッケージとその製造方法
WO2011108588A1 (ja) * 2010-03-02 2011-09-09 日本化薬株式会社 硬化性樹脂組成物、及びその硬化物
JP2012129326A (ja) * 2010-12-14 2012-07-05 Sumitomo Bakelite Co Ltd 電子装置の製造方法および電子装置パッケージの製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012713A (ja) * 2014-06-05 2016-01-21 日立化成株式会社 樹脂フィルム、半導体装置および半導体装置の製造方法
JP2016092106A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置製造用部材、及びそれを用いた半導体装置の製造方法
US9947553B2 (en) 2015-01-16 2018-04-17 Rohm Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
JP2017228778A (ja) * 2016-06-22 2017-12-28 スリーディー プラス １ＧＨｚを超えて動作するように構成された３次元電子モジュールの一括製造方法
JP2018009138A (ja) * 2016-07-05 2018-01-18 日立化成株式会社 仮固定用樹脂組成物、仮固定用樹脂フィルム及び仮固定用樹脂フィルムシート
WO2018063263A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Panel level packaging for multi-die products interconnected with very high density (vhd) interconnect layers
US20190189563A1 (en) * 2016-09-29 2019-06-20 Intel Corporation Panel level packaging for multi-die products interconnected with very high density (vhd) interconnect layers
US11101222B2 (en) 2016-09-29 2021-08-24 Intel Corporation Panel level packaging for multi-die products interconnected with very high density (VHD) interconnect layers
US11735531B2 (en) 2016-09-29 2023-08-22 Intel Corporation Panel level packaging for multi-die products interconnected with very high density (VHD) interconnect layers
US11322418B2 (en) 2019-03-08 2022-05-03 Tdk Corporation Assembly of stacked elements and method of producing the same
CN111048423A (zh) * 2019-12-27 2020-04-21 广东工业大学 一种扇出封装结构的制备方法和扇出封装结构
CN111048425A (zh) * 2019-12-27 2020-04-21 广东工业大学 一种芯片扇出封装方法

Similar Documents

Publication Publication Date Title
JP2013251368A (ja) 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置
JP2014056924A (ja) 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置
JP7119290B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
JP6428164B2 (ja) 半導体装置及びその製造方法
JP7424743B2 (ja) 樹脂組成物、樹脂インク、樹脂インク層、樹脂シート及び半導体チップパッケージ
JP7225546B2 (ja) 封止用樹脂組成物
JP2016213321A (ja) 半導体装置の製造方法及び半導体装置
JP6897026B2 (ja) 樹脂組成物
JP6557960B2 (ja) 半導体装置製造用部材、及びそれを用いた半導体装置の製造方法
JP7211693B2 (ja) 樹脂組成物
JP2023160985A (ja) 樹脂組成物、樹脂組成物の硬化物、樹脂シート、プリント配線板、半導体チップパッケージ及び半導体装置
JP2023121767A (ja) 樹脂組成物
TWI775880B (zh) 樹脂組成物
JP2013251369A (ja) 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置
JP7163654B2 (ja) 樹脂組成物、シート状積層材料、プリント配線板、半導体チップパッケージ、及び半導体装置
JP6739893B2 (ja) 半導体封止用部材、半導体装置の製造方法及び半導体装置
JP2023021385A (ja) 半導体装置の製造方法、及び、樹脂シート
JP7151550B2 (ja) 樹脂組成物
JP7287348B2 (ja) 樹脂組成物
JP2015090926A (ja) 半導体装置製造用フィルム、これを用いた半導体装置、及び半導体装置の製造方法
JP7040129B2 (ja) 封止用樹脂組成物
JP6465340B2 (ja) ケイ素を含む基板を用いた半導体装置の製造方法
JP2017010992A (ja) 半導体装置及びその製造方法
JP2017010991A (ja) 半導体装置製造用部材、半導体装置及びその製造方法、熱硬化性樹脂組成物、並びに、熱硬化性樹脂フィルム
JP7298466B2 (ja) 樹脂組成物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161222