CN111048425A - 一种芯片扇出封装方法 - Google Patents

一种芯片扇出封装方法 Download PDF

Info

Publication number
CN111048425A
CN111048425A CN201911379309.5A CN201911379309A CN111048425A CN 111048425 A CN111048425 A CN 111048425A CN 201911379309 A CN201911379309 A CN 201911379309A CN 111048425 A CN111048425 A CN 111048425A
Authority
CN
China
Prior art keywords
layer
chip
carrier plate
treatment
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911379309.5A
Other languages
English (en)
Inventor
崔成强
杨冠南
徐广东
匡自亮
陈新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201911379309.5A priority Critical patent/CN111048425A/zh
Publication of CN111048425A publication Critical patent/CN111048425A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种芯片扇出封装方法，在载板上覆盖一层临时键合层，在临时键合层上沉积一层薄Cu作为种子层，将薄Cu刻蚀成图案形成图案化Cu层；在图案化Cu层上压合一层介电层，再将芯片以凸点朝下的方向，即朝向载板的方向热压入介电层并固定在载板对应位置；进行注塑处理形成注塑层；固化后撕除临时键合层和载板；使用激光打孔或等离子清洗的方式，清除Cu凸点上的介电层，使Cu凸点暴露，通过化学沉铜方法，填充芯片凸点与Cu种子层的空隙使其连接；在最表面覆盖干膜并进行曝光显影和图形电镀处理，形成所需厚度的再布线线路层；同时可以采用铜箔和图形刻蚀代替Cu作为种子层沉积和图形电镀工艺，提高高厚度再布线层的成型效率，解决注塑过程芯片发生漂移问题。

Description

一种芯片扇出封装方法
技术领域
本发明涉及微电子制造技术领域，尤其涉及一种芯片扇出封装方法。
背景技术
随着微电子制造技术的迅速发展，电子产品向更薄、更小、更轻方面发展，采用单颗芯片封装技术已经逐渐无法满足产业需求。与传统的引线键合芯片相比，扇出型封装大大增加芯片的引脚数目，减小了封装尺寸，简化封装步骤，缩短了芯片与基板之间的距离，提高了芯片功能。具有支持10nm以下工艺制程芯片、互连路径短、高集成度、超薄厚度、高可靠性，高散热能力等优势。
扇出封装采用再构圆片的方式将I/O端口引出，在重构的包封体上形成焊球或凸点终端阵列，而且它可以不用基板在一个封装中实现垂直和水平方向的多芯片集成，在一定范围内可代替传统的引线键合焊球阵列封装或倒装芯片焊球阵列封装结构，特别适用于便携式消费电子应用领域。
扇出型封装的基本工序为：在基板上覆盖临时键合胶，安装芯片，进行注塑并固化，移除临时键合胶和基板，覆盖介电层(ABF)和再布线层(RDL)。这样的工序也带来了扇出型封装的两大基本问题，即芯片漂移和翘曲行为。在注塑阶段，如果临时键合胶与芯片连接过松，由于注塑过程中的塑封体的流动会造成芯片漂移，导致再布线工艺实施困难影响产量和良率。另外，对于一些高功率芯片及器件的封装中需要使用更厚的再布线层以提高可靠性和散热效率。然而，传统图形电镀方法制备高厚度再布线层的效率过低，影响了生产效率和成本。
发明内容
本发明的目的在于针对背景技术中的缺陷，提出一种芯片扇出封装方法，解决注塑过程芯片发生漂移的问题。
为达此目的，本发明采用以下技术方案：
一种芯片扇出封装方法，将芯片朝下热压入介电层，使芯片固定在介电层上，具体按如下步骤A、B、C、D、E、F、G和H依次执行：
步骤A：执行步骤A1-A3中任意一步；
步骤A1：在载板上，覆盖一层临时键合层；
步骤A2：在载板上，覆盖一层临时键合层，通过化学沉铜的方式在临时键合层上沉积一层薄Cu作为种子层，通过差别刻蚀的方式将薄Cu刻蚀成图案形成图案化Cu层；
步骤A3：在载板上，覆盖一层临时键合层，并在临时键合层覆盖一层铜箔；
步骤B：在上表层压合一层介电层，再将芯片以凸点朝下的方向，即朝向载板的方向热压入介电层并固定在载板相应位置；
步骤C：进行注塑处理形成注塑层，填充保护芯片；
步骤D：等待注塑层的固化后，进行拆键合处理，撕除临时键合层和载板；当在先步骤A执行的是步骤A1时，撕除临时键合层和载板后还需在所述介电层上沉积一层薄Cu作为种子层；
步骤E：使用激光打孔或等离子清洗的方式，清除Cu凸点上的介电层或铜箔，使Cu凸点暴露，通过化学沉铜方法，填充芯片凸点与Cu种子层或铜箔的空隙使其连接；
步骤F：当在先步骤A执行的是步骤A1或步骤A2时，在最表面覆盖干膜并进行曝光显影和图形电镀处理，使Cu种子层增厚并形成所需厚度的线路层；当在先步骤A执行的是步骤A3时，在最表面覆盖干膜并进行图形刻蚀去除线路图型以外部分的铜箔，形成所需厚度的线路层；
步骤G：对线路层进行退膜处理，当所述步骤A执行步骤A1或步骤A2时，还需通过差别刻蚀的方式去掉图案化Cu层，然后制作再布线层；
步骤H：在再布线层上方涂覆油墨得到油墨层，在油墨层上覆盖光敏材料，依次进行曝光、显影、固化处理和表面处理，然后进行植球处理植入焊球，最后做切割处理，最终获得单个的封装体。
优选的，所述上表层为临时键合层、图案化Cu层或铜箔；
当步骤A执行的是步骤A1时，继续执行步骤B1；
当步骤A执行的是步骤A2时，继续执行步骤B2；
当步骤A执行的是步骤A3时，继续执行步骤B3；
步骤B1，在临时键合层上压合一层介电层，再将芯片以凸点朝下的方向，即朝向载板的方向热压入介电层并固定在载板相应位置；
步骤B2，在图案化Cu层上压合一层介电层，再将芯片以凸点朝下的方向，即朝向载板的方向热压入介电层并固定在载板相应位置；
步骤B3，在铜箔上压合一层介电层，再将芯片以凸点朝下的方向，即朝向载板的方向热压入介电层并固定在载板相应位置。
优选的，所述介电层的厚度与芯片的凸点的厚度一致。
优选的，所述介电层的材质为介电材料。
优选的，所述临时键合层的材质为石墨或临时键合胶。
优选的，种子层的厚度为0.5-1μm。
优选的，所述再布线层上除焊球位置外均设置有光敏阻焊材料。
优选的，所述铜箔的厚度3～50μm。
优选的，在步骤H中，表面处理方法为有机抗氧化层(OSP)处理方法、化学镍金处理方法、浸Ag处理方法或浸锡处理方法中任意一种。
有益效果：
1、芯片热压入熔融介电层，减少了注塑时芯片的漂移；
2、采用等离子清洗薄铜层平面上的芯片凸点上覆盖的介电层方法，相比于采用激光打孔的方式来说，提高效率和降低设备精度要求，减少激光对芯片造成的损伤，对于铜箔等难以去除的材料采用激光打孔代替等离子清洗；
3、本发明同样适用于具有大厚度再布线层的功率芯片的扇出封装，简化了工艺步骤，提高产量和良率；
4、通过Cu箔层来控制线路层的厚度，增强其散热性，提高了高功率器件的再布线层的生产效率。
附图说明
图1是本发明一个实施例一中“先图案化Cu种子层工艺”的过程示意图；
图2是本发明一个实施例二中的“后Cu种子层工艺”的过程示意图；
图3是本发明一个实施例三中使用铜箔替换沉积Cu种子层封装的过程示意图。
其中：1-载板、2-临时键合层、3-图案化Cu层、4-介电层、5-芯片、6-芯片凸点、7-注塑层、8-干膜、9-再布线层、10-油墨、11-焊球、12-Cu种子层、13-Cu箔。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
本实施例中的方位均以说明书附图为准。
本实施例的一种芯片扇出封装方法，将芯片朝下热压入介电层将芯片固定在介电层上，芯片热压入介电层，可以避免注塑时芯片发生漂移，具体步骤如下：
一种芯片扇出封装方法，将芯片朝下热压入介电层将芯片固定在介电层上，具体步骤如下：
当所述步骤A执行的是步骤A1时；
步骤A1：在载板上，覆盖一层临时键合层；
步骤B1：在临时键合层上压合一层介电层，再将芯片以凸点朝下的方向，即朝向载板的方向热压入介电层并固定在载板相应位置；
步骤C：进行注塑处理形成注塑层，填充保护芯片；
步骤D：等待注塑层的注塑材料固化后，进行拆键合处理，撕除临时键合层和载板；撕除临时键合层和载板后还需在所述介电层上沉积一层薄Cu作为种子层；
步骤E：使用激光打孔或等离子清洗的方式，清除Cu凸点上的介电层，使Cu凸点暴露，通过化学沉铜方法，填充芯片凸点与Cu种子层的空隙使其连接；
等离子清洗方法是清除芯片凸点表面的介电层的优良方式，相比于激光打孔方式，等离子清洗方式可以提高效率和降低设备精度要求，并且减少激光造成的避免对芯片造成损坏。对于铜箔等难以用等离子清洗手段去除的材料，可以使用激光打孔方式作为代替。
步骤F：当在先步骤A执行的是步骤A1时，在最表面覆盖干膜并进行曝光显影和图形电镀处理，使Cu种子层增厚并形成所需厚度的线路层；
步骤G：对线路层进行退膜处理，并通过差别刻蚀的方式去掉图案化Cu层，然后制作再布线层；
步骤H：在再布线层上方涂覆油墨得到油墨层，在油墨层上覆盖光敏材料，依次进行曝光、显影、固化处理和表面处理，然后进行植球处理植入焊球，最后做切割处理，最终获得单个的封装体。
当所述步骤A执行步骤A2时；
步骤A2：在载板上(在实际生产中，载板的材质可以为Cu、玻璃或者不锈钢)，覆盖一层临时键合层，通过化学沉铜的方式(在实际生产中，还可以使用PVD的方式)在临时键合层上沉积一层薄Cu作为种子层，种子层的厚度为0.5-1μm，通过差别刻蚀的方式将薄Cu刻蚀成图案形成图案化Cu层；
步骤B2：在图案化Cu层上压合一层介电层，再将芯片以凸点朝下的方向，即朝向载板的方向热压入介电层并固定在载板相应位置；
步骤C：进行注塑处理形成注塑层，填充保护芯片；
步骤D：等待注塑层的注塑材料固化后，进行拆键合处理，撕除临时键合层和载板；
步骤E：使用激光打孔或等离子清洗的方式，清除Cu凸点上的介电层，使Cu凸点暴露，通过化学沉铜方法，填充芯片凸点与Cu种子层的空隙使其连接；
等离子清洗方法是清除芯片凸点表面的介电层的优良方式，相比于激光打孔方式，等离子清洗方式可以提高效率和降低设备精度要求，并且减少激光造成的避免对芯片造成损坏。对于铜箔等难以用等离子清洗手段去除的材料，可以使用激光打孔方式作为代替。
步骤F：当在先步骤A执行的是步骤A2时，在最表面覆盖干膜并进行曝光显影和图形电镀处理，使Cu种子层增厚并形成所需厚度的线路层；
步骤G：对线路层进行退膜处理，并通过差别刻蚀的方式去掉图案化Cu层，然后制作再布线层；
步骤H：在再布线层上方涂覆油墨得到油墨层，在油墨层上覆盖光敏材料，依次进行曝光、显影、固化处理和表面处理，然后进行植球处理植入焊球，最后做切割处理，最终获得单个的封装体。
当步骤A执行的是步骤A3时；
步骤A3：在载板上，覆盖一层临时键合层，并在临时键合层覆盖一层铜箔；
步骤B3：在铜箔压合一层介电层，再将芯片以凸点朝下的方向，即朝向载板的方向热压入介电层并固定在载板相应位置；
步骤C：进行注塑处理形成注塑层，填充保护芯片；
步骤D：等待注塑层的固化后，进行拆键合处理，撕除临时键合层和载板；
步骤E：使用激光打孔或等离子清洗的方式，清除Cu凸点上的铜箔，使Cu凸点暴露，通过化学沉铜方法，填充芯片凸点与铜箔的空隙使其连接；
步骤F：当在先步骤A执行的是步骤A3时，在最表面覆盖干膜并进行图形刻蚀去除线路图型以外部分的铜箔，形成所需厚度的线路层；
步骤G：对线路层进行退膜处理；
步骤H：在再布线层上方涂覆油墨得到油墨层，在油墨层上覆盖光敏材料，依次进行曝光、显影、固化处理和表面处理，然后进行植球处理植入焊球，最后做切割处理，最终获得单个的封装体。
进一步的，所述再布线层上除焊球位置外均设置有光敏阻焊材料。
进一步的，所述介电层的厚度与芯片的凸点的厚度一致。这样可以将芯片热压入介电层时，使得芯片的凸点可以最大程度的靠近种子层。
进一步的，所述介电层的材质为介电材料。具体的可以为ABF、环氧树脂或者BT树脂。
进一步的，所述临时键合层的材质为石墨。在实际生产中，还可以使用临时键合胶代替石墨。
进一步的，种子层的厚度为0.5-1μm。
进一步的，所述铜箔的厚度3～50μm。
所述铜箔的厚度可以选择适用于功率器件的18～50μm或适用于常规器件的3～18μm。
进一步的，在步骤H中，表面处理方法为有机抗氧化层(OSP)处理方法；在实际生产中，还可以使用化学镍金的处理方法代替有机抗氧化层处理方法，还可以使用浸Ag或者浸锡，视实际生产中具体操作而定。
实施例一：
如图1所示，在玻璃载板上，覆盖一层临时键合胶，通过PVD的方式，在其上沉积一层薄Cu作为种子层，通过差别刻蚀的方法将Cu刻蚀成图案，得到图案化Cu层；在上方压合一层环氧树脂，再将芯片以凸点向下的方向(朝向载板)热压入环氧树脂并固定在玻璃载板相应位置；进行注塑处理，填充保护芯片；注塑材料固化后，去除下方临时键合胶及玻璃载板；使用等离子清洗的方式，清除Cu凸点表面残余的环氧树脂；通过PVD方法，使芯片凸点与Cu种子层连接；在表面覆盖干膜并进行曝光显影和图形电镀，获得厚度为25微米的Cu线路层；然后进行退膜处理，并通过差别刻蚀的方法去掉种子层；接着在上方涂覆感光油墨，并进行曝光、显影、固化处理和表面处理；最后进行植球和切割，获得所需单个的封装体。
实施例一是将种子层先沉积在临时键合层上，再通过差别刻蚀的方法将Cu刻蚀成图案，除此之外，还可以再拆除临时键合层后，通过化学沉铜或者PVD的方式在介电层表面沉积一层Cu种子层，具体步骤如实施例二所述：
实施例二：
如图2所示，不锈钢载板上，覆盖一层石墨，然后在上方压合一层介电层，再将芯片以凸点向下的方向(朝向载板)热压入介电层并固定在载板相应位置；进行注塑处理，填充保护芯片，注塑材料固化后，撕除下方石墨层及不锈钢载板；使用等离子清洗的方式，清除芯片凸点表面残余的环氧树脂；通过化学沉铜方法在介电层表面沉积一层Cu种子层，并使芯片凸点与Cu种子层连接。接着表面覆盖干膜并进行曝光显影和图形电镀，获得厚度为15微米的Cu线路层；然后进行退膜处理，并通过差别刻蚀的方法去掉种子层；后续在上方涂覆感光油墨，并进行曝光、显影、固化处理和表面处理；最后进行植球和切割，获得所需单个的封装体。
实施例三：
如图3所示，针对功率器件，在玻璃载板上覆盖石墨层，再覆盖一层20μm厚的Cu箔，在Cu箔上压合一层厚度为12μm的ABF材料。芯片以凸点朝下的方向热压入ABF层。进行注塑处理，对芯片进行填充保护。注塑完成后，去除玻璃基板和石墨层，使用激光对芯片凸点下方的ABF层进行打孔，露出芯片凸点。通过PVD方式，使金属铜填充孔洞，并与Cu箔层连接。在Cu箔层表面覆压一层干膜并在不需要形成后续线路的位置进行曝光显影和图形刻蚀，刻蚀后的Cu箔层成为金属线路层。进行退膜处理，涂覆感光油墨，并进行曝光、显影、固化处理和表面处理，再进行植球和切割，获得所需封装体。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (9)

1.一种芯片扇出封装方法，其特征在于：将芯片朝下热压入介电层，使芯片固定在介电层上，具体按如下步骤A、B、C、D、E、F、G和H依次执行：
步骤A：执行步骤A1-A3中任意一步；
步骤A1：在载板上，覆盖一层临时键合层；
步骤A2：在载板上，覆盖一层临时键合层，通过化学沉铜的方式在临时键合层上沉积一层薄Cu作为种子层，通过差别刻蚀的方式将薄Cu刻蚀成图案形成图案化Cu层；
步骤A3：在载板上，覆盖一层临时键合层，并在临时键合层覆盖一层铜箔；
步骤B：在上表层压合一层介电层，再将芯片以凸点朝下的方向，即朝向载板的方向热压入介电层并固定在载板相应位置；
步骤C：进行注塑处理形成注塑层，填充保护芯片；
步骤D：等待注塑层的固化后，进行拆键合处理，撕除临时键合层和载板；当在先步骤A执行的是步骤A1时，撕除临时键合层和载板后还需在所述介电层上沉积一层薄Cu作为种子层；
步骤E：使用激光打孔或等离子清洗的方式，清除Cu凸点上的介电层或铜箔，使Cu凸点暴露，通过化学沉铜方法，填充芯片凸点与Cu种子层或铜箔的空隙使其连接；
步骤F：当在先步骤A执行的是步骤A1或步骤A2时，在最表面覆盖干膜并进行曝光显影和图形电镀处理，使Cu种子层增厚并形成所需厚度的线路层；当在先步骤A执行的是步骤A3时，在最表面覆盖干膜并进行图形刻蚀去除线路图型以外部分的铜箔，形成所需厚度的线路层；
步骤G：对线路层进行退膜处理，当所述步骤A执行步骤A1或步骤A2时，还需通过差别刻蚀的方式去掉图案化Cu层，然后制作再布线层；
步骤H：在再布线层上方涂覆油墨得到油墨层，在油墨层上覆盖光敏材料，依次进行曝光、显影、固化处理和表面处理，然后进行植球处理植入焊球，最后做切割处理，最终获得单个的封装体。
2.根据权利要求1所述一种芯片扇出封装方法，其特征在于：
所述上表层为临时键合层、图案化Cu层或铜箔；
当步骤A执行的是步骤A1时，继续执行步骤B1；
当步骤A执行的是步骤A2时，继续执行步骤B2；
当步骤A执行的是步骤A3时，继续执行步骤B3；
步骤B1，在临时键合层上压合一层介电层，再将芯片以凸点朝下的方向，即朝向载板的方向热压入介电层并固定在载板相应位置；
步骤B2，在图案化Cu层上压合一层介电层，再将芯片以凸点朝下的方向，即朝向载板的方向热压入介电层并固定在载板相应位置；
步骤B3，在铜箔上压合一层介电层，再将芯片以凸点朝下的方向，即朝向载板的方向热压入介电层并固定在载板相应位置。
3.根据权利要求1所述一种芯片扇出封装方法，其特征在于：
所述介电层的厚度与芯片的凸点的厚度一致。
4.根据权利要求1所述一种芯片扇出封装方法，其特征在于：
所述介电层的材质为介电材料。
5.根据权利要求1所述一种芯片扇出封装方法，其特征在于：
所述临时键合层的材质为石墨或临时键合胶。
6.根据权利要求1所述一种芯片扇出封装方法，其特征在于：
种子层的厚度为0.5-1μm。
7.根据权利要求1所述一种芯片扇出封装方法，其特征在于：
所述再布线层上除焊球位置外均设置有光敏阻焊材料。
8.根据权利要求1所述一种芯片扇出封装方法，其特征在于：
所述铜箔的厚度3～50μm。
9.根据权利要求1所述一种芯片扇出封装方法，其特征在于：
在步骤H中，表面处理方法为有机抗氧化层(OSP)处理方法、化学镍金处理方法、浸Ag处理方法或浸锡处理方法中任意一种。
CN201911379309.5A 2019-12-27 2019-12-27 一种芯片扇出封装方法 Pending CN111048425A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911379309.5A CN111048425A (zh) 2019-12-27 2019-12-27 一种芯片扇出封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911379309.5A CN111048425A (zh) 2019-12-27 2019-12-27 一种芯片扇出封装方法

Publications (1)

Publication Number Publication Date
CN111048425A true CN111048425A (zh) 2020-04-21

Family

ID=70239368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911379309.5A Pending CN111048425A (zh) 2019-12-27 2019-12-27 一种芯片扇出封装方法

Country Status (1)

Country Link
CN (1) CN111048425A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120258571A1 (en) * 2007-08-10 2012-10-11 Infineon Technologies Ag Method for fabricating a semiconductor and semiconductor package
JP2014056924A (ja) * 2012-09-12 2014-03-27 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置
US20150001703A1 (en) * 2013-06-27 2015-01-01 Stats Chippac, Ltd. Semiconductor Device and Method of Individual Die Bonding Followed by Simultaneous Multiple Die Thermal Compression Bonding
CN106158672A (zh) * 2015-04-01 2016-11-23 深南电路股份有限公司 埋入指纹识别芯片的基板及其加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120258571A1 (en) * 2007-08-10 2012-10-11 Infineon Technologies Ag Method for fabricating a semiconductor and semiconductor package
JP2014056924A (ja) * 2012-09-12 2014-03-27 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置
US20150001703A1 (en) * 2013-06-27 2015-01-01 Stats Chippac, Ltd. Semiconductor Device and Method of Individual Die Bonding Followed by Simultaneous Multiple Die Thermal Compression Bonding
CN106158672A (zh) * 2015-04-01 2016-11-23 深南电路股份有限公司 埋入指纹识别芯片的基板及其加工方法

Similar Documents

Publication Publication Date Title
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
TWI751944B (zh) 晶片封裝結構
US8350377B2 (en) Semiconductor device package structure and method for the same
US8115297B2 (en) Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US7655501B2 (en) Wafer level package with good CTE performance
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US8273601B2 (en) Method of fabricating multi-chip package structure
US6627998B1 (en) Wafer scale thin film package
KR101678054B1 (ko) 반도체 패키지 및 그 반도체 패키지 제조방법
US20080197469A1 (en) Multi-chips package with reduced structure and method for forming the same
US20080136002A1 (en) Multi-chips package and method of forming the same
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
JP2008166824A (ja) マルチチップパッケージおよびその形成方法
JP2008160084A (ja) ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法
KR20080089311A (ko) Ｗｌｐ용 다이 수용 스루홀 및 양 표면 위에 이중 사이드빌드업층들을 갖는 반도체 디바이스 패키지 및 그 방법
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
CN111048425A (zh) 一种芯片扇出封装方法
CN114446918A (zh) Mcm封装结构及其制作方法
KR20170070259A (ko) 밀집 패키지 배선을 갖는 멀티 칩 모듈 반도체 칩 패키지
TW202407902A (zh) 半導體裝置與半導體裝置所用的接合結構的形成方法
CN117080093A (zh) 一种高密度线路扇出封装结构及其制作方法
CN115424946A (zh) 基于铜凸点Frame载板嵌入芯片的三维异构封装结构的制作方法
KR20110016698A (ko) 전자소자용 리드 프레임 이를 이용한 전자소자용 패키지 및 이들의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200421

RJ01 Rejection of invention patent application after publication