CN106158672A - 埋入指纹识别芯片的基板及其加工方法 - Google Patents
埋入指纹识别芯片的基板及其加工方法 Download PDFInfo
- Publication number
- CN106158672A CN106158672A CN201510153086.6A CN201510153086A CN106158672A CN 106158672 A CN106158672 A CN 106158672A CN 201510153086 A CN201510153086 A CN 201510153086A CN 106158672 A CN106158672 A CN 106158672A
- Authority
- CN
- China
- Prior art keywords
- fingerprint recognition
- recognition chip
- layer
- substrate
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000003672 processing method Methods 0.000 title claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000005476 soldering Methods 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000005553 drilling Methods 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 238000003466 welding Methods 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 description 7
- 239000003292 glue Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 241000218202 Coptis Species 0.000 description 3
- 235000002991 Coptis groenlandica Nutrition 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000011536 re-plating Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Credit Cards Or The Like (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明实施例提供一种埋入指纹识别芯片的基板的加工方法，以降低埋入指纹识别芯片的基板的工艺复杂度。本发明实施例方法包括：提供指纹识别芯片和载板，载板包括载体层及载体层表面上的第一金属层；将指纹识别芯片的具有焊盘的一面贴装在第一金属层上；在载板的贴装了指纹识别芯片的一面层叠增层结构并压合；将载体层与第一金属层分离，第一金属层和指纹识别芯片以及增层结构形成基板；在第一金属层上开孔，将指纹识别芯片的焊盘暴露出来，形成焊盘孔；对焊盘孔进行金属化处理；对基板进行外层图形加工，形成焊盘连接线路，焊盘连接线路通过焊盘孔与指纹识别芯片的焊盘连接。
Description
技术领域
本发明涉及电路板技术领域，具体涉及一种埋入指纹识别芯片的基板及其加工方法。
背景技术
普通的芯片封装一般采用打线(wire bonding)的方式。如图1所示，芯片901的下表面贴装在基板902上，芯片901的焊盘903位于其上表面，目前一般采用打线方式使焊盘903通过金线904与基板902上的焊盘或线路连接。由于打线用的金线904弯折有一定弧度，金线904的最高点会比芯片901高50-100um，所以塑封后塑封胶905的高度会比芯片高100-200um。
对于指纹识别芯片的封装，由于需要采集指纹信息，因此要求指纹识别芯片表面的塑封胶的厚度要尽量小，而上述直接打线的芯片封装方法中芯片表面的塑封胶厚度达到了100-200um，不能满足指纹识别芯片的封装要求。
为解决该问题，现有的一种埋入指纹识别芯片的基板的加工方法为：提供指纹识别芯片和载板，将指纹识别芯片的具有焊盘的一面贴装在载板上；在载板的贴装了指纹识别芯片的一面层叠增层结构并压合，形成附着在载板上的基板，指纹识别芯片埋入基板中；将载板与基板分离，基板的一面显露出指纹识别芯片的具有焊盘的一面；在基板的显露指纹识别芯片的一面形成第一金属层；对基板进行外层图形加工，在基板的显露指纹识别芯片的一面形成焊盘连接线路，焊盘连接线路与指纹识别芯片的焊盘连接。
实践过程中发现，上述埋入指纹识别芯片的基板的加工方法虽然解决了指纹识别芯片的封装的厚度要求，但是在载板与基板分离之后，还需要在基板的显露指纹识别芯片的一面形成第一金属层，增加了的工艺流程，使得效率降低。
发明内容
本发明实施例提供了一种埋入指纹识别芯片的基板及其加工方法，以降低埋入指纹识别芯片的基板的工艺复杂度。
本发明第一方面提供一种埋入指纹识别芯片的基板的加工方法，包括：
提供指纹识别芯片和载板，所述载板包括载体层及所述载体层表面上的第一金属层；
将所述指纹识别芯片的具有焊盘的一面贴装在所述第一金属层上；
在所述载板的贴装了所述指纹识别芯片的一面层叠增层结构并压合；
将所述载体层与所述第一金属层分离，所述第一金属层和所述指纹识别芯片以及所述增层结构形成基板；
在所述第一金属层上开孔，将所述指纹识别芯片的焊盘暴露出来，形成焊盘孔；
对所述焊盘孔进行金属化处理；
对所述基板进行外层图形加工，形成焊盘连接线路，所述焊盘连接线路通过所述焊盘孔与所述指纹识别芯片的焊盘连接。
本发明第二方面提供一种埋入指纹识别芯片的基板，所述基板内埋入有指纹识别芯片；
所述基板的具有粘结层的一面具有焊盘连接线路，所述焊盘连接线路通过焊盘孔与所述指纹识别芯片上的焊盘连接。
由上可见，本发明实施例通过利用带有第一金属层的载板，将指纹识别芯片埋入基板内，在基板表面形成焊盘连接线路来实现基板线路与指纹识别芯片焊盘连接的技术方案，取得了以下技术效果：
本发明利用带有第一金属层的载板，将指纹识别芯片带有焊盘的一面粘贴在第一金属层的表面，只需要在第一金属层与焊盘对应处开孔，形成的焊盘孔金属化，就可实现焊盘与基板线路的连接，相对于现有技术，减少了在基板的显露指纹识别芯片的一面形成第一金属层的步骤，降低了工艺的复杂度，提高了效率。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有的一种芯片封装结构示意图；
图2为现有的另一种芯片封装结构示意图；
图3为本发明实施例的埋入指纹识别芯片的基板的加工方法的流程图；
图4-图11为本发明实施例方法进行基板加工时在各个加工阶段的结构示意图。
具体实施方式
本发明实施例提供一种埋入指纹识别芯片的基板的加工方法，以降低埋入指纹识别芯片的基板的工艺复杂度。本发明实施例还提供相应的埋入指纹识别芯片的基板。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
下面通过具体实施例，分别进行详细的说明。
实施例一、
请参考图3，本发明实施例提供一种埋入指纹识别芯片的基板的加工方法，可包括：
110、提供指纹识别芯片和载板，载板包括载体层及载体层表面上的第一金属层；
如图4所示，是本发明实施例提供的一种指纹识别芯片20的示意图，指纹识别芯片20的上表面是功能面202，用于识别指纹，功能面202上具有一个或多个焊盘201，作为对外连接的端口。需要说明的是，图4所示的指纹识别芯片20的结构仅是一种示例，其它实施例中，还可以是其它结构形式。
如图5所示，是本发明实施例提供的一种载板10的示意图。载板10包括载体层102以及载体层102表面上的第一金属层101，载板10优选其尺寸大小与将要制作的基板的尺寸大小相同。载体层102可以是不锈钢材质，第一金属层101为3um厚的铜箔。
120、将指纹识别芯片的具有焊盘的一面贴装在第一金属层上；
如图6所示，本步骤中，可以预先在第一金属层101上粘结一层DAF膜，作为粘结层301，然后将指纹识别芯片20具有焊盘201的一面贴装在载板10的粘结层301的一面，即通过粘结层301将指纹识别芯片20具有焊盘201的一面贴装在第一金属层101上。
可选的，在本步骤中，还可以在载板10的第一金属层101上制作靶标302，在第一金属层上贴上干膜，进行预定义图形的曝光及显影，再电镀镍金，最后去除干膜，形成靶标302。
130、在载板的贴装了指纹识别芯片的一面层叠增层结构并压合；
如图7所示，本步骤中，在载板10的贴装了指纹识别芯片20的一面层叠增层结构40，然后进行压合，指纹识别芯片20埋入增层结构40中。
可选的，增层结构40至少包括半固化片层401，且半固化片层的厚度大于指纹识别芯片20的厚度。可选的，增层结构40可以包括：层叠在载板30上的半固化片层401，和层叠在半固化片层401上的第二金属层402。可选的，增层结构40还可以包括更多层结构，本文对此不作限制。
140、将载体层与第一金属层分离，第一金属层和指纹识别芯片以及增层结构形成基板；
本步骤中，将图7所示的载板10中的载体层102从第一金属层101上分离，如图8所示，第一金属层101和指纹识别芯片20以及增层结构40形成基板50。
150、在第一金属层上开孔，将指纹识别芯片的焊盘暴露出来，形成焊盘孔；
如图9所示，本步骤中，在第一金属层101上与指纹识别芯片20的焊盘201对应的位置采用激光开孔，将焊盘201暴露出来，形成焊盘孔601。
可选的，在基板50上根据靶标302所在的位置进行激光开孔，形成靶孔602。
可选的，在基板50上根据预定义的位置进行激光开孔，形成导通孔603。
160、对焊盘孔进行金属化处理；
如图10所示，本步骤中，对焊盘孔601采用溅射、电镀或化学镀等工艺，使得焊盘孔601金属化。
可选的，对靶孔602采用溅射、电镀或化学镀等工艺，使得靶孔602金属化。
可选的，对导通孔603采用溅射、电镀或化学镀等工艺，使得导通孔603金属化。
170、对基板进行外层图形加工，形成焊盘连接线路，焊盘连接线路通过焊盘孔与指纹识别芯片的焊盘连接。
如图11所示，本步骤中，对图10所示的基板50进行外层图形加工，在基板50表面的第一金属层101上形成焊盘连接线路70。外层图形的加工可以采用常规的蚀刻工艺，例如可以包括：
在基板50的表面设置光阻层，对光阻层进行曝光和显影，在第一金属层101上定义出焊盘连接线路70，即：将需要形成焊盘连接线路区域的光阻层去除，保留其它区域的光阻层；光阻层可以是干膜或者湿膜等。
以光阻层为防蚀保护层，对基板50进行蚀刻，形成需要的外层图形，包括：将焊盘连接线路70以外区域的第一金属层101蚀刻去除，从而，在基板50一面形成焊盘连接线路70，，焊盘连接线路70通过焊盘孔601与指纹识别芯片20的焊盘201连接。
综上所述，本发明实施例通过利用带有第一金属层的载板，将指纹识别芯片埋入基板内，在基板表面形成焊盘连接线路来实现基板线路与指纹识别芯片焊盘连接的技术方案，取得了以下技术效果：
本发明利用带有第一金属层的载板，将指纹识别芯片带有焊盘的一面粘贴在第一金属层的表面，只需要在第一金属层与焊盘对应处开孔，形成的焊盘孔金属化，就可实现焊盘与基板线路的连接，相对于现有技术，减少了在基板的显露指纹识别芯片的一面形成第一金属层的步骤，降低了工艺的复杂度，提高了效率。
实施例二、
请参考图11，本发明实施例提供一种埋入指纹识别芯片的基板，基板50内埋入有指纹识别芯片20；基板50的具有粘结层301的一面具有焊盘连接线路70，焊盘连接线路70通过焊盘孔601与指纹识别芯片20上的焊盘201连接。
可选的，基板50上具有导通孔603和靶孔602。
综上，本发明实施例提供了一种埋入指纹识别芯片的基板，该基板可采用实施例一提供的加工方法制备，通过利用带有第一金属层的载板，将指纹识别芯片埋入基板内，在基板表面形成焊盘连接线路来实现基板线路与指纹识别芯片焊盘连接的技术方案，取得了以下技术效果：
本发明利用带有第一金属层的载板，将指纹识别芯片带有焊盘的一面粘贴在第一金属层的表面，只需要在第一金属层与焊盘对应处开孔，形成的焊盘孔金属化，就可实现焊盘与基板线路的连接，相对于现有技术，减少了在基板的显露指纹识别芯片的一面形成第一金属层的步骤，降低了工艺的复杂度，提高了效率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其它实施例的相关描述。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
以上对本发明实施例所提供的埋入指纹识别芯片的基板及其加工方法进行了详细介绍，但以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，不应理解为对本发明的限制。本技术领域的技术人员，依据本发明的思想，在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (9)
1.一种埋入指纹识别芯片的基板的加工方法，其特征在于，包括：
提供指纹识别芯片和载板，所述载板包括载体层及所述载体层表面上的第一金属层；
将所述指纹识别芯片的具有焊盘的一面贴装在所述第一金属层上；
在所述载板的贴装了所述指纹识别芯片的一面层叠增层结构并压合；
将所述载体层与所述第一金属层分离，所述第一金属层和所述指纹识别芯片以及所述增层结构形成基板；
在所述第一金属层上开孔，将所述指纹识别芯片的焊盘暴露出来，形成焊盘孔；
对所述焊盘孔进行金属化处理；
对所述基板进行外层图形加工，形成焊盘连接线路，所述焊盘连接线路通过所述焊盘孔与所述指纹识别芯片的焊盘连接。
2.根据权利要求1所述的方法，其特征在于，所述将所述指纹识别芯片的具有焊盘的一面贴装在所述第一金属层上包括：
在所述第一金属层上形成粘结层；
将所述指纹识别芯片的具有焊盘的一面贴装在所述粘结层上。
3.根据权利要求1所述的方法，其特征在于，所述在所述载板的贴装了所述指纹识别芯片的一面层叠增层结构并压合包括；
在所述载板的贴装了所述指纹识别芯片的一面层叠增层结构，所述增层结构包括：层叠在所述载板上的半固化片层，和层叠在所述半固化片层上的第二金属层；
对所述增层结构进行压合。
4.根据权利要求1所述的方法，其特征在于，所述对所述基板进行外层图形加工，形成焊盘连接线路包括：
在所述第一金属层的表面设置光阻层，对所述光阻层进行曝光和显影，定义出图形；
以所述光阻层为防蚀保护层，对所述基板进行蚀刻，将所述光阻层以外的所述第一金属层蚀刻去除，形成焊盘连接线路。
5.根据权利要求1至4中任一项所述的方法，其特征在于，所述方法还包括：
在所述载板上制作靶标；
根据所述靶标在所述基板上钻靶，形成靶孔，并对所述靶孔进行金属化处理。
6.根据权利要求1至4中任一项所述的方法，其特征在于，所述在所述第一金属层上开孔包括：
利用激光钻孔工艺在所述第一金属层上对应于所述指纹识别芯片的焊盘的位置开孔。
7.根据权利要求1至4中任一项所述的方法，其特征在于，所述方法还包括：
利用激光钻孔工艺对基板进行加工，形成导通孔，并对所述导通孔进行金属化处理。
8.一种埋入指纹识别芯片的基板，其特征在于，
所述基板内埋入有指纹识别芯片；
所述基板的具有粘结层的一面具有焊盘连接线路，所述焊盘连接线路通过焊盘孔与所述指纹识别芯片上的焊盘连接。
9.根据权利要求8所述的基板，其特征在于，
所述基板上具有导通孔和靶孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510153086.6A CN106158672B (zh) | 2015-04-01 | 2015-04-01 | 埋入指纹识别芯片的基板及其加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510153086.6A CN106158672B (zh) | 2015-04-01 | 2015-04-01 | 埋入指纹识别芯片的基板及其加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106158672A true CN106158672A (zh) | 2016-11-23 |
| CN106158672B CN106158672B (zh) | 2019-01-15 |
Family
ID=57337506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510153086.6A Active CN106158672B (zh) | 2015-04-01 | 2015-04-01 | 埋入指纹识别芯片的基板及其加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106158672B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111048425A (zh) * | 2019-12-27 | 2020-04-21 | 广东工业大学 | 一种芯片扇出封装方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080166831A1 (en) * | 2005-05-27 | 2008-07-10 | Siliconware Precision Industries Co., Ltd. | Method for fabricating a sensor semiconductor device with sensor chip |
| US20090039510A1 (en) * | 2007-08-08 | 2009-02-12 | Casio Computer Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN101727569A (zh) * | 2008-10-29 | 2010-06-09 | 神盾股份有限公司 | 平面式半导体指纹感测装置 |
| CN101944495A (zh) * | 2009-07-01 | 2011-01-12 | 卡西欧计算机株式会社 | 半导体器件的制造方法 |
| CN104303287A (zh) * | 2012-05-15 | 2015-01-21 | 韩国科泰高科株式会社 | 指纹传感器封装件及其制造方法 |
-
2015
- 2015-04-01 CN CN201510153086.6A patent/CN106158672B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080166831A1 (en) * | 2005-05-27 | 2008-07-10 | Siliconware Precision Industries Co., Ltd. | Method for fabricating a sensor semiconductor device with sensor chip |
| US20090039510A1 (en) * | 2007-08-08 | 2009-02-12 | Casio Computer Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN101727569A (zh) * | 2008-10-29 | 2010-06-09 | 神盾股份有限公司 | 平面式半导体指纹感测装置 |
| CN101944495A (zh) * | 2009-07-01 | 2011-01-12 | 卡西欧计算机株式会社 | 半导体器件的制造方法 |
| CN104303287A (zh) * | 2012-05-15 | 2015-01-21 | 韩国科泰高科株式会社 | 指纹传感器封装件及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111048425A (zh) * | 2019-12-27 | 2020-04-21 | 广东工业大学 | 一种芯片扇出封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106158672B (zh) | 2019-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9226382B2 (en) | Printed wiring board | |
| CN100569051C (zh) | 电路基板制造方法 | |
| JP6342120B2 (ja) | 超薄埋設ダイモジュール及びその製造方法 | |
| CN102244057B (zh) | 半导体封装及其制造方法 | |
| CN103796451B (zh) | 印刷布线板及印刷布线板的制造方法 | |
| JPH11274352A (ja) | 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法 | |
| JP2013243345A5 (zh) | ||
| JP2011139064A (ja) | 回路板とその製造方法 | |
| CN104716110A (zh) | 芯片封装结构及其制造方法 | |
| US10020248B2 (en) | Tape for electronic devices with reinforced lead crack | |
| JP2015195272A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN110268510B (zh) | 一种分立器件的封装方法及分立器件 | |
| CN107104091B (zh) | 一种半埋入线路基板结构及其制造方法 | |
| CN106158672A (zh) | 埋入指纹识别芯片的基板及其加工方法 | |
| US10354945B2 (en) | Multi-surface edge pads for vertical mount packages and methods of making package stacks | |
| US20090090548A1 (en) | Circuit board and fabrication method thereof | |
| CN102655715A (zh) | 柔性印刷电路板及其制造方法 | |
| JP6219787B2 (ja) | 配線基板の製造方法 | |
| KR101319441B1 (ko) | 리드프레임 | |
| CN106783632B (zh) | 一种三极管的封装方法及三极管 | |
| CN105655321A (zh) | 电子封装及其制作和使用方法 | |
| CN105810599A (zh) | 埋入指纹识别芯片的基板及其加工方法 | |
| US10121767B2 (en) | Semiconductor storage device and manufacturing method thereof | |
| JP7363158B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| TWI706704B (zh) | 電路板製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |