CN102655715A - 柔性印刷电路板及其制造方法 - Google Patents

柔性印刷电路板及其制造方法 Download PDF

Info

Publication number
CN102655715A
CN102655715A CN2011100564509A CN201110056450A CN102655715A CN 102655715 A CN102655715 A CN 102655715A CN 2011100564509 A CN2011100564509 A CN 2011100564509A CN 201110056450 A CN201110056450 A CN 201110056450A CN 102655715 A CN102655715 A CN 102655715A
Authority
CN
China
Prior art keywords
substrate
metal wiring
wiring layer
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100564509A
Other languages
English (en)
Other versions
CN102655715B (zh
Inventor
邱原
顾立群
黄玉财
杜茂华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201110056450.9A priority Critical patent/CN102655715B/zh
Priority to KR1020110066446A priority patent/KR101768959B1/ko
Priority to US13/350,203 priority patent/US8766100B2/en
Publication of CN102655715A publication Critical patent/CN102655715A/zh
Application granted granted Critical
Publication of CN102655715B publication Critical patent/CN102655715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种柔性印刷电路板及其制造方法。根据本发明的柔性印刷电路板包括：基底，具有形成有划痕的第一表面；金属布线层，设置在基底的与所述第一表面相对的第二表面上；粘结层，置于所述基底和所述金属布线层之间，其中，通孔形成为穿透所述基底和所述粘结层，所述金属布线层的一部分表面通过所述通孔暴露，待安装的芯片能够通过涂敷在所述第一表面的一部分上的粘结剂而附于所述基底。因此，根据本发明，能够简化柔性印刷电路板的制造工艺和结构，并且能够明显提高芯片在封装时的抗剪切强度。

Description

柔性印刷电路板及其制造方法
技术领域
本发明属于半导体技术领域，具体地讲，本发明涉及一种柔性印刷电路板(FPCB)及其制造方法。
背景技术
随着半导体装置的高度集成化，对于安装在半导体装置中的柔性印刷电路板(FPCB)的要求也越来越高。通常，将柔性覆铜层压板(FCCL)用作FPCB的基底。
图1示出了使用现有的FPCB进行倒装芯片(Flip Chip)封装的产品的示意性剖视图。如图1所示，在柔性印刷电路板中，可以由铜箔制成的金属布线层2层压在基底1的两个表面上，并且可以通过穿过基底1的通孔4相连接。覆层3可以分别设置在基底1的两个表面上。安装部8可以设置在位于基底1的一个表面上的覆层3中；在这里，安装部8可以是OSP(OrganicSolderability Preservative，有机可焊性保护剂)、镀金等。焊料凸起5形成在基底1的另一表面上。通常，通过倒装芯片工艺将芯片7安装在FPCB上。芯片7可以安装在基底1的所述另一表面上，并通过结合的焊料凸起5和粘结层6固定到基底1的所述另一表面。
通常，基底1可以由诸如PEN(聚萘二甲酸乙二酯)、PET(聚对苯二甲酸乙二酯)等绝缘材料制成。由于PEN具有优异的绝缘性，并能够对电子器件提供热稳定性、机械支撑和与外部器件的隔离，所以通常主要使用PEN作为FPCB的基底材料。然而，在现有技术中，如图1所示，可以由PEN制成的基底1被金属布线层2和覆层3覆盖，而没有暴露于外部。因此，在现有技术中没有考虑到基底的表面形态。芯片7附于覆层3和安装部8，并通过粘结层6的粘附性和焊料凸起5的结合强度使芯片7紧密地固定到FPCB上。
因此，在现有技术中，如果采用引线键合工艺，则仅能通过粘结层(例如，由环氧树脂制成)的粘附性来固定芯片。因此，芯片的抗剪切强度低，而且FPCB的结构复杂。
发明内容
本发明的目的在于解决现有技术中FPCB的结构复杂且安装在FPCB上的芯片的抗剪切强度低的问题。
本发明的一方面提供了一种制造柔性印刷电路板(FPCB)的方法，所述方法包括以下步骤：提供基底；在所述基底的第一表面上设置粘结层，并在所述基底的与所述第一表面相对的第二表面上形成划痕；形成穿透所述基底和所述粘结层的通孔；以及在所述粘结层上形成金属布线层，其中，所述金属布线层的一部分表面通过所述通孔暴露，待安装的芯片能够通过涂敷在所述基底的所述第二表面的一部分上的粘结剂而附于所述基底。
根据本发明，可以通过打磨、喷砂或腐蚀等方法对所述基底的所述第二表面进行处理来形成划痕。
根据本发明，在粘结层上形成金属布线层的步骤可以包括：在所述粘结层上层压金属层；在所述金属层上涂覆光致抗蚀剂层；对所述光致抗蚀剂层进行曝光和显影，以形成光致抗蚀剂图案层；利用所述光致抗蚀剂图案层作为蚀刻掩模蚀刻所述金属层，从而形成所述金属布线层；去除所述光致抗蚀剂图案层。
根据本发明，所述制造FPCB的方法还可以包括：在所述粘结层上形成金属布线层的步骤之后，通过对所述金属布线层进行电镀，以在所述金属布线层的由所述通孔暴露的表面上形成焊盘。
根据本发明，利用引线键合工艺使所述芯片电连接到所述金属布线层。
根据本发明，所述基底可以包含聚萘二甲酸乙二酯。根据本发明，所述基底的所述第二表面可以具有锯齿状、方波状或正弦波形状等规则形状，或者可以具有不规则的形状。
本发明的另一方面提供了一种柔性印刷电路板(FPCB)，所述柔性印刷电路板包括：基底，具有形成有划痕的第一表面；金属布线层，设置在基底的与所述第一表面相对的第二表面上；粘结层，置于所述基底和所述金属布线层之间，其中，通过形成为穿透所述基底和所述粘结层，所述金属布线层的一部分表面通过所述通孔暴露，待安装的芯片能够通过涂敷在所述第一表面的一部分上的粘结剂而附于所述基底。
根据本发明，所述FPCB还可以包括：焊盘，设置在所述金属布线层的由穿透所述基底和所述粘结层的通孔暴露的表面上，其中，所述芯片通过所述焊盘电连接到所述金属布线层。
根据本发明，所述基底可以包含聚萘二甲酸乙二酯。根据本发明，所述基底的所述第一表面可以具有锯齿状、方波状或正弦波形状等规则形状，或者可以具有不规则的形状。
根据本发明的FPCB及其制造方法，通过在FPCB的基底的平滑的表面上形成划痕，并在划痕中涂敷粘结剂，从而使得将要安装的芯片通过粘结剂而紧密地附于FPCB。因此，能够确保FPCB的基底和芯片之间的优良的粘附性，并且使芯片的抗剪切强度得以提高。
另外，根据本发明，无需在FPCB的基底上形成覆层，并且大大增加了FPCB和芯片的粘合力，使得引线键合工艺可以代替传统的倒装芯片工艺，从而简化了FPCB的制造工艺和结构，扩展了FPCB的封装工艺。
附图说明
图1是示出了柔性印刷电路板使用现有的FPCB进行倒装芯片封装的产品的结构剖视图。
图2是示出了使用本发明的FPCB进行引线键合封装的产品的结构剖视图。
图3A至图3I分别示出了制造图2中示出的柔性印刷电路板的方法的剖视图。
具体实施方式
在下文中，将参照附图来更充分地描述本发明，附图中示出了本发明的示例性实施例。如本领域技术人员将认识到的，在全都不脱离用于本发明的原理的精神或范围的情况下，可以以各种不同的方式修改描述的实施例。
要认识到，为了更好地理解和便于描述，附图中示出的组成构件的尺寸和厚度是任意给出的，本发明不受示出的尺寸和厚度的限制。
在附图中，为了清晰起见，夸大了层、区域等的厚度。在整个说明书中相同的标号表示相同的元件。应该理解，当诸如层、区域或基底的元件被称作在另一元件上时，该元件可以直接在所述另一元件上，或者也可以存在中间元件。可选择地，当元件被称作直接在另一元件上时，不存在中间元件。
下面将结合附图来描述根据本发明的柔性印刷电路板的结构。图2是示出了使用本发明的FPCB进行引线键合封装的产品的结构剖视图。
参照图2，根据本发明的柔性印刷电路板(FPCB)包括：基底101，具有形成有划痕的凹凸表面111；金属布线层103，具有预定的布线图案，并设置在基底101的与所述凹凸表面111相对的另一表面上，适用于诸如针脚式键合工艺(stitch bond process)的引线键合工艺；粘结层102，置于基底101和金属布线层103之间，以使二者粘结在一起。在根据本发明的FPCB中，基底101的凹凸表面111分为两部分，即，第一部分和第二部分，其中，在基底101的凹凸表面111的第一部分上涂敷有粘结剂106，以使将要安装在FPCB上的芯片附于基底101；基底101通过凹凸表面111的第二部分暴露于外部，因此，与根据现有技术的FPCB(如图1所示)相比，根据本发明的FPCB不需使用覆层，从而可以简化工艺和降低成本。根据本发明，粘结剂106可以由具有良好的导热性和粘接性的材料制成，例如环氧树脂、固化剂和填料等。
在根据本发明的FPCB中，图2中示出的基底101的凹凸表面111呈锯齿状，但是本发明不限于此。根据本发明的柔性印刷电路板的基底101的凹凸表面111可以呈方波状、正弦波形状等规则形状或者其它各种不规则的形状。
此外，在根据本发明的柔性印刷电路板(FPCB)中，如图2所示，在金属布线层103的一个表面上形成有焊盘109，用来实现FPCB的基底与待安装的芯片之间的电连接；在金属布线层103的与所述一个表面相对的另一表面上形成接触引脚110，用来实现FPCB与外部装置之间的电连接。通孔104形成在基底101中，并且穿透基底101和粘结层102而暴露形成在金属布线层103的一个表面上的焊盘109。
参照图2，可以在根据本发明的柔性印刷电路板上安装芯片，从而得到柔性印刷电路。具体地讲，通过键合引线108将芯片107电连接到形成在通孔104中的焊盘109，从而与位于基底101下方的金属布线层103电连接。另外，可以在键合引线108的外部设置保护层105，以保护引线108不被损坏并用来散热。
在根据现有技术的柔性印刷电路板中，基底的表面非常光滑，存在着芯片键合后芯片抗剪切强度低的问题。在根据本发明的柔性印刷电路板中，通过对基底的表面形态进行处理，使基底的一个表面形成为凹凸状，即，使得基底的表面存在着许多微划痕，从而使基底与粘结剂的接触面积明显增大。因此，柔性印刷电路板增强FPCB的基底和芯片之间的粘附性，从而可以使用引线键合的方式进行封装。
下面将结合图2和图3A至图3I来详细描述根据本发明的柔性印刷电路板的制造方法。
图3A至图3I分别示出了制造图2示出的FPCB的方法的剖视图。
首先，参照图3A，提供基底101，并在基底101的一个表面上设置粘结层102。在本发明中，可以由诸如PEN(聚萘二甲酸乙二酯)、PET(聚对苯二甲酸乙二酯)等绝缘材料制成基底101。优选地，可以采用PEN制成基底101。可以由具有良好的导热性和粘结性的材料形成粘结层102。在本发明的一个实施例中，可以由环氧树脂形成粘结层102。
接着，参照图3B，对基底101的表面进行处理，以在基底101的平滑表面上形成划痕。具体地讲，可以通过例如利用砂轮打磨、喷砂处理(使用细小的金刚石粉末高速撞击物件表面)、化学腐蚀(使用化学溶液进行物件表面的微刻蚀)对基底101的一个表面进行处理，从而在基底101的与形成有粘结层102的一个表面相对的表面上形成划痕，以得到凹凸表面111，从而可在随后进行的芯片安装工艺中有助于增强芯片和基底101之间的粘附性。在本发明的一个实施例中，为了使基底101与芯片(参见图2中示出的标号107)能够很好地粘结在一起，可以在基底101的凹凸表面111中涂敷能够填充凹凸表面的空间的粘结剂，例如，凹凸表面的凹入/凸起的高度和宽度可以与粘结剂中的填料的大小相似，使得填料可以进入基地的凹陷中，从而增加接触面积和粘合力。在凹凸表面111为锯齿形表面的情况下，锯齿形表面的深度和宽度可以在1μm～10μm的范围内。然而，本发明不限于此。因此，通过对基底的表面形态进行处理，增强了芯片和基底之间的粘附性，从而简化了FPCB的结构，并能够在装配过程中执行引线键合工艺。
然后，如图3C所示，形成穿透基底101和粘结层102的通孔104。可以使用紫外(UV)激光钻孔等形成通孔104。接着，如图3D所示，在基底101和粘结层102上层压金属层或可图案化层103′。金属层103′可以由铜箔等导电金属制成。
接下来，对金属层103′进行蚀刻，以在基底101和粘结层102上形成具有预定图案的金属布线层103。具体地讲，参照图3E，首先在金属层103′上涂覆光致抗蚀剂层112′；然后，对光致抗蚀剂层112′进行UV曝光和显影，以在金属层103′上形成具有预定图案的光致抗蚀剂图案层112，如图3F所示；接着，利用光致抗蚀剂图案层112作为掩模来蚀刻金属层103′，从而在基底101和粘结层102上形成具有预定图案的金属布线层103。
然后，去除光致抗蚀剂图案层112，从而得到层压的基底101、粘结层102和金属布线层103，如图3H所示。
接着，对金属布线层103进行电镀，以在金属布线层103的两个表面上分别设置焊盘109和接触引脚110，即，在金属布线层103的被基底101的通孔104暴露的一个表面上设置焊盘109并且在金属布线层103的与所述一个表面相对的另一表面上电镀接触引脚110，如图3I所示。
然后，在基底101的凹凸表面111的将要安装芯片的第一部分中涂敷诸如环氧树脂之类的粘结剂106，并将芯片安装在基底101上。接着，与使用现有FPCB进行倒装芯片封装的方法不同，可以采用引线键合工艺将芯片电连接到基底101的通孔104中的焊盘109，然后再进行包封，从而完成芯片的封装。
在根据本发明的制造FPCB的方法中，图3E至图3H所示的步骤可以采用现有的冲孔、层压、曝光、显示、蚀刻和去除工艺；然而，本发明不限于此。
与传统的制造FPCB的方法不同，根据本发明的柔性印刷电路板不需要图1中示出的覆层104，因此可以将FPCB的基底的一个表面暴露于外部。在根据本发明的制造FPCB的方法中，诸如环氧树脂的粘结剂能够流动到基底的划痕中，以使芯片紧密地附于FPCB。因此，通过基底的不平坦(凹凸状)表面显著增大了粘结剂与FPCB的接触面积，从而能够确保FPCB的基底与芯片的优异的粘附性，芯片具有明显提高了的抗剪切强度。与通过倒装芯片进行封装的工艺相比，根据本发明的FPCB还可以使用引线键合进行封装。FPCB的封装工艺得到扩展。
已经在此公开了示例性实施例，虽然采用了特定术语，但是仅仅是在普通和描述性的意义上，而不是出于局限的目的来使用和解释这些术语，因此，本领域普通技术人员应该理解的是，在不脱离由权利要求书所阐述的本发明的精神和范围的情况下，可以做出形式和细节方面的各种改变。

Claims (11)

1.一种制造柔性印刷电路板的方法，所述方法包括以下步骤：
提供基底；
在所述基底的第一表面上设置粘结层，并在所述基底的与所述第一表面相对的第二表面上形成划痕；
形成穿透所述基底和所述粘结层的通孔；以及
在所述粘结层上形成金属布线层，所述金属布线层的一部分表面通过所述通孔暴露，
其中，待安装的芯片能够通过涂敷在所述基底的所述第二表面的一部分上的粘结剂而附于所述基底。
2.如权利要求1所述的方法，其特征在于，通过打磨、喷砂或腐蚀对所述基底的所述第二表面进行处理来形成划痕。
3.如权利要求1所述的方法，其特征在于，在粘结层上形成金属布线层的步骤包括：
在所述粘结层上层压金属层；
在所述金属层上涂覆光致抗蚀剂层；
对所述光致抗蚀剂层进行曝光和显影，以形成光致抗蚀剂图案层；
利用所述光致抗蚀剂图案层作为蚀刻掩模蚀刻所述金属层，从而形成所述金属布线层；
去除所述光致抗蚀剂图案层。
4.如权利要求1所述的方法，其特征在于，所述方法还包括：在所述粘结层上形成金属布线层的步骤之后，通过对所述金属布线层进行电镀，以在所述金属布线层的由所述通孔暴露的表面上形成焊盘。
5.如权利要求4所述的方法，其特征在于，利用引线键合工艺使所述芯片电连接到所述金属布线层。
6.如权利要求1所述的方法，其特征在于，所述基底包含聚萘二甲酸乙二酯。
7.如权利要求1所述的方法，其特征在于，所述基底的所述第二表面具有锯齿状、方波状、正弦波形状或不规则的形状。
8.一种柔性印刷电路板，其特征在于，所述柔性印刷电路板包括：
基底，具有形成有划痕的第一表面；
金属布线层，设置在基底的与所述第一表面相对的第二表面上；和
粘结层，置于所述基底和所述金属布线层之间，
其中，通孔形成为穿透所述基底和所述粘结层，所述金属布线层的一部分表面通过所述通孔暴露，待安装的芯片能够通过涂敷在所述第一表面的一部分上的粘结剂而附于所述基底。
9.如权利要求8所述的柔性印刷电路板，其特征在于，所述柔性印刷电路板还包括：焊盘，形成在所述金属布线层的由所述通孔暴露的表面上，其中，所述芯片通过所述焊盘电连接到所述金属布线层。
10.如权利要求8所述的柔性印刷电路板，其特征在于，所述基底包含聚萘二甲酸乙二酯。
11.如权利要求8所述的柔性印刷电路板，其特征在于，所述基底的所述第一表面具有锯齿状、方波状、正弦波形状或不规则的形状。
CN201110056450.9A 2011-03-02 2011-03-02 柔性印刷电路板及其制造方法 Active CN102655715B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110056450.9A CN102655715B (zh) 2011-03-02 2011-03-02 柔性印刷电路板及其制造方法
KR1020110066446A KR101768959B1 (ko) 2011-03-02 2011-07-05 인쇄회로보드를 이용한 반도체 패키지
US13/350,203 US8766100B2 (en) 2011-03-02 2012-01-13 Printed circuit board and semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110056450.9A CN102655715B (zh) 2011-03-02 2011-03-02 柔性印刷电路板及其制造方法

Publications (2)

Publication Number Publication Date
CN102655715A true CN102655715A (zh) 2012-09-05
CN102655715B CN102655715B (zh) 2016-05-11

Family

ID=46731221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110056450.9A Active CN102655715B (zh) 2011-03-02 2011-03-02 柔性印刷电路板及其制造方法

Country Status (2)

Country Link
KR (1) KR101768959B1 (zh)
CN (1) CN102655715B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904552A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 投影用激光芯片封装结构
CN106847713A (zh) * 2016-12-29 2017-06-13 清华大学 卷对卷制作扇出型封装结构的方法和扇出型封装结构
WO2018145416A1 (zh) * 2017-02-13 2018-08-16 歌尔股份有限公司 一种发声装置中的振动系统及发声装置
CN109830467A (zh) * 2017-11-23 2019-05-31 科大国盾量子技术股份有限公司 一种应用于量子通信设备的二极管管夹及温控装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423315A (zh) * 2001-12-03 2003-06-11 夏普公司 半导体模块及其生产方法以及用于ic卡等的模块
US20090108436A1 (en) * 2007-10-31 2009-04-30 Toshio Fujii Semiconductor package
JP2009123843A (ja) * 2007-11-13 2009-06-04 Toshiba Corp フレキシブルプリント基板用ベースフィルム、フレキシブルプリント基板、フレキシブルプリント基板の製造方法及び電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5120305B2 (ja) * 2009-03-18 2013-01-16 住友ベークライト株式会社 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP5091221B2 (ja) * 2009-12-28 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423315A (zh) * 2001-12-03 2003-06-11 夏普公司 半导体模块及其生产方法以及用于ic卡等的模块
US20090108436A1 (en) * 2007-10-31 2009-04-30 Toshio Fujii Semiconductor package
JP2009123843A (ja) * 2007-11-13 2009-06-04 Toshiba Corp フレキシブルプリント基板用ベースフィルム、フレキシブルプリント基板、フレキシブルプリント基板の製造方法及び電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904552A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 投影用激光芯片封装结构
CN106847713A (zh) * 2016-12-29 2017-06-13 清华大学 卷对卷制作扇出型封装结构的方法和扇出型封装结构
CN106847713B (zh) * 2016-12-29 2019-03-01 清华大学 卷对卷制作扇出型封装结构的方法和扇出型封装结构
WO2018145416A1 (zh) * 2017-02-13 2018-08-16 歌尔股份有限公司 一种发声装置中的振动系统及发声装置
CN109830467A (zh) * 2017-11-23 2019-05-31 科大国盾量子技术股份有限公司 一种应用于量子通信设备的二极管管夹及温控装置
CN109830467B (zh) * 2017-11-23 2024-03-29 科大国盾量子技术股份有限公司 一种应用于量子通信设备的二极管管夹及温控装置

Also Published As

Publication number Publication date
KR101768959B1 (ko) 2017-08-17
CN102655715B (zh) 2016-05-11
KR20120100671A (ko) 2012-09-12

Similar Documents

Publication Publication Date Title
TWI437647B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體
US9226382B2 (en) Printed wiring board
TWI602270B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
JP4840373B2 (ja) 半導体装置およびその製造方法
TWI532142B (zh) Manufacturing method of semiconductor device
TWI485816B (zh) 具有凸塊／凸緣層支撐板、無芯增層電路及內建電子元件之三維半導體組裝板
JP2007535156A (ja) 埋込み構成要素からの熱伝導
TWI419272B (zh) 具有凸柱／基座之散熱座及訊號凸柱之半導體晶片組體
KR100723493B1 (ko) 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈
CN108076584B (zh) 柔性电路板、电路板元件及柔性电路板的制作方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP2007110010A (ja) フレキシブルプリント配線板、フレキシブルプリント回路板、およびそれらの製造方法
US9980371B2 (en) Printed wiring board
US20150319842A1 (en) Circuit board and method for manufacturing the same
JP2008109044A (ja) 配線回路基板および電子部品装置
CN110767553A (zh) 芯片封装的方法、芯片和芯片封装组件
CN107919334A (zh) 组件埋入式电路板结构及其制造方法
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
CN102655715A (zh) 柔性印刷电路板及其制造方法
JP2016048768A (ja) 配線板及び半導体装置の製造方法
KR100867954B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
CN104425431A (zh) 基板结构、封装结构及其制造方法
KR102008803B1 (ko) 칩 패키지용 기판 및 그 제조방법
US20170077065A1 (en) Semiconductor storage device and manufacturing method thereof
KR101257457B1 (ko) 집적회로 칩이 내장된 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant