KR20120100671A - 인쇄회로보드 및 이를 이용한 반도체 패키지 - Google Patents

인쇄회로보드 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR20120100671A
KR20120100671A KR1020110066446A KR20110066446A KR20120100671A KR 20120100671 A KR20120100671 A KR 20120100671A KR 1020110066446 A KR1020110066446 A KR 1020110066446A KR 20110066446 A KR20110066446 A KR 20110066446A KR 20120100671 A KR20120100671 A KR 20120100671A
Authority
KR
South Korea
Prior art keywords
base substrate
shape
semiconductor package
printed circuit
circuit board
Prior art date
Application number
KR1020110066446A
Other languages
English (en)
Other versions
KR101768959B1 (ko
Inventor
치우 유안
두 마후아
후앙 유카이
꾸 리친
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US13/350,203 priority Critical patent/US8766100B2/en
Publication of KR20120100671A publication Critical patent/KR20120100671A/ko
Application granted granted Critical
Publication of KR101768959B1 publication Critical patent/KR101768959B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명의 기술적 사상은 인쇄회로보드 및 이를 이용한 반도체 패키지를 개시한다. 본 발명의 기술적 사상에 따른 반도체 패키지는, 인쇄회로보드와 그 상에 실장된 반도체 칩을 포함한다. 인쇄회로보드는, 서로 반대로 위치하는 제1 표면과 제2 표면을 포함하고, 관통홀을 포함하고, 제1 표면은 요철 형상을 가지는 기저 기판; 기저 기판의 제2 표면 상에 위치한 접착층; 접착층에 의하여 기저 기판의 제2 표면 상에 부착되고, 관통 홀에 의하여 노출된 노출 영역을 포함하는 배선층; 기저 기판의 제1 표면 상에 위치하고 반도체 칩을 제1 표면 상에 접착하는 접착 부재; 및 배선층과 반도체 칩을 전기적으로 연결하는 전기적 연결부재;를 포함한다.

Description

인쇄회로보드 및 이를 이용한 반도체 패키지{Printed circuit board and semiconductor package using the same}
본 발명의 기술적 사상은 반도체 기술에 속하는 것으로서, 더욱 상세하게는, 본 발명의 기술적 사상은 인쇄회로보드 및 이를 이용한 반도체 패키지에 관한 것이다.
반도체 소자가 고집적됨에 따라, 반도체 소자 내에 실장된 인쇄회로보드에 대하여 더 많은 요구가 있다. 인쇄회로보드 상에 반도체 칩은 접착층의 접착에 의하여 칩이 고정되므로, 칩을 안정적으로 고정하기 위한 복잡한 구조가 요구되는 한계가 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 칩을 안정적으로 고정할 수 있는 구조를 가지는 인쇄회로보드를 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 칩을 안정적으로 고정할 수 있는 구조를 가지는 인쇄회로보드를 이용한 반도체 패키지를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 반도체 패키지는, 인쇄회로보드와 그 상에 실장된 반도체 칩을 포함하는 반도체 패키지로서, 상기 인쇄회로보드는, 서로 반대로 위치하는 제1 표면과 제2 표면을 포함하고, 관통홀을 포함하고, 상기 제1 표면은 요철 형상을 가지는 기저 기판; 상기 기저 기판의 상기 제2 표면 상에 위치한 접착층; 상기 접착층에 의하여 상기 기저 기판의 상기 제2 표면 상에 부착되고, 상기 관통 홀에 의하여 노출된 노출 영역을 포함하는 배선층; 상기 기저 기판의 상기 제1 표면 상에 위치하고 상기 반도체 칩을 상기 제1 표면 상에 접착하는 접착 부재; 및 상기 배선층과 상기 반도체 칩을 전기적으로 연결하는 전기적 연결부재;를 포함한다.
본 발명의 일 실시예에 있어서, 상기 배선층의 상기 노출 영역 상에 위치하고 상기 전기적 연결부재와 전기적으로 연결된 패드를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 전기적 연결부재는 상기 반도체 칩과 상기 패드를 전기적으로 연결하는 본딩 와이어일 수 있다. 상기 전기적 연결부재는 상기 패드 상에 위치하고 상기 관통홀을 충전하는 플러그일 수 있다. 상기 패드는 상기 관통홀을 충전하는 플러그일 수 있다. 상기 전기적 연결부재는 상기 패드와 상기 반도체 칩을 전기적으로 연결하는 솔더볼일 수 있다.
본 발명의 일 실시예에 있어서, 상기 요철 형상은 규칙적인 형상 또는 불규칙적인 형상을 가질 수 있다. 상기 요철 형상은 삼각형 형상, 사각형 형상, 반원형 형상 지그재그(zigzag) 형상, 정사각형 파동(square wave) 형상, 및 사인 파동(sine wave) 형상 중 적어도 어느 하나일 수 있다. 상기 요철 형상은 일 방향으로 연장된 선형 형상을 가질 수 있다. 상기 요철 형상은 그물 형상을 가질 수 있다. 상기 요철 형상은 분리된 아일랜드 형상을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 접착층은 상기 반도체 칩의 하측 및 측면의 적어도 일부를 덮을 수 있다.
본 발명의 일 실시예에 있어서, 상기 반도체 패키지는 상기 반도체 칩, 상기 전기적 연결부재를 덮는 보호층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 인쇄회로보드는 가요성 인쇄회로보드일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 인쇄회로보드는, 서로 반대로 위치하는 제1 표면과 제2 표면을 포함하고, 관통홀을 포함하고, 상기 제1 표면은 요철 형상을 가지는 기저 기판; 상기 기저 기판의 상기 제2 표면 상에 위치한 접착층; 상기 접착층에 의하여 상기 기저 기판의 상기 제2 표면 상에 부착되고, 상기 관통 홀에 의하여 노출된 노출 영역을 포함하는 배선층; 및 상기 배선층의 상기 노출 영역 상에 위치한 패드;를 포함한다.
본 발명의 기술적 사상에 따른 반도체 패키지는 표면에 요철 형상이 형성된 기저 기판을 가지는 인쇄회로보드를 포함하고, 상기 요철 형상 위에 위치한 접착 부재에 의하여 반도체 칩이 기저 기판에 부착되므로, 반도체 칩이 인쇄회로보드(100) 상에 안정적으로 부착될 수 있다.
이러한 안정성은, 가요성 인쇄회로보드와 같이 얇은 인쇄회로보드 상에 실장된 반도체 칩의 전기적 연결을 위하여 와이어 본딩 공정을 적용하는 것을 가능하게 한다. 또한, 종래의 반도체 패키지에서 사용되는 오버코트층을 요구하지 않는다. 결과적으로, 본 발명의 기술적 사상에 따르면, 인쇄회로보드 및 반도체 패키지의 구조가 단순화될 수 있고, 패키지 공정을 위한 기술 적용이 확대될 수 있다.
도 1은 본 발명의 기술적 사상에 따른 반도체 패키지를 도시하는 단면도이다.
도 2 내지 도 10은 본 발명의 기술적 사상에 따른 도 1의 반도체 패키지의 제조 방법을 도시하는 단면도들이다.
도 11 내지 도 13은 본 발명의 기술적 사상에 따른 도 1의 기저 기판의 제1 표면을 도시하는 평면도들이다.
도 14 내지 도 16은 본 발명의 기술적 사상에 따른 반도체 패키지들을 도시하는 단면도들이다.
도 17 및 도 18은 본 발명의 기술적 사상에 따른 반도체 패키지들을 도시하는 단면도들이다.
도 19은 본 발명의 일부 실시예들에 따른 반도체 소자를 포함하는 메모리 모듈의 평면도이다.
도 20은 본 발명의 일 실시예에 따른 카드를 보여주는 개략도이다.
도 21은 본 발명의 일 실시예에 따른 시스템을 보여주는 개략도이다.
도 22는 본 발명의 실시예들에 따라 제조된 반도체 소자가 응용될 수 있는 전자 장치를 보여주는 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다.
도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
도 1은 본 발명의 기술적 사상에 따른 반도체 패키지(10)를 도시하는 단면도이다.
도 1을 참조하면, 반도체 패키지(10)는 인쇄회로보드(100)와 그 상에 실장된 반도체 칩(107)을 포함한다.
인쇄회로보드(100)는 유리(glass), 세라믹(ceramic), 또는 플라스틱(plastic)을 포함할 수 있다. 인쇄회로보드(100)는 반도체 패키지용 기판일 수 있고, 테이프 배선 기판과 같은 가요성 인쇄회로기판(Flexible printed circuit board, FPCB)일 수 있다.
인쇄회로보드(100)는 기저 기판(101), 접착층(102), 배선층(103), 패드(109), 및 콘택 핀(110)을 포함할 수 있다.
기저 기판(101)은 서로 반대로 위치하는 제1 표면(111)과 제2 표면(112)을 가질 수 있다. 기저 기판(101)의 제1 표면(111)에는 반도체 칩(107)이 실장될 수 있고, 기저 기판(101)의 제2 표면(112)은 외부와 전기적 연결을 제공하는 부재가 위치할 수 있다.
기저 기판(101)은 절연성 물질을 포함할 수 있고, 예를 들어 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리이미드(polyimide) 등을 포함할 수 있다.
기저 기판(101)의 제1 표면(111)은 스크래치(scratch)와 같은 요철 형상을 가지도록 형성될 수 있다. 기저 기판(101)의 제2 표면(112)은 매끄러운 형상을 가지거나, 상기 요철 형상을 가질 수 있다. 상기 요철 형상은 지그재그 형상을 가질 수 있으며, 그러나 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 예를 들어, 상기 요철 형상은 규칙적인 형상을 가지거나 불규칙적인 형상을 가질 수 있다. 또한, 상기 요철 형상은 삼각형 형상, 사각형 형상, 반원형 형상을 가질 수 있다. 또한, 상기 요철 형상은 정사각형 파동(square wave) 및/또는 사인 파동(sine wave) 형상을 가질 수 있다. 상기 요철의 형상에 대하여는 하기에 도 11 내지 도 16을 참조하여 상세하게 설명하기로 한다.
기저 기판(101)의 제2 표면(112) 상에는 접착층(102) 및 배선층(103)이 위치할 수 있다. 접착층(102)은 기저 기판(101)과 배선층(103) 사이에 개재되어 이들을 서로 부착시킬 수 있다.
접착층(102)은 우수한 열전도성과 접착력을 가지는 물질을 포함할 수 있고, 예를 들어 에폭시 레진, 큐어링 물질, 필러 물질을 포함할 수 있다.
배선층(103)은 도전성 물질을 포함할 수 있고, 예를 들어 금속을 포함할 수 있다. 배선층(103)은 예를 들어 알루미늄(Al), 구리(Cu), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 지르코늄(Zr) 중의 하나 또는 그 이상을 포함할 수 있다. 예를 들어, 배선층(103)은 복수의 층으로 구성될 수 있고, 예를 들어 금속/레진/금속의 구조로 이루어질 수 있고, 예를 들어 동박적층판(copper clad laminate, CCL)일 수 있다. 또는, 배선층(103)은 금속 배선이 형성된 탭 테이프(tape automated bonding tape, TAB tape)일 수 있다. 배선층(103)은 스티치 본딩과 같은 와이어 본딩 공정에 적합한 물질을 이용할 수 있다.
배선층(103)는 관통홀(104)에 의하여 노출된 노출 영역(130)을 가질 수 있다. 즉, 관통홀(104)은 기저 기판(101)과 접착층(102)을 관통하도록 위치할 수 있다. 패드(109)는 노출 영역(130) 상에 위치할 수 있고, 관통홀(104)에 의하여 노출될 수 있다. 기저 기판(101)에 가까이 위치하는 배선층(103)의 표면 상에 패드(109)가 위치할 수 있다. 패드(109)는 반도체 칩(107)과의 전기적 연결을 제공할 수 있다. 패드(109)는 도전성 물질을 포함할 수 있고, 예를 들어 금속을 포함할 수 있고, 배선층(103)을 구성하는 물질을 포함할 수 있다.
또한, 배선층(103)의 다른 표면 상에는 콘택 핀(110)이 위치할 수 있다. 즉, 기저 기판(101)으로부터 멀리 위치하는 배선층(103)의 표면 상에 콘택 핀(110)이 위치할 수 있다. 콘택 핀(110)은 외부와의 전기적 연결을 제공할 수 있다. 콘택 핀(110)은 적절한 패턴 형상을 가질 수 있다.
인쇄회로보드(100) 상에 반도체 칩(107)이 위치할 수 있다. 구체적으로, 요철 형상을 가지는 기저 기판(101)의 제1 표면(111) 상에 반도체 칩(107)이 접착 부재(106)에 의하여 부착될 수 있다. 상술한 바와 같이, 제1 표면(111)은 요철 형상을 가지므로, 매끄러운 표면에 비하여 기저 기판(101)과 접착 부재(106) 사이에 더 넓은 접촉 면적을 제공할 수 있다. 이러한 더 넓은 접촉 면적은 기저 기판(101)과 반도체 칩(107)의 접착 강도를 증가시킬 수 있고, 특히 와이어 본딩 공정에서 발생할 수 있는 전단 응력에 대하여 반도체 칩(107)이 더 강한 대항력을 가지고 기저 기판(101)에 부착될 수 있다.
접착 부재(106)는 우수한 열전도성과 접착력을 가지는 물질을 포함할 수 있고, 예를 들어 에폭시 레진, 큐어링 물질을 포함할 수 있다. 접착 부재(106)는 반도체 칩(107)의 하측에 위치할 수 있고, 이를 위하여 유동성 및/또는 경화성이 요구될 수 있다. 또한, 접착 부재(106)는 반도체 칩(107)의 측면의 적어도 일부를 덮을 수 있다. 접착 부재(106)는 기저 기판(101)의 제1 표면(111)의 적어도 일부를 덮을 수 있다.
접착 부재(106)는 필러 물질을 포함할 수 있고, 상기 필러 물질은 제1 표면(111)의 상기 요철 형상을 충전할 수 있다. 예를 들어, 상기 요철 형상의 높이 및/또는 폭은 상기 필러 물질의 높이 및/또는 폭과 동일하거나 유사할 수 있다. 이러한 경우에는 상기 필러들은 상기 요철의 리세스 영역 내로 인입될 수 있고, 이에 따라 접촉 면적 및 접착력을 증가시킬 수 있다.
반도체 칩(107)은 로직 반도체 칩, 또는 메모리 반도체 칩일 수 있다. 상기 로직 반도체 칩은 마이크로 프로세서(micro-processor)일 수 있고, 예를 들어 중앙처리장치(central processing unit, CPU), 컨트롤러(controller), 또는 주문형 반도체(application specific integrated circuit, ASIC) 등일 수 있다. 또한, 상기 메모리 반도체 칩은 DRAM, SRAM 등과 같은 휘발성 메모리, 또는 플래시 메모리 등과 같은 비휘발성 메모리일 수 있다. 또한, 반도체 칩(107)은 복수일 수 있고, 적층형일 수 있다.
반도체 칩(107)은 배선층(103)과 전기적 연결부재(108)를 통하여 전기적으로 연결될 수 있다. 본 실시예에서, 전기적 연결부재(108)는 인쇄회로보드(100)의 패드(109)와 반도체 칩(107)의 상측에 위치한 칩 패드(113)를 전기적으로 연결될 수 있다. 전기적 연결부재(108)는 본딩 와이어일 수 있고, 그러나 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
반도체 칩(107) 및/또는 전기적 연결부재(108)을 손상으로부터 방지하고, 열을 분산하기 위하여, 반도체 칩(107) 및/또는 전기적 연결부재(108)를 덮는 보호층(105)이 위치할 수 있다. 보호층(105)은 기저 기판(101)의 제1 표면(111)을 또한 덮을 수 있다.
본 발명의 기술적 사상에 따른 반도체 패키지(10)는 표면에 요철 형상이 형성된 기저 기판(101)을 가지는 인쇄회로보드(100)를 포함하고, 상기 요철 형상 위에 위치한 접착 부재(106)에 의하여 반도체 칩(107)이 기저 기판(101)에 부착되므로, 반도체 칩(107)이 인쇄회로보드(100) 상에 안정적으로 부착될 수 있다. 이러한 안정성은, 가요성 인쇄회로보드와 같이 얇은 인쇄회로보드 상에 실장된 반도체 칩의 전기적 연결을 위하여 와이어 본딩 공정을 적용하는 것을 가능하게 한다. 또한, 종래의 반도체 패키지에서 사용되는 오버코트층을 요구하지 않는다. 결과적으로, 본 발명의 기술적 사상에 따르면, 인쇄회로보드(100) 및 반도체 패키지(10)의 구조가 단순화될 수 있고, 패키지 공정을 위한 기술 적용이 확대될 수 있다.
도 2 내지 도 10은 본 발명의 기술적 사상에 따른 도 1의 반도체 패키지의 제조 방법을 도시하는 단면도들이다.
도 2를 참조하면, 서로 반대로 위치하는 제1 표면(111)과 제2 표면(112)을 가지는 기저 기판(101)이 제공된다. 기저 기판(101)의 제2 표면(112) 상에 접착층(102)을 형성한다.
도 3을 참조하면, 기저 기판(101)의 제1 표면(111)에 요철 형상을 형성한다. 상기 요철 형상은 대상물의 표면을 높은 경도의 물질로 연마하는 모래 연마(sand grinding), 미세한 다이아몬드 분말을 대상물의 표면에 고속으로 분사하는 모래 블라스팅(sand blasting), 표면을 부식하는 화학 용액을 사용하는 화학적 식각, 플라즈마를 이용하는 건식 식각, 펀칭, 스탭핑, 레이저 가공 등에 의하여 수행될 수 있다. 요철 형상의 깊이, 폭, 및/또는 피치는 각각 1 ㎛ 내지 10 ㎛ 범위일 수 있고, 그러나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 이러한 요철 형상은 후속의 공정에서 반도체 칩(107)과 기저 기판(101) 사이의 접착력을 향상시킬 수 있다.도 4를 참조하면, 기저 기판(101)과 접착층(102)을 관통하는 관통홀(104)을 형성한다. 관통홀(104)은, 예를 들어 식각 공정을 이용하거나 자외선(UV) 레이저 드릴링 등을 이용하여 형성할 수 있다. 관통홀(104)은 원형이거나 다각형의 형상을 가질 수 있다.
도 5를 참조하면, 기저 기판(101)의 제2 표면(112) 상에 도전층(103')을 형성한다. 도전층(103')은 관통홀(104)에 의하여 노출된 노출 영역(130)을 가질 수 있다. 도전층(103')은 도전성 물질을 포함할 수 있고, 예를 들어 금속을 포함할 수 있다. 도전층(103')은 패턴 가능한 층일 수 있다. 또는, 도전층(103')은 호일과 같이 얇은 두께를 가지는 층을 기저 기판(101)의 제2 표면(112)에 부착하여 형성할 수 있다. 도전층(103')은, 예를 들어 구리 호일로 구성될 수 있다.
도 6을 참조하면, 도전층(103') 상에 마스크층(120')을 형성한다. 마스크층(120')은 포토레지스트 층 또는 하드마스크층일 수 있다.
도 7을 참조하면, 마스크층(120')을 패터닝하여 마스크 패턴(120)을 형성한다. 마스크층(120')이 포토레지스트층인 경우에는, 마스크층(120')을 자외선에 노광하고, 현상하여 소정의 패턴을 가지는 마스크 패턴(120)을 형성한다.
도 8을 참조하면, 마스크 패턴(120)을 식각 마스크로 이용하여 도전층(103')을 식각하고, 이에 따라, 접착층(102) 상에 소정의 패턴을 가지는 배선층(103)을 형성한다. 배선층(103)은 관통홀(104)에 노출된 노출 영역(130)을 가질 수 있다.
도 9를 참조하면, 마스크 패턴(120)을 제거한다. 따라서, 함께 라미네이트된 기저 기판(101), 접착층(102), 및 배선층(103)을 형성한다.
도 10을 참조하면, 배선층(103) 상에 패드(109) 및 콘택 핀(110)을 형성한다. 기저 기판(101)에 가까이 위치하는 배선층(103)의 표면 상에 패드(109)를 형성한다. 즉, 관통홀(104)에 의하여 노출된 배선층(103)의 노출 영역(130) 상에 패드(109)를 형성한다. 또한, 기저 기판(101)으로부터 멀리 위치하는 배선층(103)의 표면 상에 콘택 핀(110)을 형성한다. 콘택 핀(110)은 배선층(103)의 일부 표면에 형성될 수 있다. 패드(109) 및 콘택 핀(110)은 증착, 전해 도금, 또는 비전해 도금에 의하여 형성될 수 있다. 패드(109) 및 콘택 핀(110)은 동일한 공정에서 형성되거나 또는 별도의 공정에서 형성될 수 있다. 이에 따라. 인쇄회로보드(100)를 완성한다.
이어서, 기저 기판(101)의 제1 표면(111) 상에 접착 부재(106)를 이용하여 반도체 칩(107)을 부착한다. 상술한 바와 같이, 제1 표면(111)이 상기 요철 형상을 가지므로, 접착 부재(106)는 더 넓은 면적에서 제1 표면(111)과 접촉할 수 있고, 이에 따라 기저 기판(101)과 반도체 칩(107) 사이에 더 강한 접착력을 제공할 수 있다. 접착 부재(106)는 유동성을 가질 수 있고, 제1 표면(111)에 형성된 상기 요철을 따라서 유동하여 상기 요철을 충전할 수 있다.
이어서, 반도체 칩(107)의 칩 패드(113)와 배선층(103)을 전기적으로 연결하는 전기적 연결부재(108)를 형성한다. 전기적 연결부재(108)는 예를 들어 본딩 와이어일 수 있다. 이어서, 선택적으로 반도체 칩(107) 및/또는 전기적 연결부재(108)를 덮는 보호층(105)을 형성하여 도 1의 반도체 패키지(10)를 완성한다.
도 11 내지 도 13은 본 발명의 기술적 사상에 따른 도 1의 기저 기판(101)의 제1 표면(111)을 도시하는 평면도들이다.
도 11을 참조하면, 제1 표면(111a)은 일 방향으로 연장된 선형 형상을 가지는 돌출 부분(131a)와 함몰 부분(133a)을 포함한다. 접착 부재(106, 도 1 참조)는 함몰 부분(133a)을 따라서 유동할 수 있고, 이에 따라 제1 표면(111a)에 균일하게 도포될 수 있다.
도 12를 참조하면, 제1 표면(111b)은 그물 형상을 나타내는 돌출 부분(131b)와 함몰 부분(133b)을 포함한다. 함몰 부분(133b)은 돌출 부분(131b)을 둘러싸도록 연장될 수 있고, 돌출 부분(131b)은 함몰 부분(133b)에 의하여 분리된 아일랜드 형상을 가질 수 있다. 접착 부재(106, 도 1 참조)는 함몰 부분(133b)을 따라서 유동할 수 있고, 이에 따라 제1 표면(111b)에 균일하게 도포될 수 있다. 돌출 부분(131b)은 사각형의 형상을 가지도록 도시되어 있으나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
도 13을 참조하면, 제1 표면(111c)은 그물 형상을 나타내는 돌출 부분(131c)와 함몰 부분(133c)을 포함한다. 도 13의 제1 표면(111c)은 도 12의 제1 표면(111b)에서 반전된 형상을 가질 수 있다. 돌출 부분(131c)은 함몰 부분(133c)을 둘러싸도록 연장될 수 있고, 함몰 부분(133c)은 돌출 부분(131c)에 의하여 분리된 아일랜드 형상을 가질 수 있다. 함몰 부분(133c)은 사각형의 형상을 가지도록 도시되어 있으나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
도 14 내지 도 16은 본 발명의 기술적 사상에 따른 반도체 패키지들(10a, 10b, 10c)을 도시하는 단면도들이다. 도 14 내지 도 16는 도 1에 도시된 기저 기판(101)의 제1 표면(111)의 다른 실시예를 도시한다. 상술한 실시예들과 중복되는 설명은 생략하기로 한다.
도 14를 참조하면, 반도체 패키지(10a)는 인쇄회로보드(100a) 및 그 상에 실장된 반도체 칩(107)을 포함한다. 인쇄회로보드(100a)는 사각형 형상의 요철 형상을 가지는 기저 기판(101a)의 제1 표면(111a)을 포함한다. 상기 사각형 형상은 직사각형 또는 정사각형일 수 있다.
도 15를 참조하면, 반도체 패키지(10b)는 인쇄회로보드(100b) 및 그 상에 실장된 반도체 칩(107)을 포함한다. 인쇄회로보드(100b)는 반원형 형상의 요철 형상을 가지는 기저 기판(101)의 제1 표면(111b)을 포함한다.
도 16을 참조하면, 반도체 패키지(10c)는 인쇄회로보드(100c) 및 그 상에 실장된 반도체 칩(107)을 포함한다. 인쇄회로보드(100c)는 불규칙한 형상의 요철 형상을 가지는 기저 기판(101)의 제1 표면(111c)을 포함한다.
도 11 내지 도 13에 도시된 실시예들과 도 14 내지 도 16에 도시된 실시예들을 조합한 경우들도 본 발명의 기술적 사상에 포함된다.
도 17 및 도 18은 본 발명의 기술적 사상에 따른 반도체 패키지들(20, 30)을 도시하는 단면도들이다. 도 17 및 도 18은 도 1에 도시된 전기적 연결부재(108)가 다른 실시예를 도시한다. 상술한 실시예들과 중복되는 설명은 생략하기로 한다.
도 17을 참조하면, 반도체 패키지(20)는 인쇄회로보드(200)와 그 상에 실장된 반도체 칩(207)을 포함한다. 인쇄회로보드(200)는 기저 기판(201), 접착층(102), 배선층(103), 및 콘택 핀(110)을 포함할 수 있다. 기저 기판(201)은 상술한 바와 같은 요철 형상을 가지는 제1 표면(111)을 포함할 수 있다. 기저 기판(201)은 반도체 칩(207)이 실장되는 영역의 직접적으로 하측에 관통홀(204)을 가질 수 있다. 패드(209)는 배선층(103) 상에 및 관통홀(204) 내에 위치할 수 있다. 따라서, 패드(209)는 반도체 칩(207)의 직접적으로 하측에 위치할 수 있다. 반도체 칩(207)은 하측에 칩 패드(213)를 포함할 수 있다. 인쇄회로보드(200)와 반도체 칩(207)은 전기적 연결부재(208)를 통하여 전기적으로 연결될 수 있다. 즉, 인쇄회로보드(200)의 패드(209)와 반도체 칩(207)의 칩 패드(213)는 전기적 연결부재(208)를 통하여 전기적으로 연결될 수 있다. 전기적 연결부재(208)는 기저 기판(201) 내에 패드(209) 상에 위치할 수 있다. 전기적 연결부재(208)는 기저 기판(201)의 관통홀(204)을 충전하는 플러그일 수 있다. 또한, 패드(209)와 전기적 연결부재(208)는 일체형으로 형성될 수 있다.
도 18을 참조하면, 반도체 패키지(30)는 인쇄회로보드(300)와 그 상에 실장된 반도체 칩(307)을 포함한다. 인쇄회로보드(300)는 기저 기판(301), 접착층(102), 배선층(103), 및 콘택 핀(110)을 포함할 수 있다. 기저 기판(301)은 상술한 바와 같은 요철 형상을 가지는 제1 표면(111)을 포함할 수 있다. 기저 기판(301)은 반도체 칩(307)이 실장되는 영역의 직접적으로 하측에 관통홀(304)을 가질 수 있다. 패드(309)는 배선층(103) 상에 및 관통홀(304) 내에 위치할 수 있다. 따라서, 패드(309)는 반도체 칩(307)의 직접적으로 하측에 위치할 수 있다. 또한, 패드(309)는 기저 기판(301)의 관통홀(304)을 충전하는 플러그일 수 있다. 반도체 칩(307)은 하측에 칩 패드(313)를 포함할 수 있다. 인쇄회로보드(300)와 반도체 칩(307)은 솔더볼과 같은 전기적 연결부재(308)를 통하여 전기적으로 연결될 수 있다. 즉, 인쇄회로보드(300)의 패드(309)와 반도체 칩(307)의 칩 패드(313)는 전기적 연결부재(308)를 통하여 전기적으로 연결될 수 있다. 전기적 연결부재(308)는 패드(309) 상에 위치할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 인쇄회로보드의 제조 방법은, 기저 기판을 제공하는 단계; 상기 기저 기판의 제1 표면 상에 요철 형상을 형성하는 단계; 상기 제1 표면에 대하여 반대인 상기 기저 기판의 제2 표면 상에 접착층을 형성하는 단계; 상기 기저 기판 및 상기 접착층을 관통하는 관통홀을 형성하는 단계; 및 상기 접착층 상에 상기 관통홀들에 의하여 자신의 일부가 노출되는 배선층을 형성하는 단계;를 포함한다. 상기 기저 기판의 상기 제1 표면의 일부 상에 형성된 접착 부재를 통하여 실장되는 반도체 칩이 상기 기저 기판에 부착된다.
본 발명의 일 실시예에 있어서, 상기 요철 형상은 모래 연마(sand grinding), 모래 블라스팅(sand blasting) 또는 부식을 통하여 상기 기판의 상기 제1 표면을 처리하는 단계에 의하여 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 접착층 상에 상기 배선층을 형성하는 단계는, 상기 접착층 상에 도전층을 형성하는 단계; 상기 도전층 상에 마스크층을 형성하는 단계; 마스크 패턴을 형성하도록, 상기 마스크층을 노광하고 현상하는 단계; 상기 배선층을 형성하도록, 식각 마스크로서 상기 마스크 패턴을 이용하여 상기 도전층을 식각하는 단계; 및 상기 마스크 패턴을 제거하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 인쇄회로보드의 제조방법은, 상기 접착층 상에 상기 도전층을 형성하는 단계를 수행한 후에, 상기 관통홀들에 의하여 노출된 상기 배선층의 노출 영역 상에 패드를 형성하도록, 상기 도전층을 전기 도금하는 단계;를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 와이어 본딩 공정은 상기 반도체 칩을 상기 배선층에 전기적으로 연결하기 위하여 사용될 수 있다.
본 발명의 일 실시예에 있어서, 상기 기저 기판은 폴리에틸렌 나프탈레이트를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 기저 기판의 상기 제1 표면은 지그재그(zigzag) 형상, 정사각형 파동(square wave) 형상, 사인 파동(sine wave) 형상 또는 불규칙한 형상을 가질 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 인쇄회로보드는, 요철 형상이 상측에 형성된 제1 표면을 가지는 기저 기판; 상기 제1 표면에 반대인 상기 기저 기판의 제2 표면 상에 위치하는 배선층; 및 상기 기저 기판 및 상기 배선층 사이에 개재된 접착층;을 포함하고, 상기 기저 기판과 상기 접착층을 관통하도록 관통홀들이 형성되고, 상기 배선층의 일부는 상기 관통홀들에 의하여 노출되고,상기 기저 기판의 상기 제1 표면의 부분 상에 형성된 접착 부재 통하여 실장되는 칩이 상기 기저 기판에 부착된다.
본 발명의 일 실시예에 있어서, 상기 인쇄회로보드는, 상기 관통홀들에 의하여 노출된 상기 배선층의 노출 영역 상에 형성된 패드들을 더 포함할 수 있고, 상기 반도체 칩은 상기 패드들을 통하여 상기 배선층에 전기적으로 연결된다.
본 발명의 일 실시예에 있어서, 상기 기저 기판은 폴리에틸렌 나프탈레이트을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 기저 기판의 상기 제1 표면은 지그재그(zigzag) 형상, 정사각형 파동(square wave) 형상, 사인 파동(sine wave) 형상 또는 불규칙한 형상을 가질 수 있다.
도 19은 본 발명의 일부 실시예들에 따른 반도체 소자를 포함하는 메모리 모듈(4000)의 평면도이다.
도 19을 참조하면, 메모리 모듈(4000)은 인쇄회로 기판(4100) 및 복수의 반도체 패키지(4200)를 포함한다. 인쇄회로 기판(4100)은 본 발명의 기술적 사상에 의한 실시예들에 따른 인쇄회로보드일 수 있다. 복수의 반도체 패키지(4200)는 본 발명의 기술적 사상에 의한 반도체 패키지를 포함할 수 있다. 메모리 모듈(4000)은 인쇄회로 기판의 한쪽 면에만 복수의 반도체 패키지(4200)를 탑재한 SIMM(single in-lined memory module), 또는 복수의 반도체 패키지(4200)가 양면에 배열된 DIMM(dual in-lined memory module)일 수 있다. 또한, 본 발명의 기술적 사상에 따른 메모리 모듈(4000)은 외부로부터의 신호들을 복수의 반도체 패키지(4200)에 각각 제공하는 AMB(advanced memory buffer)를 갖는 FBDIMM(fully buffered DIMM)일 수 있다. 또한, 본 발명의 기술적 사상에 따른 메모리 모듈(4000)은 테이프 패키지일 수 있다.
도 20은 본 발명의 일 실시예에 따른 카드(5000)를 보여주는 개략도이다.
도 20을 참조하면, 제어기(5100)와 메모리(5200)는 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들어, 제어기(5100)에서 명령을 내리면, 메모리(5200)는 데이터를 전송할 수 있다. 제어기(5100) 및/또는 메모리(5200)는 본 발명의 실시예들 중 어느 하나에 따른 반도체 패키지를 포함할 수 있다. 메모리(5200)은 메모리 어레이(미도시) 또는 메모리 어레이 뱅크(미도시)를 포함할 수 있다. 이러한 카드(5000)는 다양한 종류의 카드, 예를 들어 메모리 스틱 카드(memory stick card), 스마트 미디어 카드(smart media card; SM), 씨큐어 디지털 카드(secure digital; SD), 미니 씨큐어 디지털 카드(mini secure digital card; mini SD), 또는 멀티 미디어 카드(multi media card; MMC)와 같은 메모리 장치에 이용될 수 있다.
도 21은 본 발명의 일 실시예에 따른 시스템(6000)을 보여주는 개략도이다.
도 21을 참조하면, 시스템(6000)은 제어기(6100), 입/출력 장치(6200), 메모리(6300) 및 인터페이스(6400)을 포함할 수 있다. 시스템(6000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 상기 모바일 시스템은 PDA, 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player) 또는 메모리 카드(memory card)일 수 있다. 제어기(6100)는 프로그램을 실행하고, 시스템(6000)을 제어하는 역할을 할 수 있다. 제어기(6100)는, 예를 들어 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로콘트롤러(microcontroller) 또는 이와 유사한 장치일 수 있다. 입/출력 장치(6200)는 시스템(6000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(6000)은 입/출력 장치(6200)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(6200)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다. 메모리(6300)는 제어기(6100)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 제어기(6100)에서 처리된 데이터를 저장할 수 있다. 제어기(6100) 및 메모리(6300)는 본 발명의 실시예들 중 어느 하나에 따른 반도체 패키지를 포함할 수 있다. 인터페이스(6400)는 상기 시스템(6000)과 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(6100), 입/출력 장치(6200), 메모리(6300) 및 인터페이스(6400)는 버스(6500)를 통하여 서로 통신할 수 있다. 예를 들어, 이러한 시스템(6000)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 고상 디스크(solid state disk; SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.
도 22는 본 발명의 실시예들에 따라 제조된 반도체 소자가 응용될 수 있는 전자 장치(7000)를 보여주는 사시도이다.
도 22를 참조하면, 전자 시스템(도 21의 6000)이 모바일 폰(7000)에 적용되는 예를 도시한다. 그밖에, 전자 시스템(도 21의 6000)은 휴대용 노트북, MP3 플레이어, 네비게이션(Navigation), 고상 디스크(Solid state disk; SSD), 자동차 또는 가전제품(Household appliances)에 적용될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
10, 10a, 10b, 10c, 20, 30: 반도체 패키지,
100, 100a, 100b, 100c, 200, 300: 인쇄회로보드
101: 기저 기판, 102: 접착층, 103: 배선층, 104: 관통홀, 105: 보호층,
106: 접착 부재, 107: 반도체 칩, 108, 208, 308: 전기적 연결부재,
109, 209, 309: 패드, 110: 콘택 핀, 111: 제1 표면, 112: 제2 표면
113: 칩 패드, 120: 마스크 패턴

Claims (10)

  1. 인쇄회로보드와 그 상에 실장된 반도체 칩을 포함하는 반도체 패키지로서, 상기 인쇄회로보드는,
    서로 반대로 위치하는 제1 표면과 제2 표면을 포함하고, 관통홀을 포함하고, 상기 제1 표면은 요철 형상을 가지는 기저 기판;
    상기 기저 기판의 상기 제2 표면 상에 위치한 접착층;
    상기 접착층에 의하여 상기 기저 기판의 상기 제2 표면 상에 부착되고, 상기 관통 홀에 의하여 노출된 노출 영역을 포함하는 배선층;
    상기 기저 기판의 상기 제1 표면 상에 위치하고 상기 반도체 칩을 상기 제1 표면 상에 접착하는 접착 부재; 및
    상기 배선층과 상기 반도체 칩을 전기적으로 연결하는 전기적 연결부재;
    를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 배선층의 상기 노출 영역 상에 위치하고 상기 전기적 연결부재와 전기적으로 연결된 패드를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서, 상기 전기적 연결부재는 상기 반도체 칩과 상기 패드를 전기적으로 연결하는 본딩 와이어 또는 솔더볼인 것을 특징으로 하는 반도체 패키지.
  4. 제 2 항에 있어서, 상기 전기적 연결부재는 상기 패드 상에 위치하고 상기 관통홀을 충전하는 플러그인 것을 특징으로 하는 반도체 패키지.
  5. 제 2 항에 있어서, 상기 패드는 상기 관통홀을 충전하는 플러그인 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서, 상기 요철 형상은 삼각형 형상, 사각형 형상, 반원형 형상 지그재그(zigzag) 형상, 정사각형 파동(square wave) 형상, 및 사인 파동(sine wave) 형상 중 적어도 어느 하나를 가지는 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서, 상기 요철 형상은 일 방향으로 연장된 선형 형상을 가지는 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서, 상기 요철 형상은 그물 형상을 가지는 것을 특징으로 하는 반도체 패키지.
  9. 제 1 항에 있어서, 상기 요철 형상은 분리된 아일랜드 형상을 가지는 것을 특징으로 하는 반도체 패키지.
  10. 서로 반대로 위치하는 제1 표면과 제2 표면을 포함하고, 관통홀을 포함하고, 상기 제1 표면은 요철 형상을 가지는 기저 기판;
    상기 기저 기판의 상기 제2 표면 상에 위치한 접착층;
    상기 접착층에 의하여 상기 기저 기판의 상기 제2 표면 상에 부착되고, 상기 관통 홀에 의하여 노출된 노출 영역을 포함하는 배선층; 및
    상기 배선층의 상기 노출 영역 상에 위치한 패드;
    를 포함하는 인쇄회로보드.
KR1020110066446A 2011-03-02 2011-07-05 인쇄회로보드를 이용한 반도체 패키지 KR101768959B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/350,203 US8766100B2 (en) 2011-03-02 2012-01-13 Printed circuit board and semiconductor package using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110056450.9A CN102655715B (zh) 2011-03-02 2011-03-02 柔性印刷电路板及其制造方法
CN201110056450.9 2011-03-02

Publications (2)

Publication Number Publication Date
KR20120100671A true KR20120100671A (ko) 2012-09-12
KR101768959B1 KR101768959B1 (ko) 2017-08-17

Family

ID=46731221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110066446A KR101768959B1 (ko) 2011-03-02 2011-07-05 인쇄회로보드를 이용한 반도체 패키지

Country Status (2)

Country Link
KR (1) KR101768959B1 (ko)
CN (1) CN102655715B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904552A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 投影用激光芯片封装结构
CN106847713B (zh) * 2016-12-29 2019-03-01 清华大学 卷对卷制作扇出型封装结构的方法和扇出型封装结构
CN206640776U (zh) * 2017-02-13 2017-11-14 歌尔股份有限公司 一种发声装置中的振动系统及发声装置
CN109830467B (zh) * 2017-11-23 2024-03-29 科大国盾量子技术股份有限公司 一种应用于量子通信设备的二极管管夹及温控装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907461B2 (ja) * 2001-12-03 2007-04-18 シャープ株式会社 半導体モジュールの製造方法
US20090108436A1 (en) * 2007-10-31 2009-04-30 Toshio Fujii Semiconductor package
JP2009123843A (ja) * 2007-11-13 2009-06-04 Toshiba Corp フレキシブルプリント基板用ベースフィルム、フレキシブルプリント基板、フレキシブルプリント基板の製造方法及び電子機器
JP5120305B2 (ja) * 2009-03-18 2013-01-16 住友ベークライト株式会社 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP5091221B2 (ja) * 2009-12-28 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN102655715B (zh) 2016-05-11
CN102655715A (zh) 2012-09-05
KR101768959B1 (ko) 2017-08-17

Similar Documents

Publication Publication Date Title
CN107644871B (zh) 固态驱动器封装
US8766100B2 (en) Printed circuit board and semiconductor package using the same
US20160276288A1 (en) Semiconductor package and semiconductor device including electromagnetic wave shield layer
US9570423B2 (en) Semiconductor package and method of manufacturing the semiconductor package
TW508766B (en) Semiconductor device
KR102616664B1 (ko) 솔리드 스테이트 드라이브 패키지
KR102144367B1 (ko) 반도체 패키지 및 이의 제조 방법
US9773752B2 (en) Printed circuit boards and semiconductor packages including the same
KR102050476B1 (ko) 반도체 패키지 장치
KR102462505B1 (ko) 인쇄회로기판 및 반도체 패키지
US20160035698A1 (en) Stack package
KR20120133651A (ko) 반도체 패키지 장치
KR20220035895A (ko) 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
US20160064365A1 (en) Semiconductor package
JP2013026625A (ja) 半導体パッケージ及びその製造方法
KR20120077510A (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR20120026870A (ko) 회로 기판 및 이를 포함하는 반도체 모듈
KR20130097481A (ko) 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈
KR20120100671A (ko) 인쇄회로보드 및 이를 이용한 반도체 패키지
KR102190390B1 (ko) 반도체 패키지 및 이의 제조 방법
US20130161784A1 (en) Semiconductor package
KR101486423B1 (ko) 반도체 패키지
US20160216728A1 (en) Electronic device having an electrical connection structure using a wiring member and method for manufacturing the structure
JPWO2005088526A1 (ja) 電子タグ用インレットの製造方法
KR20220134406A (ko) 갈바닉 효과 감소를 위한 인쇄 회로 보드 트레이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant