CN107104091B - 一种半埋入线路基板结构及其制造方法 - Google Patents
一种半埋入线路基板结构及其制造方法 Download PDFInfo
- Publication number
- CN107104091B CN107104091B CN201710390117.9A CN201710390117A CN107104091B CN 107104091 B CN107104091 B CN 107104091B CN 201710390117 A CN201710390117 A CN 201710390117A CN 107104091 B CN107104091 B CN 107104091B
- Authority
- CN
- China
- Prior art keywords
- semi
- solid preparation
- substrate
- route
- embedment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 153
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000007787 solid Substances 0.000 claims abstract description 97
- 238000002360 preparation method Methods 0.000 claims abstract description 96
- 230000003447 ipsilateral effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 58
- 238000007747 plating Methods 0.000 claims description 46
- 239000011347 resin Substances 0.000 claims description 38
- 229920005989 resin Polymers 0.000 claims description 38
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 22
- 239000010949 copper Substances 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 20
- 239000011889 copper foil Substances 0.000 claims description 14
- 238000003825 pressing Methods 0.000 claims description 13
- 238000003466 welding Methods 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 6
- 238000007711 solidification Methods 0.000 claims description 6
- 230000008023 solidification Effects 0.000 claims description 6
- 230000003628 erosive effect Effects 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 4
- 210000000981 epithelium Anatomy 0.000 claims description 4
- 238000006386 neutralization reaction Methods 0.000 claims description 4
- 230000009467 reduction Effects 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 claims description 2
- 238000007373 indentation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 49
- 238000010276 construction Methods 0.000 description 22
- 239000011162 core material Substances 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004606 Fillers/Extenders Substances 0.000 description 1
- 101001134276 Homo sapiens S-methyl-5'-thioadenosine phosphorylase Proteins 0.000 description 1
- 240000001439 Opuntia Species 0.000 description 1
- 102100022050 Protein canopy homolog 2 Human genes 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明的一个实施例提供一种半埋入线路基板结构,包括:半固化基板;半埋入到所述半固化基板中的半埋入线路;其中,所述半埋入线路的第一面位于与所述线路同侧的所述半固化基板的表面之上,所述半埋入线路的与所述第一面相对的第二面位于与所述线路同侧的所述半固化基板的表面之下,所述半埋入线路的侧面的一部分位于所述线路同侧的所述半固化基板的表面之上,所述半埋入线路的侧面的另一部分被所述半固化基板包裹。
Description
技术领域
本发明涉及半导体封装领域,尤其涉及一种半埋入线路基板结构及其制造方法。
背景技术
为了满足电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展,芯片的小型化、智能化使得芯片封装引脚的数量在提升的同时,封装引脚的尺寸也在快速下降;同时,系统级封装SiP(System In a Package)又要求将多个具有不同功能的有源电子元件与可选无源器件封装成一个功能系统,这就提出了在一个封装基板上实现多个高性能芯片的封装要求。
当芯片的芯片焊盘Pitch小于50μm的情况下,封装必须采用BOT(Bump on Trace)技术,将芯片表面的铜柱凸点直接键合在基板精细线路上,要求基板键合线路尺寸小于25μm。现有技术在有芯基板上制造精细线路是通过MSAP或SAP工艺实现的,而这种制造方法制造的线路当线宽/线距小于20μm/20μm时,如图1所示,线路120仅底部接触其底部绝缘树脂110,因此,线路的结合力非常小,在采用BOT封装结构时,20μm以下的线路和焊球焊接过程中,有线路剥离的风险,而且线路越细,风险越大。
埋入线路技术ETS(embedded Trace Substrate),是无芯(Coreless)基板的一种特殊线路结构,因其可以做到最小线宽线距15μm/15μm以下,而且线路控制精度高,线路嵌入树脂中。所谓嵌入树脂中是指线路的上面被树脂包覆,线路结合力大。
但常规的埋入线路技术(ETS)采用承载板双面压合埋入方式,在承载板表面首先制作两层超薄铜箔,在超薄铜箔小面制造高精度的细线路,通过绝缘树脂压合形成线路埋入绝缘树脂的结构,再在绝缘树脂上制造后面的线路,后面线路加工完成后将承载板两侧加工好的两张无芯基板揭下来,形成两张带有超薄铜箔埋入线路的无芯基板结构,再将超薄铜箔蚀刻掉,由于腐蚀剂的作用,埋入线路表面也会被腐蚀掉部分高度,所以形成了图2所示的埋入线路结构,埋入线路结构220的特点在于线路表面处于埋入绝缘树脂210上表面下方。这种埋入线路结构只能在无芯基板加工中形成。只能应用于无芯基板加工制造中,而且只能用于第一层线路,第一层以后的线路中无法使用。埋入线路技术因此在应用中受到很大限制。
由于常规的埋入线路技术(ETS)无法应用于现有的有芯板,而常规的半加成(SAP)工艺制造的高密度精细线路与芯片进行BOT焊接时又存在较大的结合力缺陷,导致线路剥离的可靠性风险。因此需要一种新型的有芯封装基板结构和制造方法来解决以上问题。
发明内容
针对现有技术中存在的问题,本发明的一个实施例提供一种半埋入线路基板结构,包括:半固化基板;半埋入到所述半固化基板中的半埋入线路;其中,所述半埋入线路的第一面位于与所述线路同侧的所述半固化基板的表面之上,所述半埋入线路的与所述第一面相对的第二面位于与所述线路同侧的所述半固化基板的表面之下,所述半埋入线路的侧面的一部分位于所述线路同侧的所述半固化基板的表面之上,所述半埋入线路的侧面的另一部分被所述半固化基板包裹。
在本发明的实施例中,所述半固化基板为半固化绝缘树脂片。
在本发明的实施例中,所述半固化基板为BT或FR4半固化片。
在本发明的实施例中,所述半埋入线路基板结构还包括与所述半固化基板附连的电路基板,所述电路基板包含:内部线路、埋置的芯片、无源器件和/或将所述半埋入电路电连接到所述电路基板的导电通孔。
在本发明的实施例中,所述半埋入线路基板两面都包含有半埋入到所述半固化基板中的半埋入线路。
在本发明的实施例中,所述半埋入线路位于两层半固化基板之间。
在本发明的实施例中,所述半埋入线路埋入半固化基板的深度由半固化基板内部结构决定。
在本发明的实施例中,该半埋入线路基板结构还包括在所述半埋入线路上通过BOT倒装焊的芯片。
本发明的另一个实施例提供一种制造半埋入线路基板结构的方法,包括:通过第一压合工艺将半固化基板和铜箔压合到电路基板,其中所述第一压合工艺保持所述半固化基板的半固化状态不变;去除所述半固化基板上的铜箔;在已去除表面铜箔的所述半固化基板表面沉积形成电镀种子层;在所述半固化基板电镀种子层上光刻形成电镀掩膜和电镀窗口;在所述电镀窗口中电镀形成导电线路;去除所述电镀掩膜;去除所述电镀掩膜下方的电镀种子层;以及通过第二压合工艺压合所述导电线路,其中所述第二压合工艺使所述导电线路半埋入所述半固化基板中,并使所述半固化基板的半固化材料固化。
在本发明的另一个实施例中,沉积电镀种子层为化学镀铜或溅射电镀种子层。
在本发明的另一个实施例中,化学镀铜工艺进一步包括中和、酸浸、清洁、微蚀、预浸、活化、还原、化铜、水洗。
在本发明的另一个实施例中,去除电镀种子层为闪蚀法,以减少刻蚀液对导电线路的腐蚀。
在本发明的另一个实施例中,导电线路压入半固化基板材料的深度取决于半固化基板材料。
在本发明的另一个实施例中,在所述半固化基板固化后,还包括形成通孔、电镀填充导电孔、制作阻焊层、制作表面涂敷有机保护皮膜OSP或NiAu/NiPdAu、单面或两面倒装焊芯片。
与现有技术相比,本发明的实施例所述的埋入线路结构既可以做无芯基板的任何一层,也可以做有芯板的任何一层加工。基板双面均能进行窄节BOT倒装封装,封装密度更大,集成度更高。并且可以避免无芯基板的使用,减小基板翘曲。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1示出的是现有技术的SAP工艺制造的线路结构图。
图2示出的是现有技术的ETS工艺制造的埋入线路结构图。
图3示出的是本发明半埋入线路结构的俯视图和剖面示意图。
图4示出的是本发明半埋入线路与半固化基板结构尺寸关系示意图。
图5示出的是根据本发明的一个实施例制造半埋入线路结构的流程图。
图6A至图6H示出的是根据本发明的一个实施例制造半埋入线路结构过程的剖面示意图。
图7示出的是根据本发明的另一个实施例的双面半埋入线路结构剖面示意图。
图8示出的是本发明又一个实施例制造的作为无芯板置于两层半固化基板内侧的基板结构剖面示意图。
图9A至图9P示出的是根据本发明的一个具体实施例制造双面半埋入线路结构的过程的剖面示意图。
具体实施方式
在以下的描述中,参考各实施例对本发明进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下实施各实施例或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明可在没有特定细节的情况下实施。此外,应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中,对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是,本发明的实施例以特定顺序对工艺步骤进行描述,然而这只是为了方便区分各步骤,而并不是限定各步骤的先后顺序,在本发明的不同实施例中,可根据工艺的调节来调整各步骤的先后顺序。
为了克服常规的埋入线路技术(ETS)无法应用于现有的有芯板,而常规的半加成(SAP)工艺制造的高密度精细线路与芯片焊接时又存在较大的结合力缺陷问题,本发明的一个实施例提供一种线路部分埋入线路下面绝缘树脂的基板结构及其制造方法,在有芯基板上形成半埋入线路结构,既实现了线路埋入结构增加线路与基板的结合力,又解决了埋入线路在有芯板中无法应用的问题。
图3示出了根据本发明的一个实施例的半埋入线路结构300的俯视图和剖面示意图。半埋入线路结构300包括半固化基板310和半埋入线路320。
在本发明的实施例中,半固化基板指的是:树脂胶液经热处理(预烘)后,树脂进入B阶段而制成的薄片材料,半固化基板在加热加压下会软化,冷却后会反应固化。
半固化基板310的材料为半固化绝缘材料,可选用结构中包含玻纤布和半固化树脂以及树脂填料颗粒的BT或FR4半固化片,也可选用结构中不含增强材料的ABF半固化片或其他所有电路板材料的半固化绝缘树脂片,但优选为BT或FR4半固化片。在本发明的具体实施例中,半固化基板的一侧或者内部可选的包括其他电路基板以起到机械支撑或其他作用,同时其他电路基板还可以埋置无源元件、芯片以及导电线路以提高系统的封装效率,无源元件可以是电感、电容、电阻、滤波器、天线等。
半埋入线路320置于半固化基板310的一侧或两侧或作为无芯板置于两层半固化基板内侧,其中置于封装基板两侧的基板结构示意图如图7所示,作为无芯板置于两层半固化基板内侧的基板结构如图9所示。
半埋入线路320上表面高于线路底部半固化基板310的上表面330,侧面的一部分位于半固化基板310的上表面330之上,侧面的另一部分被半固化基板310包覆。该种半埋入的线路结构嵌入到其下面的封装基板绝缘树脂中,线路的底面和部分侧面与树脂接触,顶面,即键合面裸露,使得线路结合力得到大幅度提升,避免键合过程中以及键合后,由于键合力和封装应力导致线路脱落开裂形成的可靠性问题。在本发明的实施例中,半埋入线路320的最小线宽线距可小于15μm/15μm,线路的厚度在18μm至20μm的范围内。
图4示出半埋入线路320与半固化基板310所对应结构的尺寸关系示意图。半埋入线路320总高度为H,埋入半固化基板310的高度为R,露出封装基板表面330的线路高度为h,其中H>R,H>h,R和h的大小由基板加工工艺和半固化基板310的树脂材料决定。即半埋入线路320的整体高度中有多少线路高度埋入半固化基板310树脂层主要是由线路底部树脂材料决定的。埋入深度R>0,露出线路高度h>0。
下面结合图5和图6,介绍根据本发明的一个实施例制造半埋入线路结构300的过程。图5示出根据本发明的一个实施例制造半埋入线路结构300的流程图,图6示出根据本发明的一个实施例制造半埋入线路结构300的过程的剖面示意图。
如流程图5所示,首先,在步骤501将半固化基板与铜箔附连到内层电路基板,如图6A所示。可以通过将半固化基板和铜箔低温压合到内层电路基板进行附连。压合可以使用真空压膜机压合或者在层压机中低温压合,确保半固化片处于半固化状态。除该种方法之外,也可以通过其他现有工艺和现有基板材料制作形成具备半固化性能,并满足后续加工工艺机械支撑或其要求的半固化基板。
接下来,在步骤502中,如图6B所示,将半固化基板的表面铜箔620去除,具体去除工艺可以通过包括但不限于刻蚀等工艺实现。
然后,在步骤503中,如图6C所示,在已去除表面铜箔的半固化基板610的表面沉积形成电镀种子层630。在通常工艺中,一般通过化学镀铜形成铜电镀种子层。然而本领域的技术人员应该意识到,但本发明的保护范围不限于此,例如,也可以通过溅射等其他已知工艺形成铜电镀种子层或其他材料的电镀种子层。此外,常规的化学镀铜工艺包括:蓬松,除胶、中和、酸浸、清洁、微蚀、预浸、活化、还原、化学镀铜,水洗等步骤,但本发明所述方法在未固化的半固化片表面进行化学镀铜,不做除胶和蓬松工序,仅做:中和、酸浸、清洁、微蚀、预浸、活化、还原、化铜,水洗。其目的是防止改变半固化片表面的粗糙度,从而提高后续制造的线路与半固化片间的结合力。与现有技术的化学镀铜工艺相比,本发明公开的化学镀铜工艺不仅简化工艺步骤,而且获得了性能更好的结构。
接下来,在步骤504中,如图6D所示,通过光刻工艺在半固化基板610的电镀种子层630上形成电镀掩膜640和电镀窗口650。例如,光刻工艺的具体图形形成工艺可以通过干胶贴膜或者光刻胶旋涂,再通过后续的曝光、显影等工艺实现,以确保在非线路区域形成电镀掩膜。
然后,在步骤505中,如图6E所示,对形成电镀掩膜640和电镀窗口650的半固化基板610进行电镀,形成导电线路660。在通常工艺中,一般为镀铜,然而本领域的技术人员应该意识到,但本发明的保护范围不限于此,例如,也可以电镀其他导电材料以形成导电线路。
接下来,在步骤506中,如图6F所示,去除光刻胶掩膜层650。裸露出导电线路660和前述的电镀种子层630。
然后,在步骤507中,如图6G所示,通过闪蚀法去除种子层630。闪蚀法主要通过控制刻蚀时间等参数快速去除种子层,以减少对导电线路的过度腐蚀,具体工艺不再详细描述。在本发明的实施例中,通过上述工艺形成的线路的最小线宽线距可小于15μm/15μm,线路的厚度在18μm至20μm的范围内。
接下来,在步骤508中,如图6H所示,通过高温压合将电镀形成的导电线路660埋入半固化基板610的树脂中,半固化基板610在加热加压下会软化,此时通过加压将线路660压入半固化基板610的树脂,冷却后半固化片固化。线路埋入树脂的深度取决于线路底层绝缘层材料(也就是半固化材料)。对于ABF,线路大部分高度均被埋入到树脂中。对于BT或FR4的半固化片,半固化片中的玻纤布厚度决定线路埋入深度。比如:40μm厚度的半固化片,采用1027玻纤布厚度为30μm,埋入树脂的深度不小于5μm。如果采用1015的半固化片,埋入树脂层的线路深度为最小10μm。埋入深度和线路密度和线路厚度均有关系。具体埋入的效果一方面要求导线的顶面需要高出半固化基板的树脂表面,另一方面需要导线的底面和部分侧面埋入半固化基板的树脂中。同时在高温压合时将半固化树脂固化。
在完成上述步骤后,可选的进行后续其他封装工艺流程,如通孔、电镀填充导电孔,形成阻焊层,表面涂敷OSP(有机保护皮膜)或NiAu、NiPdAu等,单面或两面倒装焊芯片等。
图7示出的是根据本发明的另一个实施例中形成的双面半埋入线路结构700的剖面示意图。双面半埋入线路结构700包括封装基板710和两面半埋入线路720。
图8示出的是根据本发明的又一个实施例中形成的作为无芯板置于两层半固化基板内侧的基板结构800的剖面示意图。作为无芯板置于两层半固化基板内侧的基板结构800包括封装基板810、封装基板820以及分别半埋入封装基板810和封装基板820内侧的半埋入线路830。
图9A至图9P示出根据本发明的一个具体实施例制造双面半埋入线路结构的过程的剖面示意图。在下面的描述中,将省略与图6A至图6H所示的单面工艺类似的描述。
如图9A所示,提供内层电路板901,其中内层电路板中已完成了内层线路加工。接下来在内层电路板901顶面和底面均压合半固化基板902和铜箔903,如图9B所示。图9B至图9I所示的制造过程与图6A至图6H的过程类似,因此省略其描述。
接下来,如图9J所示,在双面半埋入线路结构上钻孔904。可优选地,在钻孔之前,在结构表面形成保护膜,例如,通过化学镀铜在整个基板上形成保护铜膜,铜膜的厚度优选为1微米。保护膜的作用包括:a)在钻孔中起到对基板表面树脂层表面和线路的保护,以免外力损伤;b)钻孔后,通孔内需要做除胶渣处理,在除胶渣过程中,化学镀铜层保护基板表面的树脂层不被除胶渣溶液腐蚀。在钻孔后,进行除胶渣过程,以去除孔中的残胶。
如图9K所示,在完成钻孔的整个基板和孔内表面通过化学镀沉积形成电镀种子层905。
接下来,如图9L所示,通过光刻图形形成工艺在基板的电镀种子层905上形成电镀掩膜906。具体图形形成工艺可以通过干胶贴膜再通过后续的光刻、显影等工艺实现,以确保在非通孔填充和/或线路区域形成电镀掩膜。
然后,如图9M所示,对形成电镀掩膜906的基板进行电镀,形成铜填充孔907。铜填充孔907用于用于所述基板内部互连或元件安装定位等。
接下来,如图9N所示,去除电镀掩膜并通过闪蚀法去除电镀掩膜下的种子层。
接下来,如图9O所示,在基板表面制作阻焊层(绿油层)908,并在无阻焊层(绿油层)908覆盖的焊盘和半埋入导线的表面制作表面涂覆保护。表面涂覆材料为OSP(有机保护皮膜)或NiAu、NiPdAu等。
最后,如图9P所示,在该基板的上下两面的半埋入线路上,安装多个芯片909。芯片可通过BGA等焊接结构BOT封装到半埋入线路上,焊接结构可以是焊接铜柱(Cu Pillar)、锡球(Solder Ball)等
通过本发明的实施例提供的双面半埋入线路高密度基板结构具有如下优点:
1.本发明所属结构的基板表面的线路是半埋入基板的,基板表面线路部分嵌入到底层树脂绝缘层中,其与基板结合力显著增大,满足高密度封装BOT倒装封装要求,显著降低线路剥离的风险性。
2.本发明所属结构的基板可以由芯板、芯板两侧的固化的半固化片已经部分嵌入固化的半固化片树脂中的表面两层线路以及覆盖在线路表面的阻焊保护层构成,其中半固化片的材料可以和芯板材料相同,也可以不同。
3.本发明所属结构的基板的两层半埋入线路上表面高出线路底部绝缘树脂裸露表面,而不是常规埋入线路技术形成的埋入线路裸露表面低于绝缘树脂表面。可以直接满足芯片的BOT倒装封装。
4.本发明所属结构的基板中制作半埋入线路所用的绝缘层树脂可以是常规基板材料:ABF,BT半固化片,FR半固化片以及其他电路板用树脂半固化片。
5.本发明所属结构的基板的半埋入线路的埋入深度,即本发明基板结构中的R值的大小,由半固化绝缘树脂的材料决定。
6.本发明所属结构除用在封装基板表面第一层外,还可以用于封装基板的上下两层,因此双面均能进行窄节BOT倒装封装,封装密度更大,集成度更高,3D封装尺寸更小,同时由于双面对称倒装,减少封装结构的应力,显著改善基板翘曲等问题。
7.本发明所属结构还可以用于内层无芯板。
尽管上文描述了本发明的各实施例,但是,应该理解,它们只是作为示例来呈现的,而不作为限制。对于相关领域的技术人员显而易见的是,可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此,此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制,而应当仅根据所附权利要求书及其等同替换来定义。
Claims (12)
1.一种半埋入线路基板结构,包括:
半固化基板;
半埋入到所述半固化基板的两个表面中的半埋入线路;
其中,对于所述半固化基板的每个表面,所述半埋入线路的第一面位于与所述线路同侧的所述半固化基板的表面之上,所述半埋入线路的与所述第一面相对的第二面位于与所述线路同侧的所述半固化基板的表面之下,所述半埋入线路的侧面的一部分位于所述线路同侧的所述半固化基板的表面之上,所述半埋入线路的侧面的另一部分被所述半固化基板包裹,半埋入线路总高度为H,埋入所述半固化基板的高度为R,露出所述半固化基板的表面的线路高度为h,R和h的大小由线路底部树脂材料决定。
2.如权利要求1所述的半埋入线路基板结构,其特征在于,所述半固化基板为半固化绝缘树脂片。
3.如权利要求1所述的半埋入线路基板结构,其特征在于,所述半固化基板为BT或FR4半固化片。
4.如权利要求1所述的半埋入线路基板结构,其特征在于,还包括与所述半固化基板附连的电路基板,所述电路基板包含:内部线路、埋置的芯片、无源器件和/或将所述半埋入线路电连接到所述电路基板的导电通孔。
5.如权利要求1所述的半埋入线路基板结构,其特征在于,所述半埋入线路基板两面都包含有半埋入到所述半固化基板中的半埋入线路。
6.如权利要求1所述的半埋入线路基板结构,其特征在于,所述半埋入线路位于两层半固化基板之间。
7.如权利要求1所述的半埋入线路基板结构,其特征在于,所述半埋入线路埋入半固化基板的深度由半固化基板内部结构决定。
8.如权利要求1所述的半埋入线路基板结构,其特征在于,还包括在所述半埋入线路上通过BOT倒装焊的芯片。
9.一种制造半埋入线路基板结构的方法,包括:
通过第一压合工艺将半固化基板和铜箔压合到电路基板,其中所述第一压合工艺保持所述半固化基板的半固化状态不变;
去除所述半固化基板上的铜箔;
通过化学镀铜或溅射种子层在已去除表面铜箔的所述半固化基板表面沉积形成电镀种子层,化学镀铜工艺包括:中和、酸浸、清洁、微蚀、预浸、活化、还原、化铜,水洗,但不进行除胶和蓬松;
在所述半固化基板电镀种子层上光刻形成电镀掩膜和电镀窗口;
在所述电镀窗口中电镀形成导电线路;
去除所述电镀掩膜;
去除所述电镀掩膜下方的电镀种子层;以及
通过第二压合工艺压合所述导电线路,其中所述第二压合工艺使所述导电线路半埋入所述半固化基板中,并使所述半固化基板的半固化材料固化。
10.如权利要求9所述的方法,其特征在于,采用闪蚀法去除所述电镀种子层,以减少刻蚀液对导电线路的腐蚀。
11.如权利要求9所述的方法,其特征在于,导电线路压入半固化基板材料的深度取决于半固化基板材料。
12.如权利要求9所述的方法,其特征在于,在所述半固化基板固化后,还包括形成通孔、电镀填充导电孔、制作阻焊层、制作表面涂敷有机保护皮膜OSP或NiAu/NiPdAu、单面或两面倒装焊芯片。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710390117.9A CN107104091B (zh) | 2017-05-27 | 2017-05-27 | 一种半埋入线路基板结构及其制造方法 |
PCT/CN2018/088362 WO2018219220A1 (zh) | 2017-05-27 | 2018-05-25 | 一种半埋入线路基板结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710390117.9A CN107104091B (zh) | 2017-05-27 | 2017-05-27 | 一种半埋入线路基板结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107104091A CN107104091A (zh) | 2017-08-29 |
CN107104091B true CN107104091B (zh) | 2019-07-05 |
Family
ID=59660976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710390117.9A Active CN107104091B (zh) | 2017-05-27 | 2017-05-27 | 一种半埋入线路基板结构及其制造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN107104091B (zh) |
WO (1) | WO2018219220A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107104091B (zh) * | 2017-05-27 | 2019-07-05 | 华进半导体封装先导技术研发中心有限公司 | 一种半埋入线路基板结构及其制造方法 |
CN108770242B (zh) * | 2018-06-29 | 2020-10-23 | 沪士电子股份有限公司 | 一种用于在铜箔上减蚀法制作精细线路后半埋嵌线路方法 |
CN111970813B (zh) * | 2020-08-15 | 2022-03-04 | 宁波甬强科技有限公司 | 植线电路板、其加工方法及加工设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103945644A (zh) * | 2014-05-13 | 2014-07-23 | 张伯平 | 齐平线路板及其制作方法 |
CN105451456A (zh) * | 2015-12-08 | 2016-03-30 | 昆山联滔电子有限公司 | 非导电基材的导体线路的制造方法 |
CN106376184A (zh) * | 2016-07-22 | 2017-02-01 | 深南电路股份有限公司 | 埋入式线路制作方法和封装基板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7291380B2 (en) * | 2004-07-09 | 2007-11-06 | Hewlett-Packard Development Company, L.P. | Laser enhanced plating for forming wiring patterns |
JP6566726B2 (ja) * | 2015-05-28 | 2019-08-28 | 新光電気工業株式会社 | 配線基板、及び、配線基板の製造方法 |
CN107104091B (zh) * | 2017-05-27 | 2019-07-05 | 华进半导体封装先导技术研发中心有限公司 | 一种半埋入线路基板结构及其制造方法 |
CN107146781B (zh) * | 2017-05-27 | 2019-08-30 | 华进半导体封装先导技术研发中心有限公司 | 一种用于bot封装的双面有芯板结构及其制造方法 |
-
2017
- 2017-05-27 CN CN201710390117.9A patent/CN107104091B/zh active Active
-
2018
- 2018-05-25 WO PCT/CN2018/088362 patent/WO2018219220A1/zh active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103945644A (zh) * | 2014-05-13 | 2014-07-23 | 张伯平 | 齐平线路板及其制作方法 |
CN105451456A (zh) * | 2015-12-08 | 2016-03-30 | 昆山联滔电子有限公司 | 非导电基材的导体线路的制造方法 |
CN106376184A (zh) * | 2016-07-22 | 2017-02-01 | 深南电路股份有限公司 | 埋入式线路制作方法和封装基板 |
Also Published As
Publication number | Publication date |
---|---|
CN107104091A (zh) | 2017-08-29 |
WO2018219220A1 (zh) | 2018-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107146781B (zh) | 一种用于bot封装的双面有芯板结构及其制造方法 | |
US9627308B2 (en) | Wiring substrate | |
CN106206532B (zh) | 封装基板和制造封装基板的方法 | |
JP5932056B2 (ja) | 基板コア層を製造する方法 | |
JP5048005B2 (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
US9793250B2 (en) | Package board, method for manufacturing the same and package on package having the same | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR101055586B1 (ko) | 금속범프를 갖는 인쇄회로기판의 제조방법 | |
JP2009253261A (ja) | 高密度回路基板及びその形成方法 | |
CN108093572A (zh) | 一种带有无孔盘盲孔结构的印制电路板的制作方法 | |
CN107104091B (zh) | 一种半埋入线路基板结构及其制造方法 | |
KR101156917B1 (ko) | 반도체 패키지 기판 및 그 제조방법 | |
KR20130057314A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
JP2004247668A (ja) | 積層用中間配線部材、配線板及びそれらの製造方法 | |
JP2000261141A (ja) | 多層配線基板及びその製造方法並びに半導体装置 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
KR102422884B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101300413B1 (ko) | 반도체 패키지용 인쇄회로기판 및 그 제조방법 | |
KR101044154B1 (ko) | 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법 | |
JP4282161B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
WO2003100850A1 (fr) | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production | |
US7807034B2 (en) | Manufacturing method of non-etched circuit board | |
KR100974244B1 (ko) | 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법 | |
KR101340349B1 (ko) | 패키지 기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
EE01 | Entry into force of recordation of patent licensing contract | ||
EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20170829 Assignee: Shanghai Meadville Science & Technology Co.,Ltd. Assignor: National Center for Advanced Packaging Co.,Ltd. Contract record no.: X2023980035123 Denomination of invention: A semi embedded circuit substrate structure and its manufacturing method Granted publication date: 20190705 License type: Common License Record date: 20230427 |