JP5289921B2 - 半導体装置、及び、半導体装置の製造方法 - Google Patents

半導体装置、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP5289921B2
JP5289921B2 JP2008316750A JP2008316750A JP5289921B2 JP 5289921 B2 JP5289921 B2 JP 5289921B2 JP 2008316750 A JP2008316750 A JP 2008316750A JP 2008316750 A JP2008316750 A JP 2008316750A JP 5289921 B2 JP5289921 B2 JP 5289921B2
Authority
JP
Japan
Prior art keywords
solder
heat sink
mounting
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008316750A
Other languages
English (en)
Other versions
JP2010141175A (ja
Inventor
卓矢 門口
孝司 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Toyota Motor Corp
Original Assignee
Mitsui High Tech Inc
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc, Toyota Motor Corp filed Critical Mitsui High Tech Inc
Priority to JP2008316750A priority Critical patent/JP5289921B2/ja
Publication of JP2010141175A publication Critical patent/JP2010141175A/ja
Application granted granted Critical
Publication of JP5289921B2 publication Critical patent/JP5289921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、放熱用のヒートシンクを含む半導体装置に関する。
従来より、半導体素子を実装基板に実装した半導体装置では、発熱によって温度が上昇する半導体素子を冷却するために、半導体素子と実装基板の間にヒートシンクを含む。半導体素子の実装手法は種々あるが、中でも平面パッドを配列させたＬＧＡ（Land Grid Array）では、ヒートシンクを介して、半導体素子と実装基板を電気的及び熱的に接続している（例えば、特許文献１乃至４参照）。
特開２００７−１１５８７４号公報 特開２００１−２３７３５３号公報 特開２００４−３６３３４５号公報 特開２００７−０９６０８３号公報
しかしながら、ＬＧＡでは、平面パッド又は実装基板に印刷されたはんだでヒートシンクを実装基板に実装しているため、はんだの量が十分でなく耐久性が低いという課題があった。また、はんだの量を補うためにはんだボールを用いると、ヒートシンクの実装基板への実装面が平面であるため、近隣のはんだボール同士にブリッジが生じるという課題があった。さらに、ブリッジによってはんだの厚さに分布が生じることにより電気的又は熱的な接続にばらつきが生じるという課題があった。
そこで、本発明は、ヒートシンクと実装基板の間の熱的及び電気的な接続を改善した半導体装置を提供することを目的とする。
本発明の一局面の半導体装置は、放熱用又は配線用にパターニングされた金属部が実装面に配列される実装基板と、前記実装基板に搭載され、前記金属部に接続されるヒートシンクと、前記ヒートシンクの前記実装基板への実装面とは反対側の面に搭載される半導体素子と、前記ヒートシンクの前記実装基板への実装面がある側とは反対側において前記半導体素子を覆う樹脂製のカバーとを含み、前記ヒートシンクは、前記実装基板への実装面側に、エリアアレイ状に配列され、前記実装基板への実装面側に突出する複数の突出部を有し、前記複数の突出部のみが前記カバーから表出され、前記ヒートシンクと前記実装基板とは、前記突出部の先端に配設される第１はんだ部と、前記金属部に配設される第２はんだ部とが溶融接続されることによって接続される。
また、前記エリアアレイ状に配列される前記突起部の各々は互いに分離されており、前記分離された突起部の各々を保持する保持部材をさらに含んでもよい。
また、前記第１はんだ部ははんだボールであり、前記第２はんだ部は印刷はんだであってもよい。
本発明によれば、ヒートシンクと実装基板の間の熱的及び電気的な接続を改善した半導体装置を提供できるという特有の効果が得られる。
以下、本発明の半導体装置を適用した実施の形態について説明する。
［実施の形態１］
図１は、実施の形態１の半導体装置の断面構造を示す図である。
実施の形態１の半導体装置は、実装基板１０の上にヒートシンク２０を介して半導体素子３０を搭載した構造を有する。なお、説明の便宜上、図１には、実装基板１０にヒートシンク２０及び半導体素子３０を実装する前の状態を示す。
実装基板１０は、樹脂製の基板であり、放熱用又は配線用にパターニングされた金属部１１が実装面１０Ａに配列されている。また、実装基板１０の内部には、金属（例えば、銅（Ｃｕ））製の放熱部１２が配設される。放熱部１２には、実装基板１０の実装面１０Ａと放熱部１２との間を厚さ方向に貫通するビア１３が設けられており、ビア１３の上端は、金属部１１に接続されている。また、相隣接するビア１３同士の間は、放熱部１４によって接続されている。
また、実装基板１０の実装面１０Ａには、実装基板１０の幅方向における外側に、金属部１１に離間して電極１５が配列されている。電極１５は、例えば、図示しないリードフレームに接続されている。
金属部１１及び電極１５は、平面視で、例えば、マトリクス状に配列することができる。例えば、平面視でマトリクス状に配列された金属部１１の周囲（四方）を囲むように、電極１５を配列してもよい。
また、金属部１１及び電極１５は、ランド構造で構成されており、樹脂製の実装基板１０の実装面１０Ａに金属（例えば、銅（Ｃｕ））をパターニングし、ソルダレジストで絶縁分離することによって作製してもよい。
金属部１１及び電極１５の上には、印刷技術によってはんだ１６がペーストされる。このはんだ１６は、印刷はんだである。
また、図１では、説明の便宜上、ビア１３を介して放熱部１２に接続されている金属部１１のみを示すが、金属部１１は、必ずしも放熱部１２に接続されている必要はない。また、配線用に用いられる金属部１１は、例えば、グランド電位に保持されるものであり、グランド電位への保持は、放熱部１２を接地することによって行ってもよいし、図示しない配線を介して接地することによって行ってもよい。
また、図１には、２つの放熱部１２、１４による二重構造の放熱部を示すが、放熱部は、三重以上設けられていてもよい。
ヒートシンク２０は、金属（例えば、銅（Ｃｕ））製のフレーム部材にエッチング処理を施すことによって作製される部材であり、半導体素子３０を搭載するダイパッドとしての機能も有する。
実施の形態１の半導体装置のヒートシンク２０は、実装基板１０への実装面側（図中下側）にエリアアレイ状に配列される複数の突出部２１を有する。
また、ヒートシンク２０の幅方向における外側には、突出部２１に離間して信号ピン２２が配設される。
半導体素子３０は、ヒートシンク２０の上に、例えばＤＡＦ（ダイ・アタッチ・フィルム）２３を介して搭載されており、ボンディングワイヤ２４によって信号電極２２と接続されている。なお、ＤＡＦ２３の代わりに銀（Ａｇ）ペースト又ははんだを用いてもよい。
半導体素子３０は、ボンディングワイヤ２４によって信号電極２２と接続された状態で、モールド成型される樹脂製のカバー２５によって覆われている。
なお、突出部２１及び信号電極２２の先端には、はんだボール２６が配設されている。
半導体素子３０は、半導体製造技術により、シリコン基板にトランジスタやメモリが形成された半導体チップであり、例えば、ＣＰＵ（Central Processing Unit）で構成される。
図２は、実施の形態１の半導体装置の製造工程の一部を示す図であり、ヒートシンク２０の突出部２１の作製工程、信号電極２２の作製工程、及びはんだボール２６の搭載工程を示す図である。
図２（ａ）に示すように、ヒートシンク２０を作製するための銅製のフレーム部材２０Ａを上面側から深さ方向に部分的にエッチングし、信号電極２２になる部分２２Ａを作製する工程を示す。このようなエッチング処理は、例えば、レジストをパターニングしてウェットエッチングを行うことによって、又はドライエッチングを行うことによって実現することができる。
図２（ｂ）は、信号電極２２になる部分２２Ａを作製した後に、フレーム部材２０Ａの上にＤＡＦ２３を介して半導体素子３０を搭載する工程と、信号電極２２になる部分２２Ａと半導体素子３０とをボンディングワイヤ２４によって接続する工程を示す。
図２（ｃ）は、図２（ｂ）の工程により、半導体素子３０と信号電極２２になる部分２２Ａとがボンディングワイヤ２４によって接続された状態で、モールド成型技術により、樹脂製のカバー２５を作製する工程を示す。この樹脂製のカバー２５は、図示しない型を用いてモールド成型することによって作製される。半導体素子３０は、信号電極２２になる部分２２Ａとボンディングワイヤ２４によって接続された状態で、樹脂材料に浸漬され、樹脂材料が硬化してカバー２５となり、この状態で固定されている。
図２（ｄ）は、図２（ｃ）の工程により、半導体素子３０がカバー２５によって覆われた状態で、フレーム部材２０Ａの下側の面をエッチングした状態を示す。このエッチング処理は、例えば、図２（ｃ）に示すフレーム部材２０Ａ及びカバー２５を上下逆にし、パターニングされたレジストを用いたウェットエッチングを行うことによって、又はドライエッチングを行うことによって実現される。
このエッチング処理により、フレーム部材２０Ａのうち、信号電極２２になる部分２２Ａが分離され、突出部２１を有するヒートシンク２０と信号電極２２とが形成される。
なお、突出部２１及び信号電極２２は、エリアアレイ状に配列されている。
図２（ｅ）は、図２（ｄ）の工程により、エリアアレイ状に突出部２１及び信号電極２２を作製した後に、突出部２１及び信号電極２２の先端にはんだボール２６を配設した状態を示す図である。はんだボール２６の配設は、図２（ｅ）に示す素子を上下逆にした状態で行えばよい。
なお、図２（ｅ）の工程終了後に、素子の個片化（シングレーション）を行うようにしてもよい。この場合、図２（ａ）〜図２（ｅ）の工程は、複数の素子に対して行われることになるため、素子の歩留まりを向上させることができる。
以上の工程により、図１に示すヒートシンク２０、突出部２１、信号電極２２、ＤＡＦ２３、ボンディングワイヤ２４、樹脂製のカバー２５、はんだボール２６、及び半導体素子３０と同一の構造を得ることができる。
図２に示す工程は、従来のＬＧＡ構造の半導体装置を作製する工程において、信号電極２２を作製する際に、図３に示す破線の領域内もエッチングすることによって実現できるため、従来のＬＧＡ構造の半導体装置を作製する工程の範囲内で（特に新たな処理を追加することなく）行うことができる。
図３は、実施の形態１の半導体装置の突出部２１及び信号電極２２の配列を示す図である。この図は、図２（ｄ）に示す素子を下側から見た状態を示す。
図３に示すように、突出部２１は、破線で囲む領域内にエリアアレイ状に配列されている。また、信号電極２２は、破線領域内の突出部２１を囲むように、矩形状に２列に配列されている。このように、突出部２１及び信号電極２２は、エリアアレイ状に配列されている。
説明の便宜上、図２（ｄ）には、５つの突出部２１と、その両脇に１つずつ配列される信号電極２２とを示すが、実際には、図３に示すように、突出部２１は５つよりも多く、信号電極２２はエリアアレイ状に配列される突出部２１を２列で囲むように、配列される。突出部２１及び信号電極２２の数は、図３に示す数に限られず、半導体素子３０の種類等に応じて任意に設定することができる。
なお、従来のＬＧＡによる半導体装置では、破線で示す領域内が平坦なランド構造である。
図４は、実施の形態１の半導体装置の断面構造を示す図である。この図４は、図１に示すはんだボール２６（第１はんだ）とはんだ１６（第２はんだ）とをリフローすることにより、実装基板１０とヒートシンク２０を接合した状態を示す。
このように、実施の形態１によれば、ヒートシンク２０の実装面側（図中下側）にエリアアレイ状に配列される突出部２１を形成し、突出部２１の先端にはんだボール２６を配設した状態で、実装基板１０とヒートシンク２０とを接合するので、接合部におけるはんだの量を従来よりも（はんだボール２６の分だけ）多くすることができる。これにより、実装基板１０内の放熱部１２とヒートシンク２０とをより確実に熱的に接続することができるため、図中に矢印で示すように放熱経路を確保でき、また、この放熱経路における熱抵抗を低減でき、放熱性の高い半導体装置を提供することができる。
また、エリアアレイ状の突出部２１の先端にはんだボール２６を配設するため、従来のようなランド構造において生じるおそれのあったはんだのブリッジを抑制することができる。これにより、実装基板１０に対するヒートシンク２０や半導体素子３０の高さの均一性が高まるため、実装信頼性の高い半導体装置を提供することができる。
なお、はんだボール２６の代わりに、印刷技術によってペーストされるはんだ、転写技術によって転写されるはんだ、又は、ディッピング（ＤＩＰ）技術によって施されるはんだを用いてもよい。
また、上述のようにはんだボール２６とはんだ１６とをリフローさせて溶融接続する代わりに、ＤＩＰ等によりフローさせて溶融接続することにより、実装基板１０とヒートシンク２０を接合してもよい。
［実施の形態２］
図５は、実施の形態２の半導体装置の断面構造を示す図である。
実施の形態２の半導体装置は、ヒートシンクの構造が実施の形態１の半導体装置と異なる。その他の構成は実施の形態１の半導体装置と同一であるため、同一の構成要素には同一符号を付し、その説明を省略する。
実施の形態２の半導体装置は、実施の形態１の半導体装置のヒートシンク２０の突出部２１を形成するためのエッチング処理をさらに継続することにより、各突出部２１を完全に分離してヒートスプレッダ２２１にした構成を有する。
すなわち、ヒートスプレッダ２２１は、互いに分離され、各々が樹脂製のカバー２５によって保持された状態でエリアアレイ状に配列されており、ヒートスプレッダ２２１の集合がヒートシンク２２０となっている。
なお、信号ピン２２の構造は、実施の形態１の半導体装置と同一である。
図６は、実施の形態２の半導体装置の製造工程の一部を示す図であり、ヒートシンク２２０のヒートスプレッダ２２１の作製工程、信号電極２２の作製工程、及びはんだボール２６の搭載工程を示す図である。
図６（ａ）に示すように、ヒートシンク２２０を作製するための銅製のフレーム部材２２０Ａを上面側から深さ方向に部分的にエッチングし、ヒートスプレッダ２２１になる部分２２１Ａと信号電極２２になる部分２２Ａとを作製する工程を示す。このようなエッチング処理は、例えば、ウェットエッチングを行うことによって実現することができる。
図６（ｂ）は、ヒートスプレッダ２２１になる部分２２１Ａと信号電極２２になる部分２２Ａを作製した後に、フレーム部材２２０Ａの上にＤＡＦ２３を介して半導体素子３０を搭載する工程と、信号電極２２になる部分２２Ａと半導体素子３０とをボンディングワイヤ２４によって接続する工程を示す。
図６（ｃ）は、図６（ｂ）の工程により、半導体素子３０と信号電極２２になる部分２２Ａとがボンディングワイヤ２４によって接続された状態で、モールド成型技術により、樹脂製のカバー２５を作製する工程を示す。この樹脂製のカバー２５は、図示しない型を用いてモールド成型することによって作製される。半導体素子３０は、信号電極２２になる部分２２Ａとボンディングワイヤ２４によって接続された状態で、樹脂材料に浸漬され、樹脂材料が硬化してカバー２５となり、この状態で固定されている。
図６（ｄ）は、図６（ｃ）の工程により、半導体素子３０がカバー２５によって覆われた状態で、フレーム部材２２０Ａの下側の面をエッチングした状態を示す。このエッチング処理は、図６（ｃ）に示すフレーム部材２２０Ａ及びカバー２５を上下逆にし、マスクを用いたドライエッチングを行うことによって実現される。
このエッチング処理により、フレーム部材２２０Ａのうち、ヒートスプレッダ２２１になる部分２２１Ａ、及び、信号電極２２になる部分２２Ａが分離され、ヒートスプレッダ２２１及び信号電極２２が形成される。
なお、ヒートスプレッダ２２１及び信号電極２２は、エリアアレイ状に配列されている。
図６（ｅ）は、図６（ｄ）の工程により、エリアアレイ状にヒートスプレッダ２２１及び信号電極２２を作製した後に、ヒートスプレッダ２２１及び信号電極２２の先端にはんだボール２６を配設した状態を示す図である。はんだボール２６の配設は、図６（ｅ）に示す素子を上下逆にした状態で行えばよい。
なお、図６（ｅ）の工程終了後に、素子の個片化（シングレーション）を行うようにしてもよい。この場合、図６（ａ）〜図６（ｅ）の工程は、複数の素子に対して行われることになるため、素子の歩留まりを向上させることができる。
図６（ｅ）に示す素子を作製した後、はんだボール２６とはんだ１６（図１参照）とをリフローすることによってヒートシンク２２０と実装基板１０を接合すれば、図５に示す実施の形態２の半導体装置を得ることができる。
実施の形態２によれば、実施の形態１の半導体装置と同様に放熱経路における熱抵抗を低減でき、放熱性の向上、及び、実装信頼性の向上を図ることができることに加えて、ヒートシンク２２０を構成するヒートスプレッダ２２１が互いに分離された状態で樹脂製のカバー２５に保持されているため、ヒートシンク２２０がカバー２５に保持される面積が増え、半導体素子３０が剥離しにくくなる（耐剥離性の増大）。また、水分が溜まりにくくなるため、耐湿性を向上させることができる。
［実施の形態３］
図７は、実施の形態３の半導体装置の要部の断面構造を示す図である。
実施の形態３の半導体装置は、突出部２１を形成する代わりに、ヒートシンク３２０の実装面側にソルダレジスト３２７でパターニングすることにより、エリアアレイ状にはんだ実装領域を形成する点が実施の形態１の半導体装置と異なる。
なお、信号ピン３２２の構造は、実施の形態１の半導体装置と同一であり、実施の形態１のフレーム部材２０Ａに相当する１つのフレーム部材をエッチングすることにより、ヒートシンク３２０と信号ピン３２２が分離される。
ソルダレジスト３２７は、エリアアレイ状に配列されるはんだボール２６を配設する位置を除いた領域に形成されている。すなわち、ソルダレジスト３２７は、エリアアレイ状に配列される円形領域以外の領域に形成されるようにパターニングされている。このようにエリアアレイ状に配列されるソルダレジストの被形成領域は、はんだボール２６を実装するためのはんだ実装領域である。
このようにソルダレジスト３２７が形成されたヒートシンク３２０を用いて実装基板１０に実装すれば、実施の形態１の半導体装置と同様に放熱経路における熱抵抗を低減でき、放熱性の向上、及び、実装信頼性の向上を図ることができる。
なお、はんだボール２６は、ソルダレジスト３２７がパターニングされているため、ヒートシンク３２０の実装面側（図中下側の面）でブリッジが生じることを抑制することができる。
また、以上では、ヒートシンク３２０の実装面にソルダレジスト３２７をパターニングする形態について説明したが、ソルダレジスト３２７の代わりに、樹脂皮膜をパターニングしてはんだ実装領域を形成してもよい。
［実施の形態４］
図８は、実施の形態４の半導体装置の要部の断面構造を示す図である。
実施の形態４の半導体装置は、ソルダレジスト３２７の被形成領域（はんだ実装領域）にはんだボール２６を配設する代わりに、ヒートシンク３２０の実装面側にエリアアレイ状にはんだ４２６を配設する点が実施の形態３の半導体装置と異なる。
図８にははんだ４２６の断面構造を示すが、はんだ４２６は、球状のコア部材４２６Ａの表面にはんだ材料４２６Ｂを塗布したものである。コア部材４２６Ａは、リフロー時の温度で溶融しない樹脂又は金属で構成される。なお、実施の形態４の半導体装置では、はんだ実装領域は、ヒートシンク３２０の実装面にエリアアレイ状にはんだ４２６が配列される領域となる。なお、はんだ４２６は変形しにくいコア部材４２６Ａを含むため、実施の形態３のようにソルダレジスト３２７を形成する必要はない。
このように、はんだ４２６がエリアアレイ状に配設されたヒートシンク３２０を用いて実装基板１０に実装すれば、実施の形態１の半導体装置と同様に放熱経路における熱抵抗を低減でき、放熱性の向上、及び、実装信頼性の向上を図ることができる。
なお、はんだ４２６は、リフロー時の温度で溶融せず、かつ変形しにくいコア部材４２６Ａを含むため、ヒートシンク３２０の実装面側（図中下側の面）でブリッジが生じることを抑制することができる。
以上、本発明の例示的な実施の形態の半導体装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
実施の形態１の半導体装置の断面構造を示す図である。 実施の形態１の半導体装置の製造工程の一部を示す図であり、ヒートシンク２０の突出部２１の作製工程、信号電極２２の作製工程、及びはんだボール２６の搭載工程を示す図である。 実施の形態１の半導体装置の突出部２１及び信号電極２２の配列を示す図である。 実施の形態１の半導体装置の断面構造を示す図である。 実施の形態２の半導体装置の断面構造を示す図である。 実施の形態２の半導体装置の製造工程の一部を示す図であり、ヒートシンク２２０のヒートスプレッダ２２１の作製工程、信号電極２２の作製工程、及びはんだボール２６の搭載工程を示す図である。 実施の形態３の半導体装置の要部の断面構造を示す図である。 実施の形態４の半導体装置の要部の断面構造を示す図である。
符号の説明
１０ 実装基板
１０Ａ 実装面
１１ 金属部
１２ 放熱部
１３ ビア
１４ 放熱部
１５ 電極
１６ はんだ
２０ ヒートシンク
２０Ａ フレーム部材
２１ 突出部
２２ 信号ピン
２３ ＤＡＦ
２４ ボンディングワイヤ
２５ カバー
２６ はんだボール
３０ 半導体素子
２２０ ヒートシンク
２２０Ａ フレーム部材
２２１ ヒートスプレッダ
３２０ ヒートシンク
３２２ 信号ピン
３２７ ソルダレジスト
４２６ はんだ
４２６Ａ コア部材
４２６Ｂ はんだ材料

Claims (4)

  1. 放熱用又は配線用にパターニングされた金属部が実装面に配列される実装基板と、
    前記実装基板に搭載され、前記金属部に接続されるヒートシンクと、
    前記ヒートシンクの前記実装基板への実装面とは反対側の面に搭載される半導体素子と、
    前記ヒートシンクの前記実装基板への実装面がある側とは反対側において前記半導体素子を覆う樹脂製のカバーと
    を含み、
    前記ヒートシンクは、前記実装基板への実装面側に、エリアアレイ状に配列され、前記実装基板への実装面側に突出する複数の突出部を有し、前記複数の突出部のみが前記カバーから表出され、
    前記ヒートシンクと前記実装基板とは、前記突出部の先端に配設される第１はんだ部と、前記金属部に配設される第２はんだ部とが溶融接続されることによって接続される、半導体装置。
  2. 前記エリアアレイ状に配列される前記突起部の各々は互いに分離されており、
    前記分離された突起部の各々を保持する保持部材をさらに含む、請求項１に記載の半導体装置。
  3. 前記第１はんだ部ははんだボールであり、前記第２はんだ部は印刷はんだである、請求項１又は２に記載の半導体装置。
  4. フレーム部材の一方の面に半導体素子を搭載する工程と、
    モールド成型技術により、前記フレーム部材の前記一方の面側で前記半導体素子を覆い、前記フレーム部材の他方の面側を表出する樹脂製のカバーを作製する工程と、
    前記フレーム部材の前記他方の面側をエッチングして、エリアアレイ状に配列され、前記一方の面側から前記他方の面側への方向に突出するとともに、前記カバーから表出する複数の突出部を形成することにより、前記半導体素子を冷却するヒートシンクを前記フレーム部材から形成する工程と、
    前記複数の突出部の先端にはんだ部を配設する工程と
    を含む、半導体装置の製造方法。
JP2008316750A 2008-12-12 2008-12-12 半導体装置、及び、半導体装置の製造方法 Active JP5289921B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008316750A JP5289921B2 (ja) 2008-12-12 2008-12-12 半導体装置、及び、半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008316750A JP5289921B2 (ja) 2008-12-12 2008-12-12 半導体装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010141175A JP2010141175A (ja) 2010-06-24
JP5289921B2 true JP5289921B2 (ja) 2013-09-11

Family

ID=42351038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008316750A Active JP5289921B2 (ja) 2008-12-12 2008-12-12 半導体装置、及び、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5289921B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050111B1 (ja) * 2011-03-30 2012-10-17 株式会社東芝 テレビジョン装置および電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132441A (ja) * 1992-10-19 1994-05-13 Sony Corp 樹脂封止型半導体装置及びその製造方法
JPH08255851A (ja) * 1995-03-17 1996-10-01 Toshiba Corp 半導体用パッケージ
JP2679681B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
JPH10200010A (ja) * 1997-01-10 1998-07-31 Dainippon Printing Co Ltd 表面実装型半導体装置用のリードフレーム部材および該リードフレーム部材を用いた表面実装型半導体装置
JP3947292B2 (ja) * 1998-02-10 2007-07-18 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
KR100250145B1 (ko) * 1997-08-18 2000-03-15 유무성 비지에이반도체패키지와그제조방법
JPH1174404A (ja) * 1997-08-28 1999-03-16 Nec Corp ボールグリッドアレイ型半導体装置
JP2001352021A (ja) * 2000-06-07 2001-12-21 Sony Corp 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP2002158315A (ja) * 2000-09-06 2002-05-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4248528B2 (ja) * 2002-10-24 2009-04-02 パナソニック株式会社 リードフレーム及び該リードフレームを用いる樹脂封止型半導体装置の製造方法
JP3988629B2 (ja) * 2002-11-21 2007-10-10 株式会社日立製作所 電子装置
JP4533875B2 (ja) * 2006-09-12 2010-09-01 株式会社三井ハイテック 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010141175A (ja) 2010-06-24

Similar Documents

Publication Publication Date Title
JP4850184B2 (ja) 標準占有面積を含む半導体ダイパッケージ及びその製造方法
JP5442368B2 (ja) 直付リード線を備えるｉｃチップパッケージ
US7960827B1 (en) Thermal via heat spreader package and method
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
US7812442B2 (en) High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same
US8482134B1 (en) Stackable package and method
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
JP2008091714A (ja) 半導体装置
US10879143B2 (en) Method of manufacturing semiconductor devices, corresponding device and circuit
TW201537719A (zh) 堆疊型半導體封裝
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
US7554194B2 (en) Thermally enhanced semiconductor package
JP2009283828A (ja) 半導体装置および半導体装置の製造方法
US20120306064A1 (en) Chip package
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
JP5289921B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2007036035A (ja) 半導体装置
JP4137981B2 (ja) 半導体装置の製造方法
US20070054438A1 (en) Carrier-free semiconductor package with stand-off member and fabrication method thereof
KR20190070717A (ko) 반도체 패키지 및 이들의 제조 방법
CN216250701U (zh) 具散热器件的芯片封装结构
JP2012142486A (ja) 半導体装置
JP7161904B2 (ja) 半導体装置の製造方法
JP2002064174A (ja) 半導体装置及びその製造方法
JP2000068423A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130605

R151 Written notification of patent or utility model registration

Ref document number: 5289921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250