CN216250701U - 具散热器件的芯片封装结构 - Google Patents
具散热器件的芯片封装结构 Download PDFInfo
- Publication number
- CN216250701U CN216250701U CN202122769842.1U CN202122769842U CN216250701U CN 216250701 U CN216250701 U CN 216250701U CN 202122769842 U CN202122769842 U CN 202122769842U CN 216250701 U CN216250701 U CN 216250701U
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- heat dissipation
- circuit layer
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Abstract
本实用新型的具散热器件的芯片封装结构包含第一衬底、第二衬底、芯片及导热件,芯片设置于第一衬底及第二衬底之间,且设置于第一衬底的线路层结构的上表面上,第一衬底还具有散热器件,突出设置于该线路层结构的上表面上并与芯片的底面直接接触;第二衬底包含辅助散热器件;该导热件设置于第一衬底及该第二衬底之间并分别与散热器件及辅助散热器件连接,散热器件、导热件、辅助散热器件形成芯片的散热通道,提高芯片的散热效率。
Description
技术领域
本实用新型是一种芯片封装结构,尤指一种具散热器件的芯片封装结构。
背景技术
请参阅图5所示,现有的模压嵌入式芯片封装(Molded Embedded Package;MEP)包含有一第一衬底91、一第二衬底92、及一芯片93。该芯片设置于该第一衬底91及该第二衬底92之间,该芯片93的多个引脚931与第一衬底的表面线路层911的芯片焊垫9111连接,使得芯片93与该第一衬底91的线路层911导通。该第一衬底91的表面线路层911还包含有用于与第二衬底92连接的第一连接焊垫9112。该第二衬底92叠设于该芯片93上,该第二衬底92朝向该第一衬底91的表面设置有多个第二连接焊垫921。该第一衬底91的第一连接焊垫9112与该第二衬底92的第二连接焊垫921的位置相互对应,且通过一导通连接件94互相导通连接,以将该芯片93夹设于第一衬底91及第二衬底92之间,且该芯片93通过第一衬底91的线路层911、导通连接件94连接第二衬底的线路层。该第一衬底91及第二衬底92之间的间隙还会填入封装胶体95,以包覆芯片93并完成封装。
由于在所述现有的模压嵌入式芯片封装中,芯片93夹设于第一衬底91及第二衬底92之间并被封装胶体95包覆,无法与外部空气接触,导致芯片在运作时散热不易而容易温度过高,故现有的模压嵌入式芯片封装技术需进一步改善。
实用新型内容
有鉴于现有的模压嵌入式芯片封装技术导致内嵌的芯片运作时散热效果不佳,容易有过温的风险,本实用新型提供一种具散热器件的芯片封装结构,包含有:一第一衬底,包含:一线路层结构,具有一上表面;一散热器件,突出设置于该线路层结构的上表面上;一第二衬底,设置于该第一衬底的该线路层结构的上表面的一侧,包含:一辅助散热器件,贯穿该第二衬底;一芯片,设置于该第一衬底及该第二衬底之间,且设置于该第一衬底的线路层结构的上表面上,具有一底面及一顶面,该底面朝向该线路层结构的上表面,且与该散热器件的表面直接接触;一导热件;其中,该导热件设置于该第一衬底及该第二衬底之间,且该第二衬底的辅助散热器件通过该导热件连接该第一衬底的散热器件,使芯片与该辅助散热器件之间形成热传导。
在一实施例中,该第一衬底的该线路层结构包含多个芯片焊垫,该多个芯片焊垫露出于该线路层结构的上表面;该芯片包含多个引脚,设置于该芯片的底面,且各该引脚与该线路层结构的各该芯片焊垫连接;其中,该散热器件对应设置于各该芯片焊垫之间及外围。
在一实施例中,该线路层结构包含:一表面介电层,位于该线路层结构的上表面;一表面线路层,包含该多个芯片焊垫;其中,该表面线路层内嵌于该表面介电层内且露出于该上表面。
在一实施例中,该散热器件包含:一图案化种子层,设置于该线路层结构的上表面上,且是设置于该表面介电层上;一增厚层,设置于该图案化种子层上。
在一实施例中,该导热件是一金属柱,具有相对两端,该导热件的其中一端与该第一衬底的散热器件直接连接,另一端与该与该第二衬底的辅助散热器件连接。
在一实施例中,该散热器件与该多个芯片焊垫电性分离。
在一实施例中,该第二衬底包含:一核心层,具有相对的一上表面及一下表面,且具有一穿孔;该核心层的下表面朝向线路层结构的上表面;该辅助散热器件包含一连接部及一散热部,该连接部设置于该核心层的下表面,该散热部设置于该核心层的上表面,该连接部及该散热部通过该穿孔连接以贯穿该第二衬底,该连接部通过该导热件与该第一衬底的散热器件形成热接触。
在一实施例中,进一步包含:一衬底连接件;其中,该第一衬底的该线路层结构还包含一第一连接焊垫,露出于该线路层结构的上表面;该第二衬底包含一第二连接焊垫,设置于该核心层的下表面;该第一连接焊垫通过该衬底连接件电连接该第二连接焊垫。
在一实施例中,该散热器件、该导热件、该辅助散热器件的材料是铜金属。
本实用新型的具散热器件的芯片封装结构进一步在承载芯片的第一衬底的线路层结构上与芯片之间设置一散热器件,该散热器件不仅与该芯片的底面直接接触,还通过一导热件连接到贯穿第二衬底的辅助散热器件形成散热通道。如此一来,该芯片在运作时的热能由直接接触的第一衬底的散热器件,通过该导热件将热能传导至第二衬底的辅助散热器件,并穿过第二衬底向外散热,有效降低芯片过热的危险。
附图说明
图1是本实用新型具散热器件的芯片封装结构的剖面示意图;
图2A至图2H是本实用新型具散热器件的芯片封装结构中的第一衬底的制作流程侧视剖面示意图;
图3是本实用新型具散热器件的芯片封装结构中的第一衬底的局部俯视平面示意图;
图4A至图4F是本实用新型具散热器件的芯片封装结构的组装流程侧视剖面示意图;
图5是现有技术的模压嵌入式芯片封装结构的一侧视剖面示意图。
具体实施方式
请参阅图1所示,本实用新型的具散热器件的芯片封装结构包含有一第一衬底10、一第二衬底20、一芯片30及至少一导热件40。其中,该第一衬底10包含一线路层结构11及一散热器件12,该线路层结构11具有相对的一上表面11A及一下表面11B,且该散热器件12突出设置于该线路层结构11的上表面11A上。该芯片30位于该第一衬底10及该第二衬底20之间,且设置于线路层结构11的上表面11A上,具有一顶面30A及一底面30B,该芯片30以该底面30B朝向该线路层结构11的上表面11A,且该底面30B与该散热器件12的表面直接接触。该第二衬底20设置于该第一衬底10的线路层结构11及该芯片30的顶面30A上,包含有一辅助散热器件21,该导热件40设置于该第一衬底10及该第二衬底20之间,且该第二衬底20的辅助散热器件21通过该导热件40连接该第一衬底10的散热器件12。较佳的,该散热器件12、该导热件40、该辅助散热器件21的材料是铜金属。
以下进一步说明本实用新型的具散热器件的芯片封装结构的制作流程。
请参阅图2A所示,首先,准备一复合基板50,该复合基板50包含有基材51及至少一铜箔层52;较佳的,该复合基板50在基材51的相对二面分别设置有铜箔层52,而在以下形成线路层、压合介电层等线路工艺时,同时在基材51相对二面的铜箔层52上进行,以在将铜箔与基材51分离后同时完成二组第一衬底10,提高工艺效率。较佳的,该铜箔层52是一分离型铜箔层52。以下说明是以在其中一铜箔层52上的工艺为例。
请参阅图2B所示,在该铜箔层52上形成一表面线路层111,该表面线路层111中包含有多个芯片焊垫1111,以及至少一第一连接焊垫1112。该至少一第一连接焊垫1112用于与第二衬底20的第二连接焊垫对应连接。
请参阅图2C所示,在该表面线路层111上压合一表面介电层112,使得该表面线路层111嵌入于该表面介电层112内。
此外,如图2C还可进一步在该表面线路层111、表面介电层112上进行额外的线路增层工艺,以形成至少一增层线路层113。图2C是以二层增层线路层113为例,该多个增层线路层113与该表面线路层111互相电连接。
请参阅图2D所示,将该铜箔层52由该基材51分离,使得完成的表面线路层111、表面介电层112、增层线路层113由该基材51分离,并且使得该铜箔层52原来与该基材51黏合的一表面52A露出。
请参阅图2E所示,在该铜箔层52上设置一第一光刻胶层531,并且以曝光、显影等步骤图案化该第一光刻胶层531,使得图案化的第一光刻胶层531形成该散热器件12的图案。在进行此一步骤时,还同时在最外侧的增层线路层113上覆盖一保护光刻胶层532,以在接下来的刻蚀步骤中保护该最外侧的增层线路层113。
请参阅图2F所示,进行刻蚀工艺以移除未被该图案化的第一光刻胶层531覆盖的部分的铜箔层52,形成一图案化铜箔层521,并且移除该图案化的第一光刻胶层531以及覆盖于最外侧的增层线路层113上的保护光刻胶层532。该图案化铜箔层521位于各该芯片焊垫1111之间及外周围,且与各该芯片焊垫1111之间有一间隙,即并未与各该芯片焊垫1111连接。该图案化铜箔层521露出原先与铜箔层52邻接的表面线路层111及部分的表面介电层112。该图案化铜箔层521即作为该散热器件12的一图案化种子层121,因此,该图案化铜箔层521的形状是根据散热器件12的形状决定。该表面线路层111及表面介电层112原先与铜箔层52邻接的该表面即为前述该第一衬底10的上表面11A。
请参阅图2G所示,在前一步骤中露出的表面线路层111、表面介电层112及图案化铜箔层521上覆盖一第二光刻胶层533,并图案化该第二光刻胶层533,使得该第二光刻胶层533露出该图案化铜箔层521。在此一步骤中,较佳的是同时在最外侧的增层线路层113上覆盖另一保护光刻胶层534,以在接下来的电镀步骤中保护该最外侧的增层线路层113。
请参阅图2H所示,进行一电镀工艺,以在该图案化种子层121上设置一增厚层122,并且移除前一步骤设置的第二光刻胶层533及增层线路层113上的保护光刻胶层534。其中,该图案化种子层121与该增厚层122的结合即为该散热器件12。至此,已完成本实用新型的具散热器件12的芯片30封装结构中的第一衬底10。
根据上述工艺,本实用新型的芯片封装结构的该第一衬底10的线路层结构11包含有该表面介电层112及该表面线路层111,该表面线路层111中包含有该多个芯片焊垫1111及至少一第一连接焊垫1112。该表面线路层111及其中的芯片焊垫1111、第一连接焊垫1112内嵌于该表面介电层112中。该散热器件12突起设置于该表面介电层112上,且由该图案化种子层121及其上的增厚层122形成,对应设置于该多个芯片焊垫1111之间及芯片焊垫1111周围。
本实用新型的具散热器件的芯片封装结构的第一衬底10的工艺在将已完成的线路层结构11由铜箔层52与基材51分离后,不直接刻蚀移除铜箔层52,而是进一步对该铜箔层52进行图案化,图案化铜箔层521则作为该散热器件12的图案化种子层121,并借由电镀将该图案化种子层121增厚,形成位于各该芯片焊垫1111之间及周围的散热器件12。如此一来,该散热器件12突起于表面介电层112的表面(即:线路层结构11的上表面11A)上,以在将芯片30连接于该多个芯片焊垫1111后,该芯片30的底面30B与突起的散热器件12形成热接触。
请参阅图3所示,图3为该第一衬底10的一局部俯视图。其中,该散热器件12设置于各该芯片焊垫1111之间及外围以露出各该芯片焊垫1111,且该散热器件12与各该芯片焊垫1111之间有一间隙,故该散热器件12与各该芯片焊垫1111之间是电性分离的。该散热器件12上定义有一芯片设置区12A,以及位于芯片设置区12A外的至少一导热件连接区12B,且较佳为多个导热件连接区12B。该芯片设置区12A供与该芯片30底面30B接触,该至少一导热件连接区12B供连接该导热件40的一端。接下来将进一步说明该第一衬底10与该芯片30、该导热件40、该第二衬底20之间的组装工艺。
请参阅图4A所示,先在该线路层结构11的上表面11A上设置一第一防焊层61,该第一防焊层61经曝光、显影等图案化工艺后具有多个开口,以露出各该芯片焊垫1111及第一连接焊垫1112。此外,还可在该最外层的增层线路层113上设置一第二防焊层62。
请参阅图4B所示,在各该芯片焊垫1111上设置焊接材63,该焊接材63例如是焊锡。
其中,由于该散热器件12位于该表面介电层112上对应各该芯片焊垫1111之间及外围设置,因此在设置焊接材63时,该散热器件12在各该芯片焊垫1111之间形成阻隔,阻挡一芯片焊垫1111上的焊接材63如因锡量过多或爬锡等工艺缺陷连接到相邻的芯片焊垫1111上,避免相邻的二芯片焊垫1111之间形成短路。
请参阅图4C所示,借由该多个焊接材63将该芯片30的各该引脚31与各该芯片焊垫1111连接,使得该芯片30与该表面线路层111完成电连接,且该芯片30的底面30B与该散热器件12直接接触。
请参阅图4D所示,将该导热件40的一端与该散热器件12连接。该导热件40例如是一铜金属柱,具有相对的一第一端41及一第二端42,该导热件40的其中一端41与该散热器件12连接,例如是以超音波熔接的方式直接连接于如图3所示的该预设的导热件连接区12B中,而第二端42则向上延伸,以供与该第二衬底20的辅助散热器件21连接。
请参阅图4E所示,在该第一衬底10的第一连接焊垫1112上设置一衬底连接件64,并且提供该第二衬底20。其中,该衬底连接件64例如为一铜核锡球,包含有一铜核心641及包裹于铜核心外的焊接材642,该焊接材642例如为焊锡。其中,该第二衬底20包含有该辅助散热器件21、一核心层22及至少一第二连接焊垫23。该核心层22具有一上表面22A及一下表面22B,该下表面22B朝向该芯片30的顶面30A及第一衬底10的线路层结构11的上表面11A。该辅助散热器件21包含有一连接部211及一散热部212,该连接部211设置于该核心层22的下表面22B,且位置对应该导热件40的另一端,该散热部212设置于该核心层22的上表面11A,该连接部211及该散热部212通过该核心层22的一穿孔220相互连接,使得该辅助散热器件21贯穿该第二衬底20,以形成散热通道。较佳的,该第二衬底20还包含有预先设置于该连接部211表面及第二连接焊垫23表面的焊接材63。
请参阅图4F所示,将该第二衬底20与该第一衬底10连接。其中,该第二衬底20的第二连接焊垫23借由焊接材63与衬底连接件64相连接,使得第二衬底20中的线路层通过该衬底连接件64、第一衬底10的第一连接焊垫1112与第一衬底10中的线路层形成电连接。而该辅助散热器件21的连接部211通过焊接材63与导热件40的第二端42相连接,使得第二衬底20的辅助散热器件21、导热件40、第一衬底10的散热器件12形成热传导,构成由芯片30的底面30B通向外部的散热通道。
综上所述,本实用新型的具散热器件的芯片封装结构在第一衬底10的表面介电层112的表面上设置有散热器件12,以在芯片30连接于该多个芯片焊垫1111后,芯片30的底面30B可以与该散热器件12直接接触。进一步的,该散热器件12还通过至少一导热件40连接至第二衬底20的辅助散热器件21,该辅助散热器件21包含设置于第二衬底20的核心层22的下表面22B的连接部211,以及设置于核心层22的上表面22A的散热部212,两者通过核心层22中的穿孔220连接。如此一来,该芯片30在运作时的热能通过底面30B传导至散热器件12、导热件40、辅助散热器件21的连接部211,最后由辅助散热器件21的散热部212向外发散,使得芯片30的热能借由此一热通道导向外部空间,有效增加芯片30的散热效率。
以上所述仅是本实用新型的实施例而已,并非对本实用新型做任何形式上的限制,虽然本实用新型已以实施例揭露如上,然而并非用以限定本实用新型,任何本领域技术人员,在不脱离本实用新型技术方案的范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。
Claims (9)
1.一种具散热器件的芯片封装结构,其特征在于,包含有:
一第一衬底,包含:
一线路层结构,具有一上表面;
一散热器件,突出设置于该线路层结构的上表面上;
一第二衬底,设置于该第一衬底的该线路层结构的上表面的一侧,包含:
一辅助散热器件,贯穿该第二衬底;
一芯片,设置于该第一衬底及该第二衬底之间,且设置于该第一衬底的线路层结构的上表面上,具有一底面及一顶面,该底面朝向该线路层结构的上表面,且与该散热器件的表面直接接触;
一导热件;其中,
该导热件设置于该第一衬底及该第二衬底之间,分别与散热器件及辅助散热器件连接,使芯片与该辅助散热器件之间形成热传导。
2.如权利要求1所述的具散热器件的芯片封装结构,其特征在于,
该第一衬底的该线路层结构包含多个芯片焊垫,该多个芯片焊垫露出于该线路层结构的上表面;
该芯片包含多个引脚,设置于该芯片的底面,且各该引脚与该线路层结构的各该芯片焊垫连接;其中,
该散热器件对应设置于各该芯片焊垫之间及外围。
3.如权利要求2所述的具散热器件的芯片封装结构,其特征在于,该线路层结构包含:
一表面介电层,位于该线路层结构的上表面;
一表面线路层,包含该多个芯片焊垫;其中,该表面线路层内嵌于该表面介电层内且露出于该上表面。
4.如权利要求3所述的具散热器件的芯片封装结构,其特征在于,该散热器件包含:
一图案化种子层,设置于该线路层结构的上表面上,且是设置于该表面介电层上;
一增厚层,设置于该图案化种子层上。
5.如权利要求1所述的具散热器件的芯片封装结构,其特征在于,该导热件是一金属柱,具有相对两端,该导热件的其中一端与该第一衬底的散热器件连接,另一端与该第二衬底的辅助散热器件连接。
6.如权利要求2所述的具散热器件的芯片封装结构,其特征在于,该散热器件与该多个芯片焊垫电性分离。
7.如权利要求1所述的具散热器件的芯片封装结构,其特征在于,该第二衬底包含:
一核心层,具有相对的一上表面及一下表面,且具有一穿孔;该核心层的下表面朝向线路层结构的上表面;
该辅助散热器件包含一连接部及一散热部,该连接部设置于该核心层的下表面,该散热部设置于该核心层的上表面,该连接部及该散热部通过该穿孔连接以贯穿该第二衬底,该连接部通过该导热件与该第一衬底的散热器件形成热传导。
8.如权利要求7所述的具散热器件的芯片封装结构,其特征在于,进一步包含:
一衬底连接件;其中,
该第一衬底的该线路层结构还包含一第一连接焊垫,露出于该线路层结构的上表面;
该第二衬底包含一第二连接焊垫,设置于该核心层的下表面;该第一连接焊垫通过该衬底连接件电连接该第二连接焊垫。
9.如权利要求1所述的具散热器件的芯片封装结构,其特征在于,该散热器件、该导热件、该辅助散热器件的材料是铜金属。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122769842.1U CN216250701U (zh) | 2021-11-12 | 2021-11-12 | 具散热器件的芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122769842.1U CN216250701U (zh) | 2021-11-12 | 2021-11-12 | 具散热器件的芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216250701U true CN216250701U (zh) | 2022-04-08 |
Family
ID=80995466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122769842.1U Active CN216250701U (zh) | 2021-11-12 | 2021-11-12 | 具散热器件的芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216250701U (zh) |
-
2021
- 2021-11-12 CN CN202122769842.1U patent/CN216250701U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100490140C (zh) | 双规引线框 | |
JP3817453B2 (ja) | 半導体装置 | |
KR100324333B1 (ko) | 적층형 패키지 및 그 제조 방법 | |
JP6076653B2 (ja) | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 | |
KR100432715B1 (ko) | 방열부재를 갖는 인쇄회로기판 및 그 제조방법 | |
US7790515B2 (en) | Semiconductor device with no base member and method of manufacturing the same | |
KR100374241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TWI413223B (zh) | 嵌埋有半導體元件之封裝基板及其製法 | |
JP6021504B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
US7579676B2 (en) | Leadless leadframe implemented in a leadframe-based BGA package | |
KR20060063654A (ko) | 칩 내장 기판의 제조 방법 | |
JP4545022B2 (ja) | 回路装置およびその製造方法 | |
CN107039387B (zh) | 引线框架、半导体装置及引线框架的制造方法 | |
JP2829925B2 (ja) | 半導体パッケージ及び電子回路盤 | |
CN201247772Y (zh) | 线路板 | |
KR19990083251A (ko) | 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법 | |
US11302623B2 (en) | Electronic device | |
CN216250701U (zh) | 具散热器件的芯片封装结构 | |
JP2006156574A (ja) | 回路装置およびその製造方法 | |
JPH09326450A (ja) | 半導体装置およびその製造方法 | |
JP2810130B2 (ja) | 半導体パッケージ | |
TWM624148U (zh) | 具散熱元件的晶片封裝結構 | |
JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
KR100239387B1 (ko) | 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
JP2947563B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |