CN201247772Y - 线路板 - Google Patents

线路板 Download PDF

Info

Publication number
CN201247772Y
CN201247772Y CN 200820131010 CN200820131010U CN201247772Y CN 201247772 Y CN201247772 Y CN 201247772Y CN 200820131010 CN200820131010 CN 200820131010 CN 200820131010 U CN200820131010 U CN 200820131010U CN 201247772 Y CN201247772 Y CN 201247772Y
Authority
CN
China
Prior art keywords
layer
wiring board
face
heat radiation
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200820131010
Other languages
English (en)
Inventor
吴明豪
张振铨
李少谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN 200820131010 priority Critical patent/CN201247772Y/zh
Application granted granted Critical
Publication of CN201247772Y publication Critical patent/CN201247772Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种线路板,其包括第一线路层、第二线路层、绝缘层以及散热块体。第一线路层包括多条第一布线以及散热层,而第二线路层包括多条第二布线。绝缘层配置于第一线路层与第二线路层之间。散热块体配置于第一线路层与第二线路层之间。散热凸块具有顶面、相对顶面的底面以及连接顶面与底面之间的侧面,其中绝缘层覆盖侧面,而散热层覆盖底面。第二线路层暴露出顶面,且第二线路层的表面实质上与顶面切齐。

Description

线路板
技术领域
本实用新型涉及一种线路板及其工艺,且特别涉及一种具有散热结构(heat dissipation structure)的线路板及其工艺。
背景技术
现在很多芯片(chip)在运作时会产生大量的热能,而这些热能会使得芯片的温度上升,进而发生过热的情形。这除了会使得芯片不能正常地运作,甚至导致芯片永久性的损坏之外,甚至过热会导致在封装材与线路板基材的热膨胀程度不一致情形,使相异材质间的界面断裂产生细缝,或直接冲击元件与线路板间的电性连接强度,而该情形将使得产品可靠度急速恶化。为了避免芯片发生过热的情形,目前已发展出具有散热结构的芯片封装载板(chippackage carrier),以避免芯片发生过热的情形。
图1A至图1D是已知一种芯片封装载板的工艺的流程示意图。关于已知具有散热结构的芯片封装载板以及其工艺,请先参阅图1A。首先,提供铜箔基板(Copper Clad Laminate,CCL)110,其包括二层铜箔112a、112b以及树脂层114,其中树脂层114配置于铜箔112a与铜箔112b之间。
请参阅图1B,接着,利用线路板工艺所使用的钻孔机对铜箔基板110进行机械钻孔,以形成多个贯孔H1。之后,进行通孔电镀工艺(Plating ThroughHole,PTH),以在这些贯孔H1中形成多个金属柱120,而中这些金属柱120连接于铜箔112a与铜箔112b之间。
请参阅图1B与图1C,之后,对这些铜箔112a、112b进行光刻与蚀刻工艺,以形成二铜线路层112a’、112b’。铜线路层112a’包括多条铜布线T1,而铜线路层112b’包括多条铜布线T2,其中这些金属柱120与这些铜布线T1、T2电性绝缘。
请参阅图1D,接着,涂布二防焊层130a、130b。防焊层130a局部覆盖铜线路层112a’,而防焊层130b局部覆盖铜线路层112b’,其中防焊层130a与防焊层130b皆暴露这些金属柱120的二端面。在形成防焊层130a与130b之后,已知的芯片封装载板100已制造完成。在芯片封装载板100完成之后,将芯片10组装在芯片封装载板100上,其中这些金属柱120连接于芯片10。如此,这些金属柱120得以帮助芯片10所产生的热能排出。
由于这些金属柱120是藉由一般线路板工艺所使用的钻孔机而形成,因此这些金属柱120的直径很小,大约在0.5厘米以下。为了提高芯片封装载板100的散热能力,通常会形成大量的金属柱120来增加散热能力。然而,金属柱120的数量越多,上述钻孔机的钻孔次数也越多。这样会大幅增加制造芯片封装载板100所需的时间与制造成本。
实用新型内容
本实用新型提供一种线路板,其可以用来组装芯片。
本实用新型提出一种线路板,其包括第一线路层、第二线路层、绝缘层以及散热块体。第一线路层包括多条第一布线以及散热层,而第二线路层包括多条第二布线。绝缘层配置于第一线路层与第二线路层之间。散热块体配置于第一线路层与第二线路层之间。散热凸块具有顶面、相对顶面的底面以及连接顶面与底面之间的侧面,其中绝缘层覆盖侧面,而散热层覆盖底面。第二线路层暴露出顶面,且第二线路层的表面实质上与顶面切齐。
在本实用新型的一实施例中,上述顶面的宽度超过3厘米。
在本实用新型的一实施例中,上述散热块体的厚度介于80至125微米。
在本实用新型的一实施例中,上述顶面的面积小于底面的面积。
在本实用新型的一实施例中,上述散热块体包括金属凸块以及阻障层。阻障层配置于金属凸块与散热层之间,其中金属凸块从阻障层朝向顶面渐缩。
在本实用新型的一实施例中,上述阻障层的材料选自于由镍、铝、锡、金、铬以及钛所组成的群组。
在本实用新型的一实施例中,上述散热块体与这些第一布线及这些第二布线电性绝缘。
在本实用新型的一实施例中,上述线路板还包括导热层,其中导热层配置于顶面上,并连接散热块体与第二线路层。
在本实用新型的一实施例中,上述线路板还包括连接散热层的散热鳍片。
在本实用新型的一实施例中,上述线路板还包括第一防焊层以及第二防焊层。第一防焊层覆盖第一线路层,并暴露散热层。第二防焊层覆盖第二线路层,并暴露散热块体的顶面。
本实用新型因采用上述散热块体,使电子元件(例如芯片)所产生的热能透过散热块体而快速地排出至外界环境中,以有效降低电子元件的温度。这样可以避免芯片过热,以防止芯片不能正常地运作,甚至更可以防止芯片永久性的损坏。
为让本实用新型的上述特征和优点能更明显易懂,下文特举一些实施例,并配合附图,作详细说明如下。
附图说明
图1A至图1D是已知一种芯片封装载板的工艺的流程示意图。
图2A是本实用新型一实施例的线路板的俯视示意图。
图2B是图2A中的线路板在组装电子元件后的线I-I的剖面示意图。
图3A至图3H是图2A中的线路板的工艺的流程示意图。
图4A是本实用新型另一实施例的线路板的俯视示意图。
图4B是图4A中的线路板在组装电子元件后的线J-J的剖面示意图。
图5A至图5C是图4A中的线路板的工艺的流程示意图。
附图标记说明
10:芯片                         20:电子元件
100:芯片封装载板                110:铜箔基板
112a、112b:铜箔                 112a’、112b’:铜线路层
114:树脂层                      120:金属柱
130a、130b:防焊层               200、400:线路板
202:复合金属板                  210、410:第一线路层
210’、410’:第一导电层         212、412:第一布线
214、414:散热层                 220、420:第二线路层
220’、420’:第二导电层         220a’、312a:表面
222:第二布线                    230:绝缘层
240:散热块体                    240a:顶面
240b:底面                       240c:侧面
242:金属凸块                    242’、430’:金属层
244:阻障层                      244’:阻障材料层
250、450:第一防焊层             260、460:第二防焊层
312:导电材料层                  314:胶合层
430:导热层                      470:散热鳍片
D:厚度                          H1:贯孔
H2、H3:开口                     L1:长度
L2:宽度                         R:溢胶
S:焊球                          T1、T2:铜布线
具体实施方式
图2A是本实用新型一实施例的线路板的俯视示意图,而图2B是图2A中的线路板在组装电子元件后的线I-I的剖面示意图。请参阅图2A与图2B,线路板200包括第一线路层210、第二线路层220、绝缘层230以及散热块体240,其中绝缘层230与散热块体240皆配置于第一线路层210与第二线路层220之间。
第一线路层210包括多条第一布线212,而第二线路层220包括多条第二布线222,其中散热块体240与这些第一布线212及这些第二布线222电性绝缘。散热块体240具有顶面240a、底面240b以及侧面240c。顶面240a相对于底面240b,而侧面240c连接于顶面240a与底面240b之间。绝缘层230覆盖侧面240c,而第二线路层220暴露出顶面240a。另外,第二线路层220的表面实质上与顶面240a切齐。
第一线路层210还包括散热层214,其中散热层214覆盖底面240b,且散热层214的表面暴露于外界环境中。在图2B的实施例中,散热层214可以全面性地覆盖底面240b,而且散热层214的边缘可以实质上与底面240b的边缘切齐,即散热层214的面积实质上等于底面240b的面积。
电子元件20可配置顶面240a上,并能连接至散热块体240,以使电子元件20组装于线路板200上。电子元件20可以是芯片、芯片封装体(即已封装后的芯片)或无源元件(例如电容、电感及电阻)。当电子元件20为芯片时,线路板200可以是一种芯片封装载板。当电子元件20为芯片封装体时,线路板200可以是一种组装芯片封装体的线路板。此外,电子元件20可以透过引线接合的方式(wire bond)来电性连接线路板200。
由于电子元件20能连接至散热块体240,因此电子元件20所产生的热能可以透过散热块体240快速地传递至散热层214。之后,通过散热层214,热能得以排出至外界环境中。这样可以降低电子元件20的温度,以避免电子元件20过热。另外,电子元件20可以透过多个焊球S或其他接合方式(例如引线接合)来电性连接线路板200以外的另一个线路板(未绘示)。
散热块体240的顶面240a的宽度可超过3厘米。举例而言,顶面240a与底面240b的形状可为四边形,而顶面240a的长度L1与宽度L2皆可超过3厘米,如图2A所示。
相较于已知技术中的各个金属柱120而言(请参考图1D),散热块体240的顶面240a具有较大的面积,而电子元件20与顶面240a之间存有较大的接触面积。这样可以大幅提高线路板200的散热能力,以有效降低电子元件20的温度。此外,散热块体240的厚度D可介于80至125微米。
值得一提的是,在其他未绘示的实施例中,顶面240a与底面240b的形状亦可为圆形、矩形、正方形、三角形或是其他适当形状。当顶面240a的形状为圆形时,顶面240a的直径可超过3厘米。当顶面240a的形状为三角形时,顶面240a的任何一边的边长可超过5厘米。
在本实施例中,散热块体240包括金属凸块242以及阻障层244,其中阻障层244配置于金属凸块242与散热层214之间。金属凸块242、第一线路层210以及第二线路层220三者的材料可以都相同,而阻障层244的材料则与金属凸块242的材料不同。详言的,阻障层244的材料可包括镍、铝、锡、金、铬、钛或这些金属材料的任意组合,而金属凸块242的材料可包括铜、银或其他导热性佳的金属材料。
另外,线路板200还包括第一防焊层250以及第二防焊层260。第一防焊层250覆盖第一线路层210,并暴露散热层214。第二防焊层260覆盖第二线路层220,并暴露散热块体240的顶面240a。
以上仅介绍线路板200的结构,接下来将配合图3A至图3H,以详细介绍线路板200的工艺。
图3A至图3H是图2A中的线路板的工艺的流程示意图。有关本实施例的线路板的工艺,请先参阅图3C,首先,形成散热块体240于第一导电层210’上。本实施例的散热块体240的形成方法有多种,而图3A至图3C仅绘示其中一种散热块体240的形成方法。因此,在此强调,图3A至图3C所示的散热块体240的形成方法仅供举例说明,并非限定本实用新型。
请参阅图3A,关于图3A至图3C所示的散热块体240的形成方法,首先,提供复合金属板202,其包括第一导电层210’、金属层242’以及阻障材料层244’,其中阻障材料层244’位于第一导电层210’与金属层242’之间。
第一导电层210’与金属层242’二者可以是相同的材料,而阻障材料层244’的材料则与金属层242’的材料不同。详言的,阻障材料层244’的材料可以包括镍、铝、锡、金、铬、钛或这些金属材料的任意组合,而金属层242’的材料可包括铜、银或其他导热性佳的金属材料。
请参阅图3A与图3B,接着,移除部份金属层242’,以形成金属凸块242,其中移除部份金属层242’的方法可包括光刻与蚀刻工艺,而此蚀刻工艺可以是湿式蚀刻工艺。
请参阅图3B与图3C,接着,以金属凸块242为掩模,移除部份阻障材料层244’,以形成阻障层244,其中移除部份阻障材料层244’的方法可包括蚀刻工艺,且此蚀刻工艺也可以是湿式蚀刻工艺。由于阻障材料层244’的材料与金属层242’的材料不同,因此移除部份金属层242’以及移除部份阻障材料层244’二者所采用的蚀刻药液皆不相同。
举例而言,金属层242’的材料可包括铜,而阻障材料层244’的材料可包括镍或铝。因此,移除部份金属层242’所使用的蚀刻药液可以是碱性蚀刻液,而材料为镍或铝的阻障材料层244’因为具有难以被碱性蚀刻液侵蚀的特性,所以能有效地保护第一导电层210’。
承上述,当移除部份阻障材料层244’时,可以采用碱性蚀刻液以外且不会侵蚀金属凸块242与第一导电层210’的蚀刻药液。如此,当阻障材料层244’被上述蚀刻药液蚀刻时,可避免金属凸块242以及第一导电层210’遭到蚀刻药液的破坏。在形成阻障层244之后,散热块体240大致上已制造完成。
值得一提的是,由于金属凸块242可经由蚀刻工艺所形成,因此散热块体240的顶面240a的面积会小于底面240b的面积,而且金属凸块242会从阻障层244朝向顶面240a渐缩。也就是说,散热块体240的侧面240c,其表面实质上为倾斜的斜面。此外,由于阻障层244也可以经由蚀刻工艺所形成,因此阻障层244的边缘会实质上与金属凸块242的底面的边缘重叠。
除了上述图3A至图3C所示的散热块体240的形成方法,在其他未绘示的实施例中,散热块体240亦可以用印刷导电流体材料的方式而形成,其中该导电流体材料可包括铜膏、银膏或其他导电膏。
须要注意的是,以印刷导电流体材料的方式所形成的散热块体240可不具有阻障层244,即图2B以及图3C所示的阻障层244仅为散热块体240的选择性元件,而非必要元件。因此,在此强调,图2B以及图3C至图3H所示的阻障层244仅供举例说明,并非限定本实用新型。
请先参阅图3F,接着,形成第二导电层220’与绝缘层230于第一导电层210’上,其中绝缘层230位于第一导电层210’与第二导电层220’之间。绝缘层230覆盖散热块体240的侧面240c,而第二导电层220’暴露出散热块体240的顶面240a。此外,第二导电层220’的表面220a’实质上与顶面240a切齐。
本实施例的形成第二导电层220’与绝缘层230的方法有多种,而图3D至图3F绘示本实施例其中一种形成第二导电层220’与绝缘层230的方法。关于图3D至图3F所示的形成第二导电层220’与绝缘层230的方法,请先参阅图3D,首先,提供胶合层314以及导电材料层312。胶合层314具有开口H2,而导电材料层312具有开口H3。开口H2对应开口H3,且开口H2、H3皆对应散热块体240的位置。
在本实施例中,导电材料层312可以是铜箔,而胶合层314可以是胶片。开口H2、H3可以是透过外型切割(routing)、冲压(punching)等机械切割的方法或激光而形成,而开口H3也可以透过蚀刻工艺或其他适当的方法而形成。
请参阅图3E,接着,通过一胶合层314,压合导电材料层312于第一导电层210’上。在导电材料层312压合于第一导电层210’之后,胶合层314配置于导电材料层312与第一导电层210’之间。由于胶合层314可为胶片,而胶片包括玻璃纤维以及未硬化的树脂,因此导电材料层312在刚完成压合之后,导电材料层312的表面312a会变的不平整,而胶合层314内的树脂会溢出,其中此溢出的树脂会在导电材料层312的表面312a上形成溢胶R。
请参阅图3E与图3F,承上述,在压合导电材料层312之后,可以对导电材料层312的表面312a进行研磨工艺,以形成第二导电层220’,其中该研磨工艺例如是刷磨法。这样可以使得导电材料层312的表面312a变的较为平整,同时也可以去除表面312a上的溢胶R。
值得一提的是,在其他未绘示的实施例中,胶合层314与导电材料层312可以是由背胶铜箔(Resin Coated Copper,RCC)所提供。也就是说,压合导电材料层312的方法包括压合背胶铜箔312于第一导电层210’上。当然,端视散热块体240的厚度,本实施例亦可以搭配胶片来压合背胶铜箔312。
请参阅图3F与图3G,之后,图案化第一导电层210’,以形成第一线路层210,以及图案化第二导电层220’,以形成第二线路层220,其中图案化第一导电层210’与第二导电层220’的方法可包括光刻与蚀刻工艺。
在形成第一线路层210以及第二线路层220之后,大致上,一种线路板200已制造完成。
请参阅图3H,接着,可以形成第一防焊层250与第二防焊层260。第一防焊层250覆盖第一线路层210,并暴露出散热层214,而第二防焊层260覆盖第二线路层220,并暴露散热块体240的顶面240a。至此,线路板200已制造完成。
图4A是本实用新型另一实施例的线路板的俯视示意图,而图4B是图4A中的线路板在组装电子元件后的线J-J的剖面示意图。请参阅图4A与图4B,本实施例的线路板400包括第一线路层410、第二线路层420、绝缘层230以及散热块体240,其中绝缘层230与散热块体240皆配置于第一线路层410与第二线路层420之间。第一线路层410包括多条第一布线412以及散热层414,而第二线路层420包括多条第二布线422。
线路板400还包括导热层430,而导热层430配置于顶面240a上,其中导热层430连接散热块体240与第二线路层420。此外,导热层430更可以配置在第二线路层420上。当电流在第二线路层420传递时,此电流在第二线路层420内所产生的热能可以透过导热层430传递至散热块体240。接着,热能从散热块体240排出至外界环境中。
此外,线路板400更可以包括散热鳍片470,而散热鳍片470连接散热层414。散热鳍片470能提供很大的散热面积,以有效地将散热块体240内的热能快速地排出至外界环境中。这样更可以有效地控制电子元件20的温度。
另外,线路板400也可以包括第一防焊层450以及第二防焊层460。第一防焊层450覆盖第一线路层410,并暴露散热层414。第二防焊层460覆盖导热层430,并暴露顶面240a上方的部分导热层430。
图5A至图5C是图4A中的线路板的工艺的流程示意图。由于线路板400的工艺与前述实施例的线路板200相似,因此图5A至图5C主要将披露线路板400与线路板200二者的差异。
请参阅图5A,在进行研磨工艺以去除溢胶R之后(请参考图3E),可形成一金属层430’于第二导电层420’上与顶面240a上。形成金属层430’的方法可以是进行电镀工艺。
请参阅图5A与图5B,之后,图案化第一导电层410’,以形成第一线路层410,以及图案化第二导电层420’,以形成第二线路层420。当图案化第二导电层420’时,亦进行图案化金属层430’,以形成导热层430,其中导热层430连接散热块体240与第二线路层420。
图案化金属层430’的方法与前述实施例中图案化第二导电层220’的方法相同,故不再重复介绍。另外,在形成第一线路层410、第二线路层420以及导热层430之后,大致上,一种线路板400已制造完成。
请参阅图5C,接着,可以形成第一防焊层450与第二防焊层460。第一防焊层450覆盖第一线路层410,并暴露出散热层414,而第二防焊层460覆盖导热层430,并暴露顶面240a上方的部分导热层430。此外,在形成第一防焊层450与第二防焊层460之后,更可以装设散热鳍片470于散热层414上。至此,线路板400已制造完成。
综上所述,本实用新型的线路板,其散热块体的形成方法可不需要透过钻孔机所形成的多个贯孔来达成。相较于已知芯片封装载板的工艺,本实用新型的线路板的工艺能有效增加线路板的制造速率,以大幅缩短线路板的制造时间。
其次,本实用新型可以使电子元件(例如芯片)所产生的热能透过散热块体而快速地排出至外界环境中,以降低电子元件的温度,进而避免电子元件过热。而本实用新型的散热块体的顶面的宽度可超过3厘米。相较于已知技术而言,电子元件与散热凸块之间存有较大的接触面积。这样可以大幅提高本实用新型的线路板的散热能力,以有效降低电子元件的温度。
值得一提的是,在已知技术中,上述钻孔机所形成的贯孔具有高纵横比的特征,因此在进行通孔电镀工艺以及其他后续的工艺中,会因为贯孔所具有的高纵横比的特征而衍生出很多工艺问题,进而增加工艺难度,同时降低工艺良率。
举例而言,由于贯孔具有高纵横比的特征,因此已知芯片封装载板的金属柱(请参考图1B至图1D所示的金属柱120)内会形成空泡,即金属柱为空心的柱状体结构,而这会大幅降低金属柱的散热能力。
然而,本实用新型的散热块体因为可以不需要透过钻孔机钻孔来形成,所以本实用新型可以避免发生上述高纵横比的特征所衍生的工艺问题。相较于已知芯片封装载板的工艺,本实用新型的线路板的工艺更具有低工艺难度以及高工艺良率的优点。
虽然本实用新型已以实施例披露如上,然其并非用以限定本实用新型,任何所属技术领域的普通技术人员,在不脱离本实用新型的精神和范围内,当可作些许的更动与润饰,因此本实用新型的保护范围当视后附的权利要求所界定的为准。

Claims (10)

1.一种线路板,其特征在于,包括:
第一线路层,包括多条第一布线以及散热层;
第二线路层,包括多条第二布线;
绝缘层,配置于该第一线路层与该第二线路层之间;以及
散热块体,配置于该第一线路层与该第二线路层之间,该散热凸块具有顶面、相对该顶面的底面以及连接该顶面与该底面之间的侧面,其中该绝缘层覆盖该侧面,该散热层覆盖该底面,该第二线路层暴露出该顶面,且该第二线路层的表面实质上与该顶面切齐。
2.如权利要求1所述的线路板,其特征在于,该顶面的宽度超过3厘米。
3.如权利要求1所述的线路板,其特征在于,该散热块体的厚度介于80至125微米。
4.如权利要求1所述的线路板,其特征在于,该顶面的面积小于该底面的面积。
5.如权利要求1所述的线路板,其特征在于,该散热块体包括:
金属凸块;以及
阻障层,配置于该金属凸块与该散热层之间,其中该金属凸块从该阻障层朝向该顶面渐缩。
6.如权利要求5所述的线路板,其特征在于,该阻障层的材料选自于由镍、铝、锡、金、铬以及钛所组成的族群。
7.如权利要求1所述的线路板,其特征在于,该散热块体与这些第一布线及这些第二布线电性绝缘。
8.如权利要求1所述的线路板,其特征在于,还包括:
导热层,配置于该顶面上,并连接该散热块体与该第二线路层。
9.如权利要求1所述的线路板,其特征在于,还包括连接该散热层的散热鳍片。
10.如权利要求1所述的线路板,其特征在于,还包括:
第一防焊层,覆盖该第一线路层,并暴露该散热层;以及
第二防焊层,覆盖该第二线路层,并暴露该散热块体的该顶面。
CN 200820131010 2008-07-11 2008-07-11 线路板 Expired - Fee Related CN201247772Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200820131010 CN201247772Y (zh) 2008-07-11 2008-07-11 线路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200820131010 CN201247772Y (zh) 2008-07-11 2008-07-11 线路板

Publications (1)

Publication Number Publication Date
CN201247772Y true CN201247772Y (zh) 2009-05-27

Family

ID=40731597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200820131010 Expired - Fee Related CN201247772Y (zh) 2008-07-11 2008-07-11 线路板

Country Status (1)

Country Link
CN (1) CN201247772Y (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738319A (zh) * 2011-04-08 2012-10-17 欣兴电子股份有限公司 散热基板的制作方法
CN104159404A (zh) * 2014-07-31 2014-11-19 简玉苍 分立式热电分离铝基电路板的制作方法
CN106575624A (zh) * 2014-08-18 2017-04-19 高通股份有限公司 包括为接地信号提供电路径的热耗散层的集成器件
CN107087350A (zh) * 2017-04-07 2017-08-22 江门崇达电路技术有限公司 一种高散热板的制作方法
CN107527824A (zh) * 2016-06-21 2017-12-29 碁鼎科技秦皇岛有限公司 具有散热片的封装载板及其制备方法
CN111954391A (zh) * 2020-08-26 2020-11-17 维沃移动通信有限公司 电路板封装方法、电路板及电子设备

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738319A (zh) * 2011-04-08 2012-10-17 欣兴电子股份有限公司 散热基板的制作方法
CN102738319B (zh) * 2011-04-08 2015-02-04 欣兴电子股份有限公司 散热基板的制作方法
US9247631B2 (en) 2011-04-08 2016-01-26 Unimicron Technology Corp. Method for fabricating heat dissipation substrate
CN104159404A (zh) * 2014-07-31 2014-11-19 简玉苍 分立式热电分离铝基电路板的制作方法
CN106575624A (zh) * 2014-08-18 2017-04-19 高通股份有限公司 包括为接地信号提供电路径的热耗散层的集成器件
CN106575624B (zh) * 2014-08-18 2019-02-12 高通股份有限公司 包括为接地信号提供电路径的热耗散层的集成器件
CN107527824A (zh) * 2016-06-21 2017-12-29 碁鼎科技秦皇岛有限公司 具有散热片的封装载板及其制备方法
CN107527824B (zh) * 2016-06-21 2019-11-12 碁鼎科技秦皇岛有限公司 具有散热片的封装载板及其制备方法
CN107087350A (zh) * 2017-04-07 2017-08-22 江门崇达电路技术有限公司 一种高散热板的制作方法
CN107087350B (zh) * 2017-04-07 2019-08-20 江门崇达电路技术有限公司 一种高散热板的制作方法
CN111954391A (zh) * 2020-08-26 2020-11-17 维沃移动通信有限公司 电路板封装方法、电路板及电子设备
CN111954391B (zh) * 2020-08-26 2021-09-14 维沃移动通信有限公司 电路板封装方法、电路板及电子设备

Similar Documents

Publication Publication Date Title
CN100417310C (zh) 具有散热元件的印刷电路板,其制作方法和包含它的器件
KR100346630B1 (ko) 리드프레임과그제조방법
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
EP1903839B1 (en) A method for producing a printed circuit board with a heat radiating structure
JP2007535156A (ja) 埋込み構成要素からの熱伝導
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
CN201247772Y (zh) 线路板
CN107331659B (zh) Led电路板、终端设备及led电路板的制作方法
CN104051376A (zh) 功率覆盖结构及其制作方法
CN103378014A (zh) 封装载板及其制作方法
JP6027001B2 (ja) 放熱回路基板
JP4545022B2 (ja) 回路装置およびその製造方法
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
CN104835746A (zh) 具有被结合到金属箔的半导体管芯的半导体模块
CN104584207A (zh) 电子部件封装以及其制造方法
JP2005286057A (ja) 回路装置およびその製造方法
CN101777548B (zh) 内埋芯片基板及其制作方法
JP3907845B2 (ja) 半導体装置
CN112040629B (zh) 电路板及其制作方法
CN101657071B (zh) 基板的盲孔结构的制作方法
JP2001068740A (ja) 電子デバイスを相互接続するための方法
JP5197562B2 (ja) 発光素子パッケージ及びその製造方法
CN110838475A (zh) 芯片组件及其制作方法
KR102691326B1 (ko) 인쇄회로기판 및 패키지
US11545412B2 (en) Package structure and manufacturing method thereof

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20160711

CF01 Termination of patent right due to non-payment of annual fee