KR101791102B1 - 초음파를 이용한 반도체 칩의 부착방법 - Google Patents

초음파를 이용한 반도체 칩의 부착방법 Download PDF

Info

Publication number
KR101791102B1
KR101791102B1 KR1020160070649A KR20160070649A KR101791102B1 KR 101791102 B1 KR101791102 B1 KR 101791102B1 KR 1020160070649 A KR1020160070649 A KR 1020160070649A KR 20160070649 A KR20160070649 A KR 20160070649A KR 101791102 B1 KR101791102 B1 KR 101791102B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
attached
pressing
semiconductor
ultrasonic waves
Prior art date
Application number
KR1020160070649A
Other languages
English (en)
Inventor
오상민
Original Assignee
주식회사 크레셈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 크레셈 filed Critical 주식회사 크레셈
Priority to KR1020160070649A priority Critical patent/KR101791102B1/ko
Application granted granted Critical
Publication of KR101791102B1 publication Critical patent/KR101791102B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60172—Applying energy, e.g. for the soldering or alloying process using static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60195—Applying energy, e.g. for the soldering or alloying process using dynamic pressure, e.g. ultrasonic or thermosonic bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 저면에 다이접착필름(die attach film:DAF)이 부착된 웨이퍼의 다이싱 공정을 거쳐 저면에 다이접착필름이 부착된 상태로 분할되는 다수개의 반도체 칩 중 부착 대상 반도체 칩을 가압수단을 통해 가압하여 부착대상물의 칩 부착영역에 부착하는 반도체 칩의 부착방법에 관한 것으로서, 상기 가압수단을 통해 상기 부착 대상 반도체 칩을 가열 및 가압함과 동시에 초음파를 인가하여 상기 부착대상물에 부착하되, 상기 부착 대상 반도체 칩의 중심 영역에 인가되는 초음파의 강도가 상기 부착 대상 반도체 칩의 가장자리 영역에 인가되는 초음파의 강도보다 높은 것을 특징으로 한다.
상기와 같은 본 발명에 의하면, 부착 대상 반도체 칩과 부착대상물 간에 보이드 발생이 방지됨에 따라 부착 대상 반도체 칩과 부착대상물 간의 부착 불량이 발생되지 않아 이에 따른 제품 신뢰성이 향상된다.
또한, 부착 대상 반도체 칩을 가열 및 가압함과 동시에 초음파를 인가하는 방식으로 인해 부착 대상 반도체 칩을 부착대상물에 부착하기 위한 가압시간을 단축할 수 있어 이에 따른 공정시간이 현저하게 감소되어 제품의 생산성이 향상된다.

Description

초음파를 이용한 반도체 칩의 부착방법{Method of attaching semiconductor chip using ultrasonic wave}
본 발명은 반도체 칩의 부착방법에 관한 것으로서, 보다 상세하게는 부착 대상 반도체 칩을 부착대상물에 부착하기 위한 가압시간을 단축시키면서도 부착 대상 반도체 칩과 부착대상물 간에 보이드(Void) 발생을 방지할 수 있도록 한 초음파를 이용한 반도체 칩의 부착방법에 관한 것이다.
최근 전자 제품의 소형화 추세에 따라 반도체 제품의 패키지 두께를 감소시키려는 노력이 계속되고 있으며, 반도체 제품의 패키지 두께를 감소시키는 방법의 하나로서 웨이퍼의 이면을 연마하는 공정이 채택되고 있다.
위와 같이, 이면연마공정을 거친 웨이퍼는 다이싱공정을 거쳐 반도체 칩의 형태로 리드 프레임, 인쇄회로기판 또는 다른 반도체 칩과 같은 기판에 부착된다.
한편, 반도체 칩 부착 공정에서 칩을 기판의 칩 부착 영역에 부착하기 위해 별도의 접착수단이 사용되는데 반도체 패키지 종류에 따라 기판의 칩 부착 영역에 직접 도포되기도 하지만, 최근에는 접착수단의 일종인 다이접착필름(die attach film:DAF)이 웨이퍼 상태에서 그 저면에 미리 부착되기도 한다.
즉, 웨이퍼 저면에 다이접착필름이 미리 부착된 상태에서 웨이퍼의 다이싱 공정이 진행되면, 다이접착필름이 분할된 각각의 칩의 크기에 맞게 분할됨에 따라 웨이퍼의 다이싱 공정 이후 분할된 각각의 칩의 저면에 다이접착필름이 부착된 상태가 된다.
위와 같이, 분할된 각각의 반도체 칩을 픽업수단을 통해 흡착하여 기판의 칩 부착영역으로 이동시킨 후, 별도의 가압수단을 통해 반도체 칩을 기판 방향으로 가압함으로써 칩 부착 공정이 이루어진다.
그러나, 이면 연마공정을 거친 웨이퍼를 분할하여 형성되는 반도체 칩은 그 두께가 얇아 가압수단을 통해 기판에 부착하는 경우 휨이 발생됨에 따라 가압수단을 통해 충분한 시간동안 가압하지 않는 경우, 반도체 칩의 저면에 부착된 다이접착필름과 기판 간에 충분한 부착력을 기대할 수 없을 뿐 아니라 반도체 칩의 저면에 부착된 다이접착필름과 기판 간에 잔존하는 기포가 외부로 완전히 배출되지 않아 반도체 칩의 저면에 부착된 다이접착필름과 기판 간에 보이드(Void)가 발생되어 반도체 칩의 부착상태가 불안정해지고, 이에 따라 반도체 패키지 제품의 신뢰성이 저하되는 문제점이 발생하게 된다.
한국등록특허 제 0744147호에는 반도체 칩을 흡착하여 상기 반도체 칩을 지지하는 단계 및 상기 반도체 칩을 하강시켜 기판에 접촉시킨 후, 상기 반도체 칩의 중심 영역에 하중을 인가하는 단계 및 상기 반도체 칩의 중심 영역에 하중을 인가한 상태에서 상기 반도체 칩의 가장자리 영역에 하중을 인가하는 단계를 포함하는 반도체 칩의 부착 방법이 개시되어 있다.
위와 같은 한국등록특허 제 0744147호는 반도체 칩의 부착시 반도체 칩의 중심영역에 하중을 먼저 인가한 상태에서 반도체 칩의 가장자리 영역에 하중을 인가함으로써, 반도체 칩과 기판 간에 보이드가 발생되는 문제를 해결하고 있으나, 반도체 칩의 중심영역에 하중을 인가하는 단계와 반도체 칩의 가장자리 영역에 하중을 인가하는 단계를 순차적으로 이루어지는 방식으로 인해 반도체 칩에 하중을 인가하는 시간이 다소 많이 소요됨에 따라 제품의 수율이 저하되는 문제점이 발생하게 된다.
한국등록특허 제 0744147호 “반도체 칩 픽업 조립체 및 반도체 칩의 부착방법”
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 부착 대상 반도체 칩을 부착대상물에 부착하기 위한 가압시간을 단축시키면서도 부착 대상 반도체 칩과 부착대상물 간에 보이드(Void) 발생을 방지할 수 있도록 한 초음파를 이용한 반도체 칩의 부착방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따르면, 저면에 다이접착필름(die attach film:DAF)이 부착된 웨이퍼의 다이싱 공정을 거쳐 저면에 다이접착필름이 부착된 상태로 분할되는 다수개의 반도체 칩 중 부착 대상 반도체 칩을 가압부를 통해 가압하여 부착대상물의 칩 부착영역에 부착하는 반도체 칩의 부착방법에 있어서, 상기 가압부를 통해 상기 부착 대상 반도체 칩을 가열 및 가압함과 동시에 초음파를 인가하여 상기 부착대상물에 부착하되, 상기 부착 대상 반도체 칩의 중심 영역에 인가되는 초음파의 강도가 상기 부착 대상 반도체 칩의 가장자리 영역에 인가되는 초음파의 강도보다 높은 것을 특징으로 하는 초음파를 이용한 반도체 칩의 부착방법이 제공된다.
여기서, 상기 부착 대상 반도체 칩의 중심영역으로 인가되는 초음파의 강도와 상기 부착 대상 반도체 칩의 가장자리 영역으로 인가되는 초음파의 강도는 초음파의 진폭 조절을 통해 이루어지는 것을 특징으로 한다.
그리고, 상기 부착 대상 반도체 칩의 중심 영역에 인가되는 초음파의 진폭은 상기 부착 대상 반도체 칩의 가장자리 영역에 인가되는 초음파의 진폭보다 3 ~ 15% 크게 설정되는 것을 특징으로 한다.
또한, 상기 부착 대상 반도체 칩의 가압시간은 3초 이하인 것을 특징으로 한다.
상기와 같은 본 발명에 의하면, 부착 대상 반도체 칩과 부착대상물 간에 보이드 발생이 방지됨에 따라 부착 대상 반도체 칩과 부착대상물 간의 부착 불량이 발생되지 않아 이에 따른 제품 신뢰성이 향상된다.
또한, 본 발명은 부착 대상 반도체 칩을 가열 및 가압함과 동시에 초음파를 인가하여 부착하는 방식으로 인해 부착 대상 반도체 칩을 부착대상물에 부착하기 위한 가압시간을 단축할 수 있어 이에 따른 공정시간이 현저하게 감소되어 제품의 생산성이 크게 향상된다.
도 1은 웨이퍼의 다이싱 공정을 개략적으로 도시한 것이다.
도 2는 픽업콜렛을 이용하여 반도체 칩을 흡착하는 상태를 개략적으로 도시한 것이다.
도 3은 픽업콜렛에 의해 흡착된 반도체 칩이 부착대상물의 칩 부착영역으로 이송되는 상태를 도시한 것이다.
도 4a는 가압수단에 의해 반도체 칩이 부착대상물에 부착되는 상태를 도시한 것이다.
도 4b는 반도체 칩 상면에 형성되는 중심 영역과 가장자리 영역을 도시한 것이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다. 도면들 중 동일한 구성요소들은 가능한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 발명의 요지를 불필요하게 흐릴 수 있는 공지기능 및 구성에 대한 상세한 설명은 생략한다.
도 1은 웨이퍼의 다이싱 공정을 개략적으로 도시한 것이고, 도 2는 픽업콜렛을 이용하여 반도체 칩을 흡착하는 상태를 개략적으로 도시한 것이다.
본 발명의 일실시예에 따른 초음파를 이용한 반도체 칩의 부착방법을 설명하기 앞서 도면을 참조하여 다이싱 공정을 통해 웨이퍼(W)를 다수개의 반도체 칩(C)으로 분할하고, 분할된 각각의 반도체 칩(C)을 픽업콜렛(30)을 이용하여 흡착하는 과정을 설명하기로 한다.
먼저 도 1에 도시된 바와 같이, 저면에 다이 접착필름(die attach film:DAF)(20)이 부착된 상태의 웨이퍼(W)를 웨이퍼 안착다이(10)에 접착하여 고정시킨 후, 원형의 쏘(S)를 이용하여 가로 및 세로 방향으로 일정하게 절단하여 다수개의 반도체 칩(C)으로 분할한다.
위와 같이, 저면에 다이 접착필름(20)이 미리 부착된 상태로 웨이퍼(W)의 다이싱 공정이 진행됨에 따라 다이 접착필름(20)이 분할되는 각각의 반도체 칩(C)의 크기에 맞게 분할되어 다이싱 공정 후 분할된 각각의 반도체 칩(C)의 저면에 다이 접착필름(20)이 부착된 상태가 된다.
그리고, 도 2에 도시된 바와 같이, 분할된 다수개의 반도체 칩 중 부착 대상 반도체 칩(C)은 웨이퍼 안착다이(10)의 하부에 상하/좌우 이동 가능하게 배치된 펀칭니들(N)에 의해 다이 접착필름(20)이 부착된 저면이 가압되어 웨이퍼(W)로부터 분리된 후, 픽업콜렛(30)에 의해 흡착된다.
이로 인해 픽업콜렛(30)에 의해 흡착되는 부착 대상 반도체 칩(C)에 크랙이 발생되는 것을 방지할 수 있게 된다.
여기서, 픽업콜렛(30)은 저면에 대략 부착 대상 반도체 칩(C)과 대응되는 사각형 형상으로 형성되고, 부착 대상 반도체 칩(C)과 접촉 시 부착 대상 반도체 칩(C)의 충격 완화를 위해 탄성을 가지는 고무 또는 우레탄 재질로 이루어진 흡착면(31)이 형성되고, 흡착면(31)의 중앙에는 다수개의 흡착공(31a)이 형성된다.
그리고, 내부에는 다수개의 흡착공(31a)과 연통되고, 외부에 설치된 진공유동수단(미도시)을 통해 진공으로 유도되는 공간부(32)가 형성된다.
또한, 웨이퍼 안착다이(10)는 하부에 배치된 펀칭니들(N)에 의해 가압되는 경우, 부착 대상 반도체 칩(C)의 저면이 들어올려져 웨이퍼(W)로부터 분리될 수 있도록 탄성을 가지는 고무 또는 우레탄 재질로 형성되는 것이 바람직하다.
위와 같이, 부착 대상 반도체 칩(C)은 픽업콜렛(30)에 의해 흡착된 후, 부착대상물(P)의 칩 부착영역으로 이송된다.
이하에서는 도면을 참조하여, 픽업콜렛에 의해 흡착되어 부착대상물의 칩 부착영역으로 이동된 반도체 칩을 본 발명의 일실시예에 따른 부착방법으로 부착대상물에 부착하는 방법에 대해 상세하게 설명하기로 한다.
여기서, 부착대상물(P)은 기판 또는 리드 플레이트가 될 수도 있으며, 기판 또는 리드 플레이트에 미리 부착된 다른 반도체 칩이 될 수 있다. 이하에서는 기판(S)에 미리 부착된 다른 반도체 칩(C') 상면에 부착 대상 반도체 칩(C)을 부착하는 경우에 대해 설명하기로 한다.
도 3은 픽업콜렛에 의해 흡착된 반도체 칩이 부착대상물의 칩 부착영역으로 이송되는 상태를 도시한 것이고, 도 4a는 반도체 칩이 부착대상물에 부착되는 상태를 도시한 것이고, 도 4b는 반도체 칩 상면에 형성되는 중심 영역과 가장자리 영역을 도시한 것이다.
전술한 바와 같이, 픽업콜렛(30)에 의해 흡착된 부착 대상 반도체 칩(C)은 도 3에 도시된 바와 같이, 픽업콜렛(30)에 의해 부착대상물(P)인 기판(S)에 미리 부착된 다른 반도체 칩(C')의 상부로 이송되어 안착되며, 픽업콜렛(30)은 다음으로 부착될 반도체 칩을 흡착하기 위해 웨이퍼 안착다이(10) 쪽으로 이송된다.
그리고, 부착대상물(P)인 다른 반도체 칩(C')의 상부에 안착된 부착 대상 반도체 칩(C)의 상면은 별도의 가압부(40)에 의해 가열 및 가압된다.
여기서, 가압부(40)는 저면에 대략 부착 대상 반도체 칩과 대응되는 사각형 형상으로 형성되는 가압면(41)이 형성되고, 내부에는 가압부(40)를 가열하기 위한 가열수단(42)이 구비되며, 초음파 혼이 사용될 수 있다.
그리고, 가압부(30)의 외부에는 가압부(30)를 통해 부착 대상 반도체 칩(C)으로 초음파를 인가하기 위한 초음파 발생수단(50)이 구비된다.
위와 같이, 부착대상물(P)인 다른 반도체 칩(C')의 상부에 안착된 부착 대상 반도체 칩(C)의 상면이 가압부(40)에 의해 가열 및 가압되는 시점에서 도 4a에 도시된 바와 같이, 초음파 발생수단(50)은 가압부(40)를 통해 부착 대상 반도체 칩(C)의 상면으로 초음파를 인가하게 된다.
이 때, 본 발명은 초음파 발생수단(50)을 통해 도 4b에 도시된 바와 같이, 부착 대상 반도체 칩(C)의 중심영역(A)에 인가되는 초음파의 강도가 가장자리 영역(B)에 인가되는 초음파의 강도보다 높은 것을 특징으로 한다.
여기서, 본 발명은 부착 대상 반도체 칩(C)의 중심 영역(A)으로 인가되는 초음파의 강도와 부착 대상 반도체 칩(C)의 가장자리 영역으로 인가되는 초음파의 강도가 초음파의 진폭 조절을 통해 이루어지는 것을 특징으로 한다.
위와 같은 초음파의 진폭 조절은 가압부(40)인 초음파 혼의 설계시 진동의 전달 경로를 길거나 짧게 조절하거나 초음파 혼의 형상을 다르게 하여 가압부(40)인 초음파 혼을 통해 부착 대상 반도체 칩(C)으로 전달되는 초음파의 진폭의 크기를 조절할 수 있다.
그리고, 부착 대상 반도체 칩(C)의 중심 영역(A)으로 인가되는 초음파의 진폭은 부착 대상 반도체 칩(C)의 가장자리 영역으로 인가되는 초음파의 진폭보다 3~15% 크게 설정되는 것이 바람직하나, 현재 주로 사용되고 있는 다이접착필름의 경우 5% 크게 설정하는 것이 가장 바람직하다.
본 실시예에서 반도체 칩의 중심영역(A)이 원형으로 정의되었으나, 이에 한정되는 것은 아니며, 반도체 칩의 중심영역(A)은 사각형으로 정의될 수 있다.
그리고, 부착 대상 반도체 칩(C)의 중심영역(A)과 가장자리 영역(B)의 비율을 구체적으로 정의하지 않고 대략적으로 도시하였으나, 부착 대상 반도체 칩(C)의 중심영역(A)과 가장자리 영역(B)의 비율은 필요에 따라 다양하게 변경이 가능하다.
위와 같이, 본 발명은 가압부(40)를 통해 부착 대상 반도체 칩(C)의 상면을 가열 및 가압함과 동시에 부착 대상 반도체 칩(C)의 중심영역(A)에 가장자리 영역(B)보다 높은 강도의 초음파를 인가하여 부착 대상물(P)인 다른 반도체 칩(C') 상부에 부착하는 방식으로 인해 가압부(40)를 통해 부착 대상 반도체 칩(C)을 3초 이하의 짧은 가압시간 만으로도 부착 대상 반도체 칩(C)을 부착 대상물(P)인 다른 반도체 칩(C') 상부에 확실하게 부착할 수 있으며, 도 4a의 확대도에 도시된 바와 같이, 부착 대상 반도체 칩(C)의 저면에 부착된 다이 접착필름(20)의 중앙 영역이 먼저 부착된 후, 가장자리 영역이 부착됨에 따라 부착 대상 반도체 칩(C)의 저면에 부착된 다이 접착필름(20)과 부착대상물(P)인 다른 반도체 칩(C')의 상면 사이에 잔존하는 기포들이 중심에서부터 외측방향으로 신속하게 배출됨에 따라 부착 대상 반도체 칩(C)의 저면에 부착된 다이 접착필름(20)과 부착대상물(P)인 다른 반도체 칩(C')의 상면 사이에 보이드(Void)가 발생되는 것을 방지할 수 있게 된다.
전술한 바와 같이, 본 발명은 부착 대상 반도체 칩(C)과 부착대상물(P) 간에 보이드(Void) 발생이 방지됨에 따라 부착 대상 반도체 칩(C)과 부착대상물(P) 간의 부착 불량이 발생되지 않아 이에 따른 제품 신뢰성이 향상된다.
또한, 본 발명은 부착 대상 반도체 칩(C)을 가열 및 가압함과 동시에 부착 대상 반도체 칩(C)에 초음파를 인가하여 부착하는 방식으로 인해 부착 대상 반도체 칩(C)을 부착대상물(P)에 부착하기 위한 가압시간을 단축할 수 있어 이에 따른 공정시간이 현저하게 감소되어 제품의 생산성이 크게 향상된다.
비록 본 발명이 상기 바람직한 실시 예들과 관련하여 설명되어졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서, 첨부된 특허 청구범위는 본 발명의 요지에 속하는 이러한 수정이나 변형을 포함할 것이다.
10 : 웨이퍼 안착다이 20 : 다이 접착필름
30 : 픽업콜렛 31 : 흡착면
31a : 흡착공 32 : 공간부
40 : 가압부 41 : 가압면
42 : 가열수단 50 : 초음파 발생수단
C : 부착 대상 반도체 칩 C' : 다른 반도체 칩

Claims (4)

  1. 저면에 다이접착필름(die attach film:DAF)이 부착된 웨이퍼의 다이싱 공정을 거쳐 저면에 다이접착필름이 부착된 상태로 분할되는 다수개의 반도체 칩 중 부착 대상 반도체 칩을 가압부를 통해 가압하여 부착대상물의 칩 부착영역에 부착하는 반도체 칩의 부착방법에 있어서,
    상기 가압부를 통해 상기 부착 대상 반도체 칩을 가열 및 가압함과 동시에 종방향의 초음파를 인가하여 상기 부착대상물에 부착하되,
    상기 가압부는 상기 부착 대상 반도체 칩을 가압하는 가압면이 형성된 초음파 혼을 포함하고, 상기 초음파 혼은 내부에 진동이 전달되는 경로를 조절하거나, 형상을 가변시켜 상기 가압면의 중앙영역과 가장자리 영역으로 인가되는 초음파의 진폭이 상이하게 조절되도록 설계되어 상기 가압면을 통해 상기 부착 대상 반도체 칩의 중심영역에 인가되는 초음파의 강도가 상기 부착 대상 반도체 칩의 가장자리 영역에 인가되는 초음파의 강도보다 높은 것을 특징으로 하는 초음파를 이용한 반도체 칩의 부착방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 부착 대상 반도체 칩의 중심 영역에 인가되는 초음파의 진폭은 상기 부착 대상 반도체 칩의 가장자리 영역에 인가되는 초음파의 진폭보다 3 ~ 15% 크게 설정되는 것을 특징으로 하는 초음파를 이용한 반도체 칩의 부착방법.
  4. 제 1 항에 있어서,
    상기 부착 대상 반도체 칩의 가압시간은 3초 이하인 것을 특징으로 하는 초음파를 이용한 반도체 칩의 부착방법.
KR1020160070649A 2016-06-08 2016-06-08 초음파를 이용한 반도체 칩의 부착방법 KR101791102B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160070649A KR101791102B1 (ko) 2016-06-08 2016-06-08 초음파를 이용한 반도체 칩의 부착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160070649A KR101791102B1 (ko) 2016-06-08 2016-06-08 초음파를 이용한 반도체 칩의 부착방법

Publications (1)

Publication Number Publication Date
KR101791102B1 true KR101791102B1 (ko) 2017-10-27

Family

ID=60300266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160070649A KR101791102B1 (ko) 2016-06-08 2016-06-08 초음파를 이용한 반도체 칩의 부착방법

Country Status (1)

Country Link
KR (1) KR101791102B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004330228A (ja) * 2003-05-06 2004-11-25 Esb Kk 超音波接合装置
JP2006135249A (ja) * 2004-11-09 2006-05-25 Fujitsu Ltd 超音波実装方法およびこれに用いる超音波実装装置
JP2008177364A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置の製造方法及び半導体装置
JP2012004153A (ja) * 2010-06-14 2012-01-05 Adwelds:Kk 接合装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004330228A (ja) * 2003-05-06 2004-11-25 Esb Kk 超音波接合装置
JP2006135249A (ja) * 2004-11-09 2006-05-25 Fujitsu Ltd 超音波実装方法およびこれに用いる超音波実装装置
JP2008177364A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置の製造方法及び半導体装置
JP2012004153A (ja) * 2010-06-14 2012-01-05 Adwelds:Kk 接合装置

Similar Documents

Publication Publication Date Title
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
KR101244482B1 (ko) 반도체 장치의 제조 방법
KR20100112536A (ko) 반도체 집적 회로 장치의 제조 방법
JP4595265B2 (ja) 半導体装置の製造方法
KR101970884B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2005093838A (ja) 半導体集積回路装置の製造方法
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
JP2009289959A (ja) ボンディング装置およびボンディング方法
US20090025882A1 (en) Die molding for flip chip molded matrix array package using uv curable tape
KR101535739B1 (ko) 기판 고정 장치
KR100744147B1 (ko) 반도체 칩 픽업 조립체 및 반도체 칩의 부착 방법
US20050196901A1 (en) Device mounting method and device transport apparatus
KR101791102B1 (ko) 초음파를 이용한 반도체 칩의 부착방법
JP4057875B2 (ja) 半導体装置の製造方法
KR20120132461A (ko) 비균일 진공 프로파일 다이 부착 팁
KR100539271B1 (ko) 휨 방지 재질을 사용하는 반도체 칩의 다이 접착 방법
JP3092585B2 (ja) 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法
JP2764532B2 (ja) バンプの接合方法および接合装置
US6680221B2 (en) Bare chip mounting method and bare chip mounting system
KR20050036299A (ko) 다이 본더 설비 및 이를 이용한 반도체 칩 부착방법
JP3075398B2 (ja) 超音波ボンディング用コレットおよびボンディング方法
JP2011077436A (ja) 半導体装置の製造方法及び製造装置
JPH065652A (ja) ワイヤボンディング装置
JP7451028B2 (ja) 保護シートの配設方法
TWI409886B (zh) 防止晶粒破裂之晶粒拾取方法與裝置

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant