JP2011077436A - 半導体装置の製造方法及び製造装置 - Google Patents
半導体装置の製造方法及び製造装置 Download PDFInfo
- Publication number
- JP2011077436A JP2011077436A JP2009229566A JP2009229566A JP2011077436A JP 2011077436 A JP2011077436 A JP 2011077436A JP 2009229566 A JP2009229566 A JP 2009229566A JP 2009229566 A JP2009229566 A JP 2009229566A JP 2011077436 A JP2011077436 A JP 2011077436A
- Authority
- JP
- Japan
- Prior art keywords
- daf
- support tape
- manufacturing
- semiconductor device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
Abstract
【課題】ダイアタッチフィルムと半導体チップの間の気泡の発生による不良を低減するとともに、製造費用の低減を可能とする半導体装置の製造方法および製造装置を提供する。
【解決手段】本発明は、ＤＡＦ１０４に対して剥離性を有する支持テープ１２２の一面上に、前記半導体チップ１０２の前記配線基板１０３に対する貼着面に対応する大きさを有する複数のＤＡＦ１０４を仮貼着する第一工程と、前記配線基板１０３に前記支持テープ１２２の一面側を重ね合わせることにより、前記ＤＡＦ１０４を前記配線基板１０３に一括して転写する第二工程と、前記支持テープ１２２を剥離した後に、前記各ＤＡＦ１０４上に前記半導体チップ１０２を貼着する第三工程と、を具備してなることを特徴とする半導体装置の製造方法を採用する。
【選択図】図５
【解決手段】本発明は、ＤＡＦ１０４に対して剥離性を有する支持テープ１２２の一面上に、前記半導体チップ１０２の前記配線基板１０３に対する貼着面に対応する大きさを有する複数のＤＡＦ１０４を仮貼着する第一工程と、前記配線基板１０３に前記支持テープ１２２の一面側を重ね合わせることにより、前記ＤＡＦ１０４を前記配線基板１０３に一括して転写する第二工程と、前記支持テープ１２２を剥離した後に、前記各ＤＡＦ１０４上に前記半導体チップ１０２を貼着する第三工程と、を具備してなることを特徴とする半導体装置の製造方法を採用する。
【選択図】図５
Description
本発明は半導体装置の製造方法及び製造装置に関する。
近年、デジタル機器の小型化、高速化、高機能化に伴い、ＢＧＡ（ボールグリッドアレイ）型半導体装置を例とする半導体装置の高密度実装化の要望が強まり、１つのパッケージに複数の半導体チップを積層するＭＣＰ（マルチチップパッケージ）化や、複数の薄型パッケージを積層するＰｏＰ（パッケージオンパッケージ）化が進んでいる。
このＢＧＡ型またはＬＧＡ（ランドグリッドアレイ）型半導体装置は、複数の製品形成部を整列して配置している配線母基板を利用し、製品形成部ごとに半導体チップを搭載、ボンディングし、配線母基板全体を一括して封止樹脂でモールドした後に、製品単位ごとに切断、個別分離して製造されてきた。
このような半導体装置としては、半導体素子の回路形成面の裏面に、ダイアタッチ層があらかじめ形成されたダイアタッチフィルム（以下，「ＤＡＦ」と略記）付きの半導体装置が知られている。このようにあらかじめダイアタッチ層を形成しておくことにより、基板やリードフレームへの実装に先立って接着剤の塗布工程を省略できるという利点がある。また、このようなダイアタッチフィルム付きの半導体装置は、各種方法によって製造されている。
一般的なワイヤボンディング方式のＢＧＡ（ボールグリッドアレイ）型半導体装置１の構造を図１に示す。このような半導体装置１の製造方法は、まず半導体チップ２を配線基板３の一面側にＤＡＦ４やペースト等の接着剤により接着搭載し、次いで、ボンディングワイヤ５により半導体チップ２の電極パッド６と配線基板３の接続パッド７を電気的に接続した後に、封止樹脂８で半導体チップ２を封止する。そして最後に配線基板３の他面側に、接続配線９と接続するように半田ボール１０を設置することにより、従来の半導体装置１が形成される。
また、現在は、図２に示すような、枠部１１とモールド部１２を有する１枚の大きな配線母基板３ａに、多数の製品形成部１３を格子状に配列して、その製品形成部１３中のチップ搭載部１４に半導体チップ２を一括製造するＭＡＰ（モールドアレイプロセス）方式が知られている。この方法は従来の製造方法と比べて製造効率やコスト面で有利であるため、現在のＢＧＡ型またはＬＧＡ型半導体装置の製造方法の主流となっている。
また、半導体チップ２を配線基板３の所定の位置に接着するために、あらかじめＤＡＦ４を配線基板３に搭載する方法も各種開発されている。たとえば、まず図３（ａ）に示すように、枠部１１の一面側にダイシングテープ１５を貼りわたし、その一面側にウェハ２ａを搭載する。次いで図３（ｂ）に示すように、ダイシングブレード２０によりウェハ２ａを分断し、半導体チップ２を形成する。次いで図３（ｃ）に示すように、半導体チップ２に対応する大きさに切断したＤＡＦ４を配線基板のチップ搭載部に１箇所毎に設置し、次いで図３（ｄ）に示すように、コレット２１を用いてそのＤＡＦ４上に半導体チップ２を搭載する。
また、ウェハ２ａとＤＡＦ４を同時に切断する方法も知られている。まず図４（ａ）に示すように、枠部１１の一面側にダイシングテープ１５とＤＡＦ４を貼りわたし、その一面側にウェハ２ａを搭載する。次いで図４（ｂ）に示すように、ＤＡＦ４とウェハ２ａを一緒に切断し、次いで図４（ｃ）に示すように、半導体チップ２をＤＡＦ４に積層した状態で配線基板３に搭載する。
また、これに類似する方法として、ウェハの一面側を覆うようにＤＡＦとウェハ保持材をこの順に形成し、次いでウェハの他面側からウェハとＤＡＦを一緒に切断する方法が知られている（特許文献１）。
またその他の方法としては、切断した配線基板上に半導体チップを一括搭載する方法が知られている。まず切断した配線基板を配列し、さらにその上に切断したＤＡＦを貼着する。次いで複数の半導体チップを支持材上に配列させるとともに、支持材を伸張させて半導体チップの配列位置を広げる。これにより、配線基板の配列位置に合わせて、配線基板上への半導体チップの一括搭載を行う（特許文献２）。
その他には、転写ローラーを用いて、切断したＤＡＦを半導体チップ上に搭載する方法が知られている。これは、まず転写ローラーの転写面にＤＡＦを貼着し、次いで転写ローラーを型に押しつけて転動させて、ＤＡＦを半導体チップの配列パターンに応じて切断する。そして転写ローラーを半導体ウェハの裏面側で転動させることにより、半導体ウェハにＤＡＦを順次貼着する（特許文献３）。
しかし、近年の半導体パッケージの薄型化に伴い、ＤＡＦも薄型化が進むとともに反りが出やすくなってきている。そのため、図３に示したように、半導体チップの大きさに合わせて切断したＤＡＦを配線基板に貼付する方法では、ＤＡＦと配線基板が密着しにくく、隙間が生じやすくなる。
また、ＤＡＦと配線基板との間に隙間が生じることにより、この後の工程において封止樹脂で封止し加熱処理を行なう際、その隙間から気泡が発生しやすくなる。そのため、半導体チップに割れが発生しやすくなり、品質不良の半導体装置が増加してしまう。
また、図４に示した製造方法では、ＤＡＦをウェハ全体から枠部にまで広範囲で貼着するため、不良チップや周辺部など無駄な部分にもＤＡＦを貼着することになる。これによりＤＡＦ材の費用が増加し、それに伴い製造原価の上昇を招いてしまう。
また、ＤＡＦと配線基板との間に隙間が生じることにより、この後の工程において封止樹脂で封止し加熱処理を行なう際、その隙間から気泡が発生しやすくなる。そのため、半導体チップに割れが発生しやすくなり、品質不良の半導体装置が増加してしまう。
また、図４に示した製造方法では、ＤＡＦをウェハ全体から枠部にまで広範囲で貼着するため、不良チップや周辺部など無駄な部分にもＤＡＦを貼着することになる。これによりＤＡＦ材の費用が増加し、それに伴い製造原価の上昇を招いてしまう。
上記課題を解決するために、本発明は以下の構成を採用した。すなわち、
ダイアタッチフィルムを介して半導体チップを配線基板のチップ搭載部に貼着する貼着工程を有する半導体装置の製法であり、前記ＤＡＦに対して剥離性を有する支持テープの一面上に、前記半導体チップの前記配線基板に対する貼着面に対応する大きさを有する複数のＤＡＦを仮貼着する第一工程と、複数の前記チップ搭載部を有する前記配線基板に前記支持テープの一面側を重ね合わせることにより、前記ＤＡＦを前記配線基板の各前記チップ搭載部に一括して転写する第二工程と、前記支持テープを剥離した後に、前記各ＤＡＦ上に前記半導体チップを貼着する第三工程と、を具備してなることを特徴とする。
ダイアタッチフィルムを介して半導体チップを配線基板のチップ搭載部に貼着する貼着工程を有する半導体装置の製法であり、前記ＤＡＦに対して剥離性を有する支持テープの一面上に、前記半導体チップの前記配線基板に対する貼着面に対応する大きさを有する複数のＤＡＦを仮貼着する第一工程と、複数の前記チップ搭載部を有する前記配線基板に前記支持テープの一面側を重ね合わせることにより、前記ＤＡＦを前記配線基板の各前記チップ搭載部に一括して転写する第二工程と、前記支持テープを剥離した後に、前記各ＤＡＦ上に前記半導体チップを貼着する第三工程と、を具備してなることを特徴とする。
本発明は図５に示すように、切断したダイアタッチフィルム（ＤＡＦ）を支持テープに配置した状態で、支持テープを配線基板上に重ね合せる。これにより、ＤＡＦを配線基板の各チップ搭載部に一括搭載することができる。また、この方法によれば、あらかじめＤＡＦを切断してから配線基板に搭載するため、ＤＡＦの無駄な利用が発生しない。そのためＤＡＦ材の費用が低減し、半導体装置を安価に製造することが可能となる。
また、ローラー等の圧着用冶具により、支持テープを介してＤＡＦを配線基板に押圧することにより、ＤＡＦを配線基板に密着させることができる。これにより、ＤＡＦと配線基板との間に隙間を発生させずに仮貼着することが可能となる。
また、その後に配線基板とともにＤＡＦを加熱して硬化させることにより、配線基板とＤＡＦとを強力に固着させることができる。
これらにより、その後の工程においてＤＡＦと配線基板との間の気泡の発生を防ぐことができ、半導体チップの割れ等の不良発生を防止することができる。そのため、高品質の半導体装置を製造することが可能となる。
また、その後に配線基板とともにＤＡＦを加熱して硬化させることにより、配線基板とＤＡＦとを強力に固着させることができる。
これらにより、その後の工程においてＤＡＦと配線基板との間の気泡の発生を防ぐことができ、半導体チップの割れ等の不良発生を防止することができる。そのため、高品質の半導体装置を製造することが可能となる。
[第１の実施形態]
以下、本発明の第１の実施形態である半導体装置１の製造方法について、図面を参照して説明する。ここで、図５（ａ）〜（ｅ）は第１の実施形態の製造方法を示す平面工程図および断面工程図であり、図６（ａ）、（ｂ）は、これらの工程で用いる支持テープを示す平面図、図６（ｃ）はその断面図である。なお、記載していない工程は一般的なＢＧＡ型半導体装置の製造工程と同様であり、本説明では省略する。
以下、本発明の第１の実施形態である半導体装置１の製造方法について、図面を参照して説明する。ここで、図５（ａ）〜（ｅ）は第１の実施形態の製造方法を示す平面工程図および断面工程図であり、図６（ａ）、（ｂ）は、これらの工程で用いる支持テープを示す平面図、図６（ｃ）はその断面図である。なお、記載していない工程は一般的なＢＧＡ型半導体装置の製造工程と同様であり、本説明では省略する。
本実施形態は、ＤＡＦ１０４を支持テープ１２２に仮貼着する工程（第一工程）と、配線基板１０３のチップ搭載部１１４上にＤＡＦ１０４を一括搭載する工程と、ＤＡＦ１０４をチップ搭載部１１４上に転写する工程（第二工程）と、ＤＡＦ１０４に半導体チップ１０２を圧着固定する工程と、ＤＡＦ１０４および半導体チップ１０２を加熱する工程（第三工程）と、から概略構成されている。以下、それぞれの工程について詳細を説明する。
＜第一工程（ＤＡＦ１０４を支持テープ１２２に貼着する工程）＞
まず始めに、図５（ａ）に示すように、たとえばロール形状で納品された未切断のＤＡＦ素材からなるＤＡＦロール１０４ａを、図示しないカッティング装置により後述する半導体チップ１０２に対応した大きさに切断する。これによりＤＡＦ１０４は、配線基板１０３の半導体チップ１０２の貼着面（チップ搭載部１１４）にも対応する大きさとなる。
まず始めに、図５（ａ）に示すように、たとえばロール形状で納品された未切断のＤＡＦ素材からなるＤＡＦロール１０４ａを、図示しないカッティング装置により後述する半導体チップ１０２に対応した大きさに切断する。これによりＤＡＦ１０４は、配線基板１０３の半導体チップ１０２の貼着面（チップ搭載部１１４）にも対応する大きさとなる。
次いで、ＤＡＦ１０４を、たとえば吸着コレット１２１等の搬送冶具により、支持テープ１２２の一面側に貼着する。
このとき、支持テープ１２２には、たとえば大昌電子製マジックレジンのような、ＤＡＦ１０４に対して弱粘着性および剥離性を有し、かつ、耐熱性を持つ素材からなる搬送用テープを用いることが好ましい。また、支持テープ１２２とＤＡＦ１０４との接着力は、後述する配線基板１０３とＤＡＦ１０４との接着力よりも弱いものとする。
また、支持テープ１２２の素材としては、再利用可能なものであることがより好ましい。半導体装置１の製造費用低減を更に大きくすることができるためである。
このとき、支持テープ１２２には、たとえば大昌電子製マジックレジンのような、ＤＡＦ１０４に対して弱粘着性および剥離性を有し、かつ、耐熱性を持つ素材からなる搬送用テープを用いることが好ましい。また、支持テープ１２２とＤＡＦ１０４との接着力は、後述する配線基板１０３とＤＡＦ１０４との接着力よりも弱いものとする。
また、支持テープ１２２の素材としては、再利用可能なものであることがより好ましい。半導体装置１の製造費用低減を更に大きくすることができるためである。
図６（ａ）に、支持テープ１２２の一面側にＤＡＦ１０４を貼着した状態を示す。ここに示すように、ＤＡＦ１０４は、支持テープ１２２の一面側に形成された第一のＤＡＦ配置部１２５ａ内に貼着する。この第一のＤＡＦ配置部１２５ａは、図６（ｂ）に示す配線基板１０３の第二のＤＡＦ配置部１２５ｂに対応した配置となっている。また、第一のＤＡＦ配置部１２５ａ内のＤＡＦ１０４の配置は、第二のＤＡＦ配置部１２５ｂ内のチップ搭載部１１４の位置にそれぞれ対応している。
このような配置で支持テープ１２２にＤＡＦ１０４を貼着することにより、後述する工程において、ＤＡＦ１０４をチップ搭載部１１４にそれぞれ転写することが可能となる。
このような配置で支持テープ１２２にＤＡＦ１０４を貼着することにより、後述する工程において、ＤＡＦ１０４をチップ搭載部１１４にそれぞれ転写することが可能となる。
また、支持テープ１２２の一面側には位置決め用マーク１２６を記すことが好ましい。これにより、支持テープ１２２にＤＡＦ１０４を配置する作業、および、後述する支持テープ１２２とチップ搭載部１１４の位置合せの精度を向上することができるためである。
＜第二工程＞
第二工程はさらに、配線基板１０３のチップ搭載部１１４上にＤＡＦ１０４を一括搭載する工程と、ＤＡＦ１０４をチップ搭載部１１４上に転写する工程とから構成されている。以下、それぞれについて詳細を説明する。
第二工程はさらに、配線基板１０３のチップ搭載部１１４上にＤＡＦ１０４を一括搭載する工程と、ＤＡＦ１０４をチップ搭載部１１４上に転写する工程とから構成されている。以下、それぞれについて詳細を説明する。
（チップ搭載部１１４上にＤＡＦ１０４を一括搭載する工程）
まず、図５（ｂ）に示すように、チップ搭載部１１４上にＤＡＦ１０４を一括搭載する。始めに、第一の製造装置１３０を準備する。本実施形態で用いる第一の製造装置１３０はステージ状で、第一の搭載用冶具１３０ａおよびヒーター１２３により構成されている。
まず、図５（ｂ）に示すように、チップ搭載部１１４上にＤＡＦ１０４を一括搭載する。始めに、第一の製造装置１３０を準備する。本実施形態で用いる第一の製造装置１３０はステージ状で、第一の搭載用冶具１３０ａおよびヒーター１２３により構成されている。
第二の搭載用冶具１３０ｂはヒーター１２３が設けられたステージ状の構成であり、配線基板１０３の載置部を有している。これにより、第二の搭載用冶具１３０ｂ上に配線基板１０３を配置できる構成となっている。
また、第一の製造装置１３０には図示しない重ね合せ手段が設けられており、ＤＡＦ１０４を仮貼着した支持テープ１２２を、載置部上の配線基板１０３に重ね合わせることができる構成となっている。また、支持テープ１２２を重ね合わせた後に、その支持テープ１２２の長手方向に沿って配線基板１０３に順次押し付ける、たとえばローラー１２４からなる押付冶具が構成されている。
また、第一の製造装置１３０には図示しない重ね合せ手段が設けられており、ＤＡＦ１０４を仮貼着した支持テープ１２２を、載置部上の配線基板１０３に重ね合わせることができる構成となっている。また、支持テープ１２２を重ね合わせた後に、その支持テープ１２２の長手方向に沿って配線基板１０３に順次押し付ける、たとえばローラー１２４からなる押付冶具が構成されている。
次いで、第一の製造装置１３０の載置部上に配線基板１０３を配置する。次いで、支持テープ１２２の第一のＤＡＦ配置部１２５ａと、配線基板１０３の第二のＤＡＦ配置部１２５ｂの位置を合わせ、ＤＡＦ１０４を支持テープ１２２で保持したまま、一面側を下に向けて一括搭載する。これにより、ＤＡＦ１０４はチップ搭載部１１４上にそれぞれ搭載され、配線基板１０３に仮貼着された状態となる。このとき、配線基板１０３をヒーター１２３によりあらかじめ加熱しておくことが望ましい。
なお、このとき支持テープ１２２および配線基板１０３は図示しない部分でそれぞれ保持されている。そのため、支持テープ１２２は、配線基板１０３一枚毎に切断する必要はなく、連続したテープ形状のままで作業を行うことが可能である。
なお、このとき支持テープ１２２および配線基板１０３は図示しない部分でそれぞれ保持されている。そのため、支持テープ１２２は、配線基板１０３一枚毎に切断する必要はなく、連続したテープ形状のままで作業を行うことが可能である。
（ＤＡＦ１０４をチップ搭載部１１４上に転写する工程）
次いで、図５（ｃ）に示すように、ＤＡＦ１０４をチップ搭載部１１４上に転写する。まず始めに、支持テープ１２２の上方（他面側）に、たとえばローラー１２４からなる圧着用冶具を配置する。次いでローラー１２４を支持テープ１２２上に降下させ、支持テープ１２２を介してＤＡＦ１０４および配線基板１０３を支持テープ１２２の他面側より押圧する。
次いで、ローラー１２４を押圧した状態のまま、支持テープ１２２をその長手方向に沿って順次配線基板１０３に押し付けていく。なお、図中の矢印はローラー１２４の移動方向を示す。このとき用いる圧着用冶具はローラー１２４に限られず、スキージ状の冶具、押圧部分が順次移動するように動作するプレス状冶具など、押圧部分を移動できる機構の冶具であれば他のものを用いても構わない。
次いで、図５（ｃ）に示すように、ＤＡＦ１０４をチップ搭載部１１４上に転写する。まず始めに、支持テープ１２２の上方（他面側）に、たとえばローラー１２４からなる圧着用冶具を配置する。次いでローラー１２４を支持テープ１２２上に降下させ、支持テープ１２２を介してＤＡＦ１０４および配線基板１０３を支持テープ１２２の他面側より押圧する。
次いで、ローラー１２４を押圧した状態のまま、支持テープ１２２をその長手方向に沿って順次配線基板１０３に押し付けていく。なお、図中の矢印はローラー１２４の移動方向を示す。このとき用いる圧着用冶具はローラー１２４に限られず、スキージ状の冶具、押圧部分が順次移動するように動作するプレス状冶具など、押圧部分を移動できる機構の冶具であれば他のものを用いても構わない。
このように、支持テープ１２２を介してＤＡＦ１０４を配線基板１０３に押圧することにより、ＤＡＦ１０４は配線基板１０３の各チップ搭載部１１４上に貼着される。このとき、ＤＡＦ１０４が反った形状であっても、配線基板１０３に押圧されることにより互いに密着し、隙間の発生を防ぐことができる。
次いで図５（ｄ）に示すように、ヒーター１２３により、配線基板１０３およびＤＡＦ１０４を加熱する。図中の矢印は熱の伝わる方向を示す。これによりＤＡＦ１０４は硬化し、更に強く配線基板１０３上のチップ搭載部１１４に固着する。
その後、支持テープ１２２をＤＡＦ１０４から引き剥がす。このとき、支持テープ１２２とＤＡＦ１０４との接着力は、配線基板１０３とＤＡＦ１０４との接着力よりも弱く構成されていることにより、ＤＡＦ１０４は剥離されずに配線基板１０３上に残った状態となる。
以上により、配線基板１０３のチップ搭載部１１４上にＤＡＦ１０４が転写される。また、このときの状態を図６（ｃ）に示す。
その後、支持テープ１２２をＤＡＦ１０４から引き剥がす。このとき、支持テープ１２２とＤＡＦ１０４との接着力は、配線基板１０３とＤＡＦ１０４との接着力よりも弱く構成されていることにより、ＤＡＦ１０４は剥離されずに配線基板１０３上に残った状態となる。
以上により、配線基板１０３のチップ搭載部１１４上にＤＡＦ１０４が転写される。また、このときの状態を図６（ｃ）に示す。
＜第三工程＞
第三工程はさらに、ＤＡＦ１０４に半導体チップ１０２を圧着固定する工程と、ＤＡＦ１０４および半導体チップ１０２を加熱する工程とから構成されている。以下、それぞれについて詳細を説明する。
第三工程はさらに、ＤＡＦ１０４に半導体チップ１０２を圧着固定する工程と、ＤＡＦ１０４および半導体チップ１０２を加熱する工程とから構成されている。以下、それぞれについて詳細を説明する。
（ＤＡＦ１０４に半導体チップ１０２を圧着固定する工程）
まず、図５（ｅ）に示すように、ダイボンディング装置の吸着コレット１２１により半導体チップ１０２を保持し、ＤＡＦ１０４上（他面側）に半導体チップ１０２を搭載する。この際、半導体チップ１０２上から圧力を加えることにより、半導体チップ１０２はＤＡＦ１０４に圧着固定される。
まず、図５（ｅ）に示すように、ダイボンディング装置の吸着コレット１２１により半導体チップ１０２を保持し、ＤＡＦ１０４上（他面側）に半導体チップ１０２を搭載する。この際、半導体チップ１０２上から圧力を加えることにより、半導体チップ１０２はＤＡＦ１０４に圧着固定される。
（ＤＡＦ１０４および半導体チップ１０２を加熱する工程）
半導体チップ１０２を全てのＤＡＦ１０４に順次圧着固定した後、ヒーター１２３により配線基板１０３、ＤＡＦ１０４の加熱を行う。これによりＤＡＦ１０４と半導体チップ１０２は完全に固着する。
半導体チップ１０２を全てのＤＡＦ１０４に順次圧着固定した後、ヒーター１２３により配線基板１０３、ＤＡＦ１０４の加熱を行う。これによりＤＡＦ１０４と半導体チップ１０２は完全に固着する。
これ以降の工程は一般的なＢＧＡ型半導体装置の製造作業と同様であり、ワイヤボンディングを行った後に、図６（ｂ）に示す製品形成部１１３全体を封止樹脂により一括封止し、次いで、図示しない半田ボールを搭載する。その後、配線基板３を切断個片化することにより、図１に示すような半導体装置１が得られる。
本実施形態の半導体装置１の製造方法により、反った形状のＤＡＦ１０４であっても配線基板１０３に密着させることができる。そのため、ＤＡＦ１０４と配線基板１０３との間の隙間の発生を防ぐことができ、その後の工程においてＤＡＦ１０４と配線基板１０３との間から気泡が発生することを防ぐことができる。
また、配線基板１０３とＤＡＦ１０４をヒーター１２３により加熱する工程を設けることによりＤＡＦ１０４が熱硬化し、配線基板１０３に強く固着する。そのため、ＤＡＦ１０４から支持テープ１２２を剥がしやすくなり、ＤＡＦ１０４の剥離を防ぐことができる。そのため、半導体チップ１０２の割れ等の不良発生を防止することができ、高品質の半導体装置１を製造することが可能となる。
また、配線基板１０３とＤＡＦ１０４をヒーター１２３により加熱する工程を設けることによりＤＡＦ１０４が熱硬化し、配線基板１０３に強く固着する。そのため、ＤＡＦ１０４から支持テープ１２２を剥がしやすくなり、ＤＡＦ１０４の剥離を防ぐことができる。そのため、半導体チップ１０２の割れ等の不良発生を防止することができ、高品質の半導体装置１を製造することが可能となる。
また、ＤＡＦ１０４をあらかじめチップ搭載部１１４に対応した大きさに切断してから、チップ搭載部１１４に一括搭載するため、従来技術のようなＤＡＦ１０４の無駄が生じない。そのため、ＤＡＦ材の費用を低減することができ、半導体装置１を安価に製造することが可能となる。
[第２の実施形態]
以下、本発明の第２の実施形態である半導体装置１の製造方法について、図面を参照して説明する。ここで、図７（ａ）、（ｂ）は第２の実施形態の製造方法を示す断面工程図である。なお、第１の実施形態と同様の工程についてはその詳細を省略する。
以下、本発明の第２の実施形態である半導体装置１の製造方法について、図面を参照して説明する。ここで、図７（ａ）、（ｂ）は第２の実施形態の製造方法を示す断面工程図である。なお、第１の実施形態と同様の工程についてはその詳細を省略する。
本実施形態は、ＤＡＦ１０４を支持テープ１２２に貼着する工程と、配線基板１０３のチップ搭載部１１４上にＤＡＦ１０４を一括搭載する工程と、ＤＡＦ１０４をチップ搭載部１１４上に転写する工程と、ＤＡＦ１０４に半導体チップ１０２を圧着固定する工程と、ＤＡＦ１０４および半導体チップ１０２を加熱する工程と、から概略構成されている。
第２の実施形態は、ＤＡＦ１０４をチップ搭載部１１４上に転写する工程において、支持テープ１２２と配線基板１０３との間の第二の気密空間１６０ｂを減圧することによって配線基板１０３とＤＡＦ１０４とを密着させる点が、第１の実施形態と異なる部分である。そのため、チップ搭載部１１４上にＤＡＦ１０４を一括搭載する工程より前の工程は第１の実施形態と同様であり、その説明を省略する。
以下、チップ搭載部１１４上にＤＡＦ１０４を一括搭載する工程以降の工程について、その詳細を説明する。
以下、チップ搭載部１１４上にＤＡＦ１０４を一括搭載する工程以降の工程について、その詳細を説明する。
＜チップ搭載部１１４上にＤＡＦ１０４を一括搭載する工程＞
チップ搭載部１１４上にＤＡＦ１０４を一括搭載する工程はさらに、チャンバー（第二の製造装置）１４０を準備する工程と、チャンバー１４０内に支持テープ１２２およびＤＡＦ１０４を配置する工程と、から概略構成されている。以下、それぞれの工程について図７を用いて詳細を説明する。
チップ搭載部１１４上にＤＡＦ１０４を一括搭載する工程はさらに、チャンバー（第二の製造装置）１４０を準備する工程と、チャンバー１４０内に支持テープ１２２およびＤＡＦ１０４を配置する工程と、から概略構成されている。以下、それぞれの工程について図７を用いて詳細を説明する。
（チャンバー１４０を準備する工程）
まず始めに、チャンバー１４０を準備する。本実施形態で用いるチャンバー１４０は第二の搭載用冶具１３０ｂおよび蓋体１４０ａにより構成されている。
第二の搭載用冶具１３０ｂはヒーター１２３が設けられたステージ状の構成であり、配線基板１０３の載置部を有している。これにより、第二の搭載用冶具１３０ｂ上に配線基板１０３を配置できる構成となっている。
また、第二の搭載用冶具１３０ｂ上を支持テープ１２２で覆い、その上に蓋体１４０ａを配置することにより、蓋体１４０ａと第二の搭載用冶具１３０ｂとで、支持テープ１２２を挟み込むことができる構成となっている。これにより、支持テープ１２２によってチャンバー１４０の内部空間は区分され、蓋体１４０ａと支持テープ１２２の間に第一の気密空間１６０ａが設けられ、また、支持テープ１２２と配線基板１０３との間には第二の気密空間１６０ｂが設けられる。
まず始めに、チャンバー１４０を準備する。本実施形態で用いるチャンバー１４０は第二の搭載用冶具１３０ｂおよび蓋体１４０ａにより構成されている。
第二の搭載用冶具１３０ｂはヒーター１２３が設けられたステージ状の構成であり、配線基板１０３の載置部を有している。これにより、第二の搭載用冶具１３０ｂ上に配線基板１０３を配置できる構成となっている。
また、第二の搭載用冶具１３０ｂ上を支持テープ１２２で覆い、その上に蓋体１４０ａを配置することにより、蓋体１４０ａと第二の搭載用冶具１３０ｂとで、支持テープ１２２を挟み込むことができる構成となっている。これにより、支持テープ１２２によってチャンバー１４０の内部空間は区分され、蓋体１４０ａと支持テープ１２２の間に第一の気密空間１６０ａが設けられ、また、支持テープ１２２と配線基板１０３との間には第二の気密空間１６０ｂが設けられる。
また、チャンバー１４０の下部には、チャンバー１４０を貫通し、かつ第二の気密空間１６０ｂとチャンバー１４０外部とを連通する減圧孔１４４が設けられており、図示しない吸引ポンプが接続されている。また、チャンバー１４０の上面には、チャンバー１４０を貫通し、第一の気密空間１６０ａとチャンバー１４０外部とを連通させる通気孔１４３が、それぞれ設けられている。
また、第二の搭載用冶具１３０ｂおよびヒーター１２３には、吸引孔１４２が複数設けられている。この吸引孔１４２は、第二の搭載用冶具１３０ｂとヒーター１２３を貫通する構成となっており、図示しない吸引ポンプが接続されている。これらは第二の気密空間１６０ｂを減圧する減圧手段として機能し、かつ、支持テープ１２２と配線基板１０３の重ね合せ手段として機能する。
また、第二の搭載用冶具１３０ｂおよびヒーター１２３には、吸引孔１４２が複数設けられている。この吸引孔１４２は、第二の搭載用冶具１３０ｂとヒーター１２３を貫通する構成となっており、図示しない吸引ポンプが接続されている。これらは第二の気密空間１６０ｂを減圧する減圧手段として機能し、かつ、支持テープ１２２と配線基板１０３の重ね合せ手段として機能する。
（支持テープ１２２およびＤＡＦ１０４を配置する工程）
次いで、図７（ａ）に示すように、チャンバー１４０内に支持テープ１２２およびＤＡＦ１０４を配置する。まず始めに、第二の搭載用冶具１３０ｂ上の搭載部に配線基板１０３を配置し、これをヒーター１２３によりあらかじめ加熱しておく。
次いで、図７（ａ）に示すように、チャンバー１４０内に支持テープ１２２およびＤＡＦ１０４を配置する。まず始めに、第二の搭載用冶具１３０ｂ上の搭載部に配線基板１０３を配置し、これをヒーター１２３によりあらかじめ加熱しておく。
次いで、第一のＤＡＦ配置部１２５ａと第二のＤＡＦ配置部１２５ｂの位置を合わせ、ＤＡＦ１０４を支持テープ１２２で保持したまま近づけ、配線基板１０３に接触しない程度に狭い間隔を空けた状態で保持する。これにより、配線基板１０３と支持テープ１２２はチャンバー１４０内に相互に対向して配置された状態となる。
このとき、吸引孔１４２は支持テープ１２２およびＤＡＦ１０４の下に、通気孔１４３は支持テープ１２２の上に、減圧孔１４４は支持テープ１２２より下方に位置する状態となる。
このとき、吸引孔１４２は支持テープ１２２およびＤＡＦ１０４の下に、通気孔１４３は支持テープ１２２の上に、減圧孔１４４は支持テープ１２２より下方に位置する状態となる。
次いで、蓋体１４０ａと第二の搭載用冶具１３０ｂとで、支持テープ１２２を挟み込む。これにより支持テープ１２２の第一のＤＡＦ配置部１２５ａの周囲全体と、第二の搭載用冶具１３０ｂとが密着し、支持テープ１２２と配線基板１０３との間に第二の気密空間１６０ｂが設けられた状態となる。
このとき、支持テープ１２２は気密性が高い素材を利用することが望ましいが、支持テープ１２２の気密性が不十分である場合は、支持テープ１２２の他面側を覆うように、たとえば気密性の高い素材からなるテープなど、ダイアフラムを別途設置してもよい。
＜ＤＡＦ１０４をチップ搭載部１１４上に転写する工程＞
ＤＡＦ１０４をチップ搭載部１１４上に転写する工程はさらに、ＤＡＦ１０４を各チップ搭載部１１４に貼着する工程と、配線基板１０３およびＤＡＦ１０４を加熱する工程と、から構成されている。以下、それぞれについて詳細を説明する。
ＤＡＦ１０４をチップ搭載部１１４上に転写する工程はさらに、ＤＡＦ１０４を各チップ搭載部１１４に貼着する工程と、配線基板１０３およびＤＡＦ１０４を加熱する工程と、から構成されている。以下、それぞれについて詳細を説明する。
（ＤＡＦ１０４を各チップ搭載部１１４に貼着する工程）
まず始めに、図示しない減圧用ポンプを減圧孔１４４および吸引孔１４２に接続して支持テープ１２２と配線基板１０３との間の第二の気密空間１６０ｂ内の気体を吸引する。これにより第二の気密空間１６０ｂは減圧される。このとき、配線基板１０３は複数の吸引孔１４２内が減圧されることにより、吸引孔１４２に吸着保持される。
また、このときの減圧条件は、減圧量を大きくして真空に近づけるほど配線基板１０３とＤＡＦ１０４の隙間が無くなり密着性が良好になるが、外気の吸引に時間を要するために作業時間が長くなる。そのため、適切な減圧条件を設定することが望ましい。
まず始めに、図示しない減圧用ポンプを減圧孔１４４および吸引孔１４２に接続して支持テープ１２２と配線基板１０３との間の第二の気密空間１６０ｂ内の気体を吸引する。これにより第二の気密空間１６０ｂは減圧される。このとき、配線基板１０３は複数の吸引孔１４２内が減圧されることにより、吸引孔１４２に吸着保持される。
また、このときの減圧条件は、減圧量を大きくして真空に近づけるほど配線基板１０３とＤＡＦ１０４の隙間が無くなり密着性が良好になるが、外気の吸引に時間を要するために作業時間が長くなる。そのため、適切な減圧条件を設定することが望ましい。
また、これと同時に、通気孔１４３からチャンバー１４０内部の第一の気密空間１６０ａへ外気を導入し、第一の気密空間１６０ａ内を加圧することが望ましい。図中の矢印は外気の流れを示す。このとき、通気孔１４３からの加圧条件は、減圧条件に対応するように適切な条件で設定すればよく、外気と通気させるだけでもよい。
これにより、支持テープ１２２と蓋体１４０ａの間の第一の気密空間１６０ａは、支持テープ１２２と配線基板１０３との間の第二の気密空間１６０ｂよりも高圧となり、ＤＡＦ１０４および配線基板１０３は、支持テープ１２２を介して支持テープ１２２の上方（他面側）全体から押圧される。
このように、支持テープ１２２を介してＤＡＦ１０４および配線基板１０３を押圧することにより、ＤＡＦ１０４は配線基板１０３の各チップ搭載部１１４上に重ね合わせられる。このときの状態を図７（ｂ）に示す。これにより、ＤＡＦ１０４が反った形状であっても、配線基板１０３に押圧されることにより互いに密着し、隙間の発生を防ぐことができる。
（配線基板１０３およびＤＡＦ１０４を加熱する工程）
次いで、ヒーター１２３により、配線基板１０３およびＤＡＦ１０４を加熱した状態を維持する。これによりＤＡＦ１０４は硬化し、更に強く配線基板１０３上のチップ搭載部１１４に固着した状態となる。そして減圧状態を終了して支持テープ１２２の押圧を解除した後、支持テープ１２２をＤＡＦ１０４から引き剥がす。このとき、支持テープ１２２とＤＡＦ１０４との接着力は、配線基板１０３とＤＡＦ１０４との接着力よりも弱く構成されていることにより、ＤＡＦ１０４は剥離されずに配線基板１０３上に残った状態となる。
この後、ダイボンディング作業等を行うことにより半導体装置１を製造するが、これらは一般的なＢＧＡ型半導体装置の製造工程と同様であるため、本説明では省略する。
次いで、ヒーター１２３により、配線基板１０３およびＤＡＦ１０４を加熱した状態を維持する。これによりＤＡＦ１０４は硬化し、更に強く配線基板１０３上のチップ搭載部１１４に固着した状態となる。そして減圧状態を終了して支持テープ１２２の押圧を解除した後、支持テープ１２２をＤＡＦ１０４から引き剥がす。このとき、支持テープ１２２とＤＡＦ１０４との接着力は、配線基板１０３とＤＡＦ１０４との接着力よりも弱く構成されていることにより、ＤＡＦ１０４は剥離されずに配線基板１０３上に残った状態となる。
この後、ダイボンディング作業等を行うことにより半導体装置１を製造するが、これらは一般的なＢＧＡ型半導体装置の製造工程と同様であるため、本説明では省略する。
本実施形態の半導体装置１の製造方法によれば、支持テープ１２２と配線基板１０３との間の第二の気密空間１６０ｂを減圧することにより、反った形状のＤＡＦ１０４であっても配線基板１０３に密着させることができる。これにより、第１の実施形態のように、ローラー１２４等による物理的な押圧が加わらず、配線基板１０３全体を均一に密着させることが可能となる。そのため、第１の実施形態と比較して、ＤＡＦ１０４の割れや位置ズレが発生しにくく、不良発生を防止することができる。
[第３の実施形態]
以下、本発明の第３の実施形態である半導体装置１の製造方法について、図面を参照して説明する。ここで、図８は第３の実施形態の製造方法を示す断面工程図である。なお、第１の実施形態もしくは第２の実施形態と同様の工程についてはその詳細を省略する。
以下、本発明の第３の実施形態である半導体装置１の製造方法について、図面を参照して説明する。ここで、図８は第３の実施形態の製造方法を示す断面工程図である。なお、第１の実施形態もしくは第２の実施形態と同様の工程についてはその詳細を省略する。
本実施形態は、ＤＡＦ１０４を支持テープ１２２に貼着する工程と、配線基板１０３のチップ搭載部１１４上にＤＡＦ１０４を一括搭載する工程と、ＤＡＦ１０４をチップ搭載部１１４上に転写する工程と、ＤＡＦ１０４に半導体チップ１０２を圧着固定する工程と、ＤＡＦ１０４および半導体チップ１０２を加熱する工程と、から概略構成されている。
第３の実施形態で用いるチャンバー（第三の製造装置）１４０は、第２の実施形態で用いたチャンバー１４０に重ね合せ手段としてローラー１２４が加わった構成となっている。そのため、ＤＡＦ１０４をチップ搭載部１１４上に転写する工程において、支持テープ１２２と配線基板１０３との間の第二の気密空間１６０ｂを減圧するとともに、たとえばローラー１２４からなる押付冶具を用いて配線基板１０３の各チップ搭載部１１４上に押圧する点が、第２の実施形態と異なる部分となる。
そのため、ＤＡＦ１０４をチップ搭載部１１４上に転写する工程より前の工程は第２の実施形態と同様であり、その説明を省略する。以下、ＤＡＦ１０４をチップ搭載部１１４上に転写する工程についてのみ、図８を用いてその詳細を説明する。
そのため、ＤＡＦ１０４をチップ搭載部１１４上に転写する工程より前の工程は第２の実施形態と同様であり、その説明を省略する。以下、ＤＡＦ１０４をチップ搭載部１１４上に転写する工程についてのみ、図８を用いてその詳細を説明する。
＜ＤＡＦ１０４をチップ搭載部１１４上に転写する工程＞
ＤＡＦ１０４をチップ搭載部１１４上に転写する工程はさらに、ＤＡＦ１０４を各チップ搭載部１１４に貼着する工程と、ローラー１２４を押圧する工程と、配線基板１０３およびＤＡＦ１０４を加熱する工程と、から構成されている。以下、それぞれについて詳細を説明する。
ＤＡＦ１０４をチップ搭載部１１４上に転写する工程はさらに、ＤＡＦ１０４を各チップ搭載部１１４に貼着する工程と、ローラー１２４を押圧する工程と、配線基板１０３およびＤＡＦ１０４を加熱する工程と、から構成されている。以下、それぞれについて詳細を説明する。
（ＤＡＦ１０４を各チップ搭載部１１４に貼着する工程）
まず始めに、図示しない減圧用ポンプを減圧孔１４４および吸引孔１４２に接続してチャンバー１４０内部の外気を吸引する。これにより、支持テープ１２２と配線基板１０３との間の第二の気密空間１６０ｂが減圧される。
これにより、支持テープ１２２と蓋体１４０ａの間の別の一画の第一の気密空間１６０ａは、支持テープ１２２と配線基板１０３との間の第二の気密空間１６０ｂよりも高圧となり、ＤＡＦ１０４および配線基板１０３は、支持テープ１２２を介して支持テープ１２２の上方全体から押圧される。
このときの減圧の設定は、第２の実施形態での減圧の設定より弱くしてもよく、支持テープ１２２とチップ搭載部１１４の位置合せができる程度の強さであればかまわない。
まず始めに、図示しない減圧用ポンプを減圧孔１４４および吸引孔１４２に接続してチャンバー１４０内部の外気を吸引する。これにより、支持テープ１２２と配線基板１０３との間の第二の気密空間１６０ｂが減圧される。
これにより、支持テープ１２２と蓋体１４０ａの間の別の一画の第一の気密空間１６０ａは、支持テープ１２２と配線基板１０３との間の第二の気密空間１６０ｂよりも高圧となり、ＤＡＦ１０４および配線基板１０３は、支持テープ１２２を介して支持テープ１２２の上方全体から押圧される。
このときの減圧の設定は、第２の実施形態での減圧の設定より弱くしてもよく、支持テープ１２２とチップ搭載部１１４の位置合せができる程度の強さであればかまわない。
（ローラー１２４を押圧する工程）
次いで、支持テープ１２２と配線基板１０３との間の第二の気密空間１６０ｂの減圧状態を維持したまま、支持テープ１２２の上方（他面側）から圧着用冶具、たとえばローラー１２４を押圧する。次いで、ローラー１２４を押圧した状態のまま、支持テープ１２２をその長手方向に沿って順次配線基板１０３に押し付けていく。なお、図中の矢印はローラー１２４の移動方向を示す。
次いで、支持テープ１２２と配線基板１０３との間の第二の気密空間１６０ｂの減圧状態を維持したまま、支持テープ１２２の上方（他面側）から圧着用冶具、たとえばローラー１２４を押圧する。次いで、ローラー１２４を押圧した状態のまま、支持テープ１２２をその長手方向に沿って順次配線基板１０３に押し付けていく。なお、図中の矢印はローラー１２４の移動方向を示す。
（配線基板１０３およびＤＡＦ１０４を加熱する工程）
次いで、ヒーター１２３により、配線基板１０３およびＤＡＦ１０４を加熱した状態を維持する。これによりＤＡＦ１０４は硬化し、更に強く配線基板１０３上のチップ搭載部１１４に固着した状態となる。そして減圧状態を終了して支持テープ１２２の押圧を解除した後、支持テープ１２２をＤＡＦ１０４から引き剥がす。このとき、支持テープ１２２とＤＡＦ１０４との接着力は、配線基板１０３とＤＡＦ１０４との接着力よりも弱く構成されていることにより、ＤＡＦ１０４は剥離されずに配線基板１０３上に残った状態となる。この後、ダイボンディング作業等を行うことにより半導体装置１を製造するが、これらは一般的なＢＧＡ型半導体装置の製造工程と同様であるため、本説明では省略する。
次いで、ヒーター１２３により、配線基板１０３およびＤＡＦ１０４を加熱した状態を維持する。これによりＤＡＦ１０４は硬化し、更に強く配線基板１０３上のチップ搭載部１１４に固着した状態となる。そして減圧状態を終了して支持テープ１２２の押圧を解除した後、支持テープ１２２をＤＡＦ１０４から引き剥がす。このとき、支持テープ１２２とＤＡＦ１０４との接着力は、配線基板１０３とＤＡＦ１０４との接着力よりも弱く構成されていることにより、ＤＡＦ１０４は剥離されずに配線基板１０３上に残った状態となる。この後、ダイボンディング作業等を行うことにより半導体装置１を製造するが、これらは一般的なＢＧＡ型半導体装置の製造工程と同様であるため、本説明では省略する。
本実施形態の半導体装置１の製造方法によれば、支持テープ１２２と配線基板１０３との間の第二の気密空間１６０ｂを減圧することにより、ＤＡＦ１０４と配線基板１０３の仮貼着を行う。そして、その後にローラー１２４による押圧を行うことにより、ＤＡＦ１０４と配線基板１０３との密着性を、第１の実施形態よりも向上することができる。
また、減圧の際に支持テープ１２２とチップ搭載部１１４の位置合せを行うため、減圧の設定を第２の実施形態よりも弱くすることができる。そのため、製造工程に要する時間を短縮することが可能となる。
また、減圧の際に支持テープ１２２とチップ搭載部１１４の位置合せを行うため、減圧の設定を第２の実施形態よりも弱くすることができる。そのため、製造工程に要する時間を短縮することが可能となる。
１…半導体装置、１０２…半導体チップ、１０３…配線基板、１０４…ＤＡＦ、１１４…チップ搭載部、１２２…支持テープ、１２３…ヒーター、１２４…ローラー、１３０ａ…第一の搭載用冶具、１３０ｂ…第二の搭載用冶具、１４０…チャンバー、１４０ａ…蓋体、１４３…通気孔、１４４…減圧孔、１６０ａ…第一の気密空間、１６０ｂ…第二の気密空間
Claims (13)
- ダイアタッチフィルムを介して半導体チップを配線基板のチップ搭載部に貼着する貼着工程を有する半導体装置の製造製法であり、前記ダイアタッチフィルムに対して剥離性を有する支持テープの一面上に、前記半導体チップの前記配線基板に対する貼着面に対応する大きさを有する複数のダイアタッチフィルムを仮貼着する第一工程と、
複数の前記チップ搭載部を有する前記配線基板に前記支持テープの一面側を重ね合わせることにより、前記ダイアタッチフィルムを前記配線基板の各前記チップ搭載部に一括して転写する第二工程と、
前記支持テープを剥離した後に、前記各ダイアタッチフィルム上に前記半導体チップを貼着する第三工程と、を具備してなることを特徴とする半導体装置の製造方法。 - 前記第二工程において、前記支持テープの前記一面と反対側の他面側に押付冶具を配置し、前記押付冶具によって前記支持テープをその長手方向に沿って順次前記配線基板に押し付けることで、前記ダイアタッチフィルムを前記配線基板の前記各チップ搭載部に貼着することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記押付冶具がローラーであることを特徴とする、請求項２に記載の半導体装置の製造方法。
- 前記第二工程において前記配線基板と前記支持テープをチャンバー内に相互に対向して配置し、前記支持テープによって前記チャンバーの内部空間を区分することによって、前記支持テープと前記配線基板との間に気密空間を設け、前記気密空間を減圧することで、前記支持テープを前記配線基板側に重ね合せさせて前記ダイアタッチフィルムを前記各チップ搭載部に貼着することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記支持テープとして気密性を有するテープを用いることを特徴とする、請求項４に記載の半導体装置の製造方法。
- 前記支持テープの前記他面側にダイアフラムを設置することにより前記気密空間を形成することを特徴とする、請求項４に記載の半導体装置の製造方法。
- 前記チャンバーに、前記気密空間と前記チャンバー外部とを連通する減圧孔を設け、前記減圧孔から前記気密空間内の外気を排出して前記気密空間内を減圧するとともに、前記気密空間から遮断された前記チャンバー内の別の一画と前記チャンバー外部とを連通させる通気孔を設け、前記気密空間の減圧の際に前記通気孔から外気を導入することを特徴とする、請求項４に記載の半導体装置の製造方法。
- 前記気密空間を減圧した後に、前記支持テープを前記配線基板側に付勢するように、前記支持テープの前記一面と反対側の他面側に押付冶具を配置し、前記押付冶具によって前記支持テープをその長手方向に沿って順次前記配線基板に押し付けることで、前記ダイアタッチフィルムを前記配線基板の前記各チップ搭載部に貼着することを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記第二工程および前記第三工程において、前記配線基板を加熱することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記支持テープが、前記ダイアタッチフィルムに対して、前記配線基板と前記ダイアッチフィルムの接着力よりも弱い接着力を示すものであることを特徴とする、請求項１に記載の半導体装置の製造方法。
- 請求項１の前記第二工程において用いる製造装置であって、
前記配線基板の載置部を有する搭載用冶具と、
前記搭載用冶具に設けられたヒーターと、
前記ダイアタッチフィルムを仮貼着した前記支持テープを前記搭載用冶具上の前記配線基板に重ね合わせる重ね合せ手段と、を具備してなることを特徴とする半導体装置の製造装置。 - 前記重ね合せ手段が、前記支持テープの前記一面と反対側の他面側に配置され、前記支持テープをその長手方向に沿って前記配線基板に順次押し付ける押付冶具であることを特徴とする請求項１１に記載の半導体装置の製造装置。
- 前記重ね合せ手段が、
前記搭載用冶具の前記搭載部を覆って前記搭載用冶具とともに前記チャンバーを構成する蓋体と、
前記チャンバーの内部空間を区分して前記載置部側の空間を気密空間とする前記支持テープと、
前記気密空間を減圧する減圧手段と、を具備してなることを特徴とする請求項１１に記載の半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009229566A JP2011077436A (ja) | 2009-10-01 | 2009-10-01 | 半導体装置の製造方法及び製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009229566A JP2011077436A (ja) | 2009-10-01 | 2009-10-01 | 半導体装置の製造方法及び製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011077436A true JP2011077436A (ja) | 2011-04-14 |
Family
ID=44021069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009229566A Pending JP2011077436A (ja) | 2009-10-01 | 2009-10-01 | 半導体装置の製造方法及び製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011077436A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6062545B2 (ja) * | 2013-06-13 | 2017-01-18 | 日立オートモティブシステムズ株式会社 | 半導体装置とその製造方法、および、熱式空気流量センサとその製造方法 |
| WO2021039565A1 (ja) * | 2019-08-26 | 2021-03-04 | リンテック株式会社 | 積層体の製造方法 |
| WO2022244803A1 (ja) * | 2021-05-18 | 2022-11-24 | Tdk株式会社 | 基板処理装置 |
-
2009
- 2009-10-01 JP JP2009229566A patent/JP2011077436A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6062545B2 (ja) * | 2013-06-13 | 2017-01-18 | 日立オートモティブシステムズ株式会社 | 半導体装置とその製造方法、および、熱式空気流量センサとその製造方法 |
| JPWO2014199726A1 (ja) * | 2013-06-13 | 2017-02-23 | 日立オートモティブシステムズ株式会社 | 半導体装置とその製造方法、および、熱式空気流量センサとその製造方法 |
| US9779976B2 (en) | 2013-06-13 | 2017-10-03 | Hitachi Automotive Systems, Ltd. | Adhesive sheet, method for manufacturing semiconductor device using same, method for manufacturing thermal airflow sensor using same, and thermal airflow sensor |
| WO2021039565A1 (ja) * | 2019-08-26 | 2021-03-04 | リンテック株式会社 | 積層体の製造方法 |
| EP4000769A4 (en) * | 2019-08-26 | 2023-08-16 | Lintec Corporation | LAMINATE MANUFACTURING PROCESS |
| WO2022244803A1 (ja) * | 2021-05-18 | 2022-11-24 | Tdk株式会社 | 基板処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI634821B (zh) | 形成無核心基材之基材帶及方法 | |
| JP4406300B2 (ja) | 半導体装置及びその製造方法 | |
| JP4992904B2 (ja) | 半導体装置の製造方法 | |
| JP2010245412A (ja) | 半導体集積回路装置の製造方法 | |
| JP2010118373A (ja) | 半導体装置の製造方法 | |
| CN109003907B (zh) | 封装方法 | |
| TWI433271B (zh) | 減少晶片間氣泡之多晶片堆疊方法 | |
| JP2013038214A (ja) | 半導体装置の製造方法 | |
| JP3822043B2 (ja) | チップ部品組立体の製造方法 | |
| JP3689414B2 (ja) | 弾性表面波デバイスの製造方法 | |
| US9281182B2 (en) | Pre-cut wafer applied underfill film | |
| JP2010010174A (ja) | 半導体装置の製造方法 | |
| JP2009289959A (ja) | ボンディング装置およびボンディング方法 | |
| JP2011077436A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP5494546B2 (ja) | 半導体装置の製造方法 | |
| JP2008244492A (ja) | 半導体装置の製造方法 | |
| JP2014203868A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6196893B2 (ja) | 半導体装置の製造方法 | |
| JP2004128339A (ja) | 半導体装置の製造方法 | |
| CN112117250B (zh) | 芯片封装结构及其制作方法 | |
| TWI710450B (zh) | 樹脂成型裝置、脫模膜的剝離方法、樹脂成型品的製造方法 | |
| TWI484546B (zh) | 補償晶粒厚度之覆晶接合製程 | |
| KR101115932B1 (ko) | 반도체 다이 부착 장치 | |
| WO2019171467A1 (ja) | 半導体装置及びその製造方法 | |
| JP2013016577A (ja) | 半導体装置の製造方法 |