JP2013038214A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013038214A
JP2013038214A JP2011172907A JP2011172907A JP2013038214A JP 2013038214 A JP2013038214 A JP 2013038214A JP 2011172907 A JP2011172907 A JP 2011172907A JP 2011172907 A JP2011172907 A JP 2011172907A JP 2013038214 A JP2013038214 A JP 2013038214A
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor
semiconductor device
temperature
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011172907A
Other languages
English (en)
Other versions
JP5798834B2 (ja
Inventor
Hiroaki Narita
博明 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011172907A priority Critical patent/JP5798834B2/ja
Priority to US13/559,397 priority patent/US8513060B2/en
Publication of JP2013038214A publication Critical patent/JP2013038214A/ja
Priority to US13/965,521 priority patent/US8941226B2/en
Application granted granted Critical
Publication of JP5798834B2 publication Critical patent/JP5798834B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • H01L2924/20305—Ultrasonic frequency [f] 100 Khz=<f< 125 KHz

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】電解めっき法を用いて形成される外部端子を有する半導体装置の製造において、欠けのない封止体を形成することのできる技術を提供する。
【解決手段】半導体ウエハの表面が第１ステージの表面と対向するように、第１温度（例えば８０〜１００℃）に加熱された第１ステージの表面上に半導体ウエハを配置して、半導体ウエハの裏面に接着剤を貼り付けた後、半導体ウエハに第１温度よりも高い第２温度の熱処理を施す。さらに、半導体ウエハおよび接着剤を切断領域に沿って切断して複数の半導体チップを取得した後、第３温度（例えば４０〜８０℃）に加熱された第２ステージの表面上に母基板を配置して、母基板の上面に接着剤を介して半導体チップを固定する。
【選択図】図２７

Description

本発明は、半導体装置の製造技術に関し、特に、半導体チップが樹脂封止体によって封止され、半導体チップの表面に形成された電極パッドと電気的に接続された外部端子が樹脂封止体の下面から露出するパッケージ構造の半導体装置の製造に適用して有効な技術に関するものである。
例えば特開２００２−７６０４０号公報（特許文献１）には、半導体チップと、複数の電極部材と、半導体チップの表面の複数の電極と複数の電極部材とを電気的に接続する複数の接続手段と、半導体チップ、複数の電極部材および複数の接続手段を封止する樹脂封止体とを有する半導体装置であって、半導体チップの裏面および複数の電極部材が樹脂封止体の下面から露出した半導体装置が開示されている。
また、特開２００５−２９４４４３号公報（特許文献２）には、リードフレームから作製された外部端子と半導体チップとがワイヤで電気的に接続され、封止樹脂で封止され、半導体チップの裏面に接して絶縁性樹脂層が予めコーティング等で形成され、この絶縁性樹脂層が封止樹脂の下面側に露出しており、外部端子の下面と同一平面上に存在している半導体装置が開示されている。
また、特開２００９−７６７１７号公報（特許文献３）には、電気メッキによって、ステンレス・スチール板の上面にニッケル層を主成分とするリード電極およびタブ電極を有する構造体を形成し、その後、ステンレス・スチール板から上記構造体を剥離する技術が開示されている。
特開２００２−７６０４０号公報 特開２００５−２９４４４３号公報 特開２００９−７６７１７号公報
電子機器の小型化および薄型化に伴い、電子機器に搭載される半導体装置（半導体パッケージ）においても小型化および薄型化が要求されている。
半導体装置の小型化および薄型化を実現するためには、例えば前記特許文献１の図３に示すように、半導体チップを支持するためのダイパッド（タブ、チップ搭載部）を排除した構造が有効とされている。
しかしながら、このような構造の場合、半導体装置内に搭載された半導体チップの裏面が封止体から露出するため、半導体チップに負荷（応力）が加わり、半導体チップにクラックが発生し易くなる。半導体チップの厚さが厚ければ、半導体チップにわずかな負荷が加わったとしても深刻な問題とはならないが、半導体装置の小型化および薄型化の要求に伴い、半導体チップの厚さも薄くなる傾向にある。そのため、小型化および薄型化が進む半導体装置においては、半導体チップにわずかな負荷が加わることによる半導体装置の信頼性の低下の恐れがある。また、半導体チップの裏面が封止体から露出すると、封止体と半導体チップとの界面から水分が浸入し、その水分による半導体装置の信頼性の低下の恐れもある。
そこで、本願発明者は、前記特許文献２の図２に示すように、絶縁性樹脂層（接着フィルム、接着剤、接着層、封止材）を介して母基板上に半導体チップを配置する製造方法について検討した。このような製造方法によれば、半導体チップの裏面に絶縁性樹脂層が配置されるため、半導体チップの裏面を保護することができる。また、このような製造方法によれば、ダイパッドが排除できるため、ダイパッドの排除と半導体チップの裏面の保護との両立が可能となる。従って、半導体装置の小型化および薄型化を実現できることだけでなく、半導体装置の信頼性の低下も抑制することができるので、このような製造方法は有効であると考えられた。
しかしながら、本願発明者は、半導体装置の更なる小型化を実現するために、外部端子となるリードの厚さも薄くする必要があると考え、前記特許文献３のように、電解めっき法を用いて形成される外部端子について検討した。その結果、電解めっき法を用いることにより、外部端子は、前記特許文献２のような導電性基板をパターニングすることで形成されたリードフレームの一部から成るリードの厚さの約半分以下の厚さで形成できることが分かった。
ところで、電解めっき法を用いて外部端子を形成する場合は、金属から成る基材を母基板として使用する。そのため、半導体チップ等を覆う封止体を形成した後に、封止体から母基板を剥離しなければならない。しかしながら、本願発明者が検討したところ、平面視において半導体チップの側面から絶縁性樹脂層の一部が突出すると、封止体から母基板を剥離するときに、その半導体チップの側面から突出した絶縁性樹脂層の一部が母基板に残り、封止体の下面の一部に欠けが生じるという新たな問題が発生した。これは、封止体と絶縁性樹脂層との密着力よりも、金属から成る母基板と絶縁性樹脂層との密着力が勝るためである。封止体に上記欠けがあると、この欠けている部分から封止体と半導体チップとの界面に水分が浸入し、その水分による半導体装置の信頼性の低下が懸念された。
そこで、本願発明では、半導体装置の小型化および薄型化を図るために、金属から成る基材を母基板とする電解めっき法を用いて外部端子を形成するが、平面視において半導体チップの側面から絶縁性樹脂層が突出しないようにすることによって、その下面に欠けのない封止体を形成することのできる技術を開示する。
本発明の目的は、電解めっき法を用いて形成される外部端子を有する半導体装置の製造において、欠けのない封止体を形成することのできる技術を提供することにある。
また、本発明の他の目的は、半導体装置の信頼性の低下を抑制して、半導体装置の小型化および薄型化を図ることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。
この実施の形態は、以下の工程を含む半導体装置の製造方法である。（ａ）第１主面、第１主面に設けられた複数のチップ領域、複数のチップ領域のうちの互いに隣り合うチップ領域間に設けられた切断領域、および第１主面とは反対側の第２主面を有する半導体ウエハを準備する工程、（ｂ）半導体ウエハの第１主面が第１ステージの表面と対向するように、第１温度に加熱された第１ステージの表面に半導体ウエハを配置し、半導体ウエハに熱を加えた状態で半導体ウエハの第２主面にフィルム状の接着剤を貼り付ける工程、（ｃ）接着剤が貼り付けられた半導体ウエハに、第１温度よりも高い第２温度を加える工程、（ｄ）切断領域に沿って半導体ウエハおよび接着剤を切断し、接着剤の一部を有する半導体チップを取得する工程、（ｅ）第３温度に加熱された第２ステージの表面に配置された金属からなる母基板の上面に、接着剤の一部を介して半導体チップを配置し、半導体チップを母基板の上面に固定する工程、（ｆ）半導体チップの電極パッドと母基板の外部端子とを導電性部材を介して電気的に接続する工程、（ｇ）半導体チップ、接着剤の一部、および母基板の上面を樹脂で封止することで、封止体を形成する工程、（ｈ）封止体から母基板を剥離し、封止体から接着剤の一部の裏面を露出する工程。
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
電解めっき法を用いて形成される外部端子を有する半導体装置の製造において、欠けのない封止体を形成することができる。また、半導体装置の信頼性の低下を抑制して、半導体装置の小型化および薄型化を図ることができる。
本発明の実施の形態による半導体装置の樹脂封止体を透かした要部平面図である。 本発明の実施の形態による半導体装置の裏面（実装面）側の要部平面図である。 図１に示すＡ−Ａ′線に沿った半導体装置の要部断面図である。 本発明の実施の形態による半導体装置の製造方法を説明する製造工程中における半導体装置の要部断面図である。 図４に続く、半導体装置の製造工程中における半導体装置および接着剤貼り付け装置の要部断面図である。 図５に続く、半導体装置の製造工程中における半導体装置および接着剤貼り付け装置の要部断面図である。 図６に続く、半導体装置の製造工程中における半導体装置の要部断面図である。 本発明の実施の形態によるウエハベーク工程の熱処理温度（第２温度）をパラメータとした接着剤の硬化率と熱処理時間との関係を説明するグラフ図である。 図７に続く、半導体装置の製造工程中における半導体装置の要部断面図である。 図９に続く、半導体装置の製造工程中における半導体装置の要部断面図である。 図１０に続く、半導体装置の製造工程中における母基板の要部平面図である。 図１１に示すＢ−Ｂ′線に沿った母基板の要部断面図である。 図１１および１２に続く、半導体装置の製造工程中における半導体装置および円筒コレットの要部断面図である。 図１３に続く、半導体装置の製造工程中における半導体装置の要部断面図である。 （ａ）および（ｂ）は、半導体チップと母基板とが良好に接続されていない状態（接着剤の不良転写状態）を説明する半導体装置の要部断面図である。 （ａ）および（ｂ）は、それぞれ半導体チップと母基板とが良好に接続されている状態を説明する第１例および第２例の半導体装置の要部断面図である。 本発明の実施の形態によるウエハベーク工程の熱処理条件をパラメータとした接着剤の転写率とダイボンディング工程の熱処理温度（第３温度）との関係を説明するグラフ図を示す。 本発明の実施の形態によるウエハベーク工程の熱処理条件をパラメータとしたダイシェア強度とダイボンディング工程の熱処理温度（第３温度）との関係を説明するグラフ図である。 図１４に続く、半導体装置の製造工程中における半導体装置の要部断面図である。 図１９に続く、半導体装置の製造工程中における半導体装置およびキャピラリの要部断面図である。 図２０に続く、半導体装置の製造工程中における半導体装置の要部断面図である。 図２１に続く、半導体装置の製造工程中における半導体装置の要部断面図である。 図２２に続く、半導体装置の製造工程中における半導体装置の要部断面図である。 図２３に続く、半導体装置の製造工程中における半導体装置の要部断面図である。 図２４に続く、半導体装置の製造工程中における半導体装置の要部断面図である。 図２５に続く、半導体装置の製造工程中における半導体装置の要部断面図である。 本発明の実施の形態による半導体装置の製造方法を説明する工程図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態において、ウエハと言うときは、Ｓｉ（Silicon）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態）
≪半導体装置について≫
本発明の実施の形態による半導体装置について、図１〜図３を用いて説明する。図１は半導体装置の樹脂封止体を透かした要部平面図、図２は半導体装置の裏面（実装面）側の要部平面図、図３は図１に示すＡ−Ａ′線に沿った半導体装置の要部断面図である。
半導体装置（半導体パッケージ）２４は、半導体チップ１４、半導体チップ１４の裏面に形成された接着剤（接着フィルム、接着層、封止材）５、半導体チップ１４の周囲に設けられた複数の外部端子（電極）１６、および半導体チップ１４の表面に配置された複数の電極パッド（ボンディングパッド）２と複数の外部端子１６とを電気的に接続する複数の導電性部材１９から構成されている。また、半導体チップ１４、接着剤５の側面、複数の外部端子１６のそれぞれの一部（上面および側面）、および複数の導電性部材１９は樹脂封止体（封止体）２１によって封止されている。しかし、樹脂封止体２１の下面からは半導体チップ１４の裏面は露出しておらず、半導体チップ１４の裏面に接着された接着剤５の下面および複数の外部端子１６のそれぞれの他部（下面（実装面））が露出した構造となっている。
このように、半導体チップ１４の裏面にダイパッドを配置せず、さらに、電解めっき法により形成される複数の外部端子１６を用いることにより、半導体装置２４の小型化および薄型化を実現することができる。また、半導体チップ１４の裏面は接着剤５によって保護されており、半導体チップ１４への水分の浸入も抑制することができるので、半導体装置２４の信頼性の低下も抑制することができる。
≪半導体装置の製造方法について≫
次に、本発明の実施の形態による半導体装置の製造方法を図４〜図２７を用いて工程順に説明する。図４〜図７、図９、図１０、図１３、図１４、および図１９〜図２６は半導体装置の製造方法を説明する製造工程中における半導体装置の要部断面図、図８はウエハベーク工程の熱処理温度（第２温度）をパラメータとした接着剤の硬化率と熱処理時間との関係を説明するグラフ図、図１１は半導体装置の製造方法を説明する製造工程中における母基板の要部平面図、図１２は図１１に示すＢ−Ｂ′線に沿った母基板の要部断面図、図１５は半導体チップと母基板とが良好に接続されていない状態（接着剤の不良転写状態）を説明する半導体装置の要部断面図、図１６は半導体チップと母基板とが良好に接続されている状態を説明する半導体装置の要部断面図、図１７はウエハベーク工程の熱処理条件をパラメータとした接着剤の転写率とダイボンディング工程の熱処理温度（第３温度）との関係を説明するグラフ図、図１８はウエハベーク工程の熱処理条件をパラメータとしたダイシェア強度とダイボンディング工程の熱処理温度（第３温度）との関係を説明するグラフ図、図２７は半導体装置の製造方法を説明する工程図である。
＜ウエハ準備工程Ｐ１＞
まず、図４に示すように半導体ウエハ１を準備する。半導体ウエハ１は単結晶シリコンからなり、その直径は、例えば２００ｍｍまたは３００ｍｍ、その厚さ（第１の厚さ）は、例えば０．７ｍｍ以上（製造工程への投入時の値）である。半導体ウエハ１は、第１主面（表面）１ｘ、第１主面１ｘにマトリックス状に区画形成された複数のチップ領域１ＣＡ、複数のチップ領域１ＣＡのうちの互いに隣り合うチップ領域１ＣＡ間に形成された切断領域（スクライブ領域、ダイシング領域、ダイシングライン）１ＳＡ、および第１主面１ｘとは反対側の第２主面（裏面）１ｙを有している。
半導体ウエハ１の第１主面１ｘの各チップ領域１ＣＡには、これに限定されないが、複数の半導体素子と、絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜とから構成される集積回路が形成されている。上記絶縁層は、例えば酸化シリコン膜で形成されている。上記配線層は、例えばアルミニウム、タングステン、または銅などの金属膜で形成されている。上記表面保護膜は、例えば酸化シリコン膜または窒化シリコン膜等の無機絶縁膜および有機絶縁膜を積み重ねた多層膜で形成されている。また、半導体ウエハ１の第１主面１ｘの各チップ領域１ＣＡには、上記複数の半導体素子と電気的に接続された複数の電極パッド（ボンディングパッド）２が各チップ領域１ＣＡの各辺に沿って配置されている（図１には、複数の電極パッド２のうちの一部を記載）。これら複数の電極パッド２は、上記多層配線層のうちの最上層の配線からなり、上記表面保護膜にそれぞれの電極パッド２に対応して形成された開口部により露出している。
＜バックグラインド工程Ｐ２＞
次に、半導体ウエハ１の第１主面１ｘ側に集積回路を覆う保護テープ（バックグラインドテープ）を貼り付けた後、半導体ウエハ１の第２主面１ｙを、研削材（例えば粗さ♯３６０）を用いて粗研削することにより、半導体ウエハ１の厚さを所定の厚さまで薄くする。続いて半導体ウエハ１の第２主面１ｙを、先に使用した研削材よりも目の粗さが細かい研削材（例えば粗さ♯１５００または♯２０００）を用いて仕上げ研削することにより、粗研削時に生じた半導体ウエハ１の第２主面１ｙの歪みを除去する（バックグラインド）。さらに、仕上げ研削時に生じた半導体ウエハ１の第２主面１ｙの研磨スジを、例えばスピンエッチ法、ＣＭＰ（Chemical Mechanical Polishing）法などにより除去する（ストレスリリーフ）。上記バックグラインドおよび上記ストレスリリーフを終えた時点での半導体ウエハ１の厚さ（第２の厚さ）は、例えば０．１３ｍｍである。なお、上記ストレスリリーフは全ての半導体ウエハ１に対して行う必要はなく、半導体チップに要求される強度に応じて行う。
＜接着剤貼り付け工程（第１温度）Ｐ３＞
次に、図５および図６に示すように、半導体ウエハ１の第２主面１ｙに、フィルム状の接着剤（接着フィルム、接着層、封止材）５を貼り付ける。接着剤５は、後の製造工程において、半導体チップを母基板の上面に固定する際の接着剤として機能し、さらに、半導体装置として完成した後においては、半導体チップの裏面を保護する封止材として機能する。接着剤５は、例えば熱硬化型であり、フィラー（ＳｉＯ２の粒）を含有するエポキシ系樹脂から成る。その厚さは、例えば２０〜３０μｍであり、２５μｍを中心値とする周辺範囲が好適である。また、そのフィラー含有量は、例えば６０ｗｔ％である。
接着剤５の半導体ウエハ１の第２主面１ｙへの貼り付けは、具体的には以下のように行われる。
まず、図５に示すように、半導体ウエハ１の第１主面１ｘ側に保護テープ３を貼り付けた状態で、半導体ウエハ１の第１主面１ｘと、熱源を有する第１ステージ４の表面（上面、ウエハ搭載面）４ｘとを対向させて、第１ステージ４の表面４ｘ上に半導体ウエハ１を配置する。半導体ウエハ１は、第１ステージ４の内部に設けられた真空経路６を介して真空吸着され、第１ステージ４の表面４ｘ上に固定されている。また、第１ステージ４は、第１温度（例えば８０〜１００℃）に加熱されており、第１ステージ４の表面４ｘ上に配置された半導体ウエハ１にも第１ステージ４の熱が伝わり、上記第１温度と同等の温度に加熱される。この半導体ウエハ１に熱を加えた状態で、半導体ウエハ１の第２主面１ｙに、フィルム状の接着剤５を貼り付ける。
次に、位置固定された第１固定ローラ７と第２固定ローラ８とによって張られた接着剤５に向かって、図中に示す矢印９の方向に第１ステージ４を移動する。第１ステージ４の移動速度は、例えば５ｍｍ／ｓｅｃである。
次に、図６に示すように、加圧ローラ１０により接着剤５と半導体ウエハ１の第２主面１ｙとの間に圧力を加える。熱および圧力を加えながら、半導体ウエハ１の周縁部の一部から、この周縁部の一部と半導体ウエハ１の中心部を介して対向する周縁部の他部に向かって、加圧ローラ１０を転がして、徐々に接着剤５を半導体ウエハ１の第２主面１ｙの接着させて行き、最終的に半導体ウエハ１の第２主面１ｙの全面に接着剤５を貼り付ける。半導体ウエハ１に貼り付ける前の接着剤５には、所定の張力をかけている。これにより、しわのない、均一な厚さの接着剤５を半導体ウエハ１の第２主面１ｙに貼り付けることができる。また、接着剤５の一方の面であって、加圧ローラ１０と接する側の面（半導体ウエハ１の第２主面１ｙと接する面と反対側の面）には接着剤５を保護するための保護シート１１が設けられている。
第１固定ローラ７、第２固定ローラ８、および加圧ローラ１０は常温である。また、半導体ウエハ１の第２主面１ｙに貼り付ける前の接着剤５および保護シート１１も常温である。しかし、半導体ウエハ１に接触した瞬間に半導体ウエハ１の熱（例えば８０〜１００℃）が接着剤５に伝わり、接着剤５は溶けて未硬化状態（第１形状）の強い接着力を有する。ここで、接着剤５の温度が、例えば４０〜５０℃と低くなると接着剤５が溶けにくくなり、半導体ウエハ１と接着剤５との接着力が弱くなる。半導体ウエハ１と接着剤５との接着力が弱いと、半導体ウエハ１を半導体チップに個片化する製造工程（ウエハダイシング工程Ｐ６）において、半導体チップが接着剤５から剥がれて、半導体チップの飛散等の問題が生じる。
＜ウエハベーク工程（第２温度）Ｐ４＞
次に、図７に示すように、保護テープ３および保護シート１１を除去した後、接着剤５が貼り付けられた半導体ウエハ１に対して、圧力を加えることなく、第１温度よりも高い第２温度（例えば１２０℃）で６０分程度の熱処理を施す。この熱処理は、例えばベーク炉（接着剤５が貼り付けられた半導体ウエハ１を収納する加熱された室内）を用いたエア（Ａｉｒ）ベークである。これにより、接着剤５の硬化反応を促進させて、未硬化状態（第１形状）から半硬化状態（第２形状）とする。この熱処理では、接着剤５に圧力を加えていないので、接着剤５の変形を抑えることができる。
ここで、接着剤５を完全硬化すると、半導体チップを母基板の上面に配置する製造工程（ダイボンディング工程Ｐ７）において、接着剤５が柔らかくならないため、半導体チップと母基板との接着力が弱くなり、半導体チップを母基板の上面に固定することが難しくなる。従って、ウエハベーク工程Ｐ４における熱処理条件（熱処理温度（第２温度）および熱処理時間）の設定は重要である。
図８に、熱処理温度（第２温度）をパラメータとした接着剤の硬化率と熱処理時間との関係を説明するグラフ図を示す。
図８に示すように、熱処理温度（第２温度）が高いほど硬化速度が速くなる。従って、熱処理に要する時間は長くはなるが、熱処理温度（第２温度）が低いほど接着剤５の硬化率の制御は容易である。熱処理を施す前の接着剤５の未硬化状態にも依存するが、前の製造工程である接着剤貼り付け工程Ｐ３において、例えば８０〜１００℃の第１温度により半導体ウエハ１の第２主面１ｙに接着剤５を貼り付けた場合は、第２温度が１２０℃、熱処理時間が６０分を中心とする周辺範囲が最も好適な熱処理条件であると考えられる。
＜ダイシングテープ貼り付け工程Ｐ５＞
次に、図９に示すように、ダイシングテープ１２を準備する。なお、図示はしないが、ダイシングテープ１２の周縁部には、平面視において環状のフレームが貼り付けられている。ダイシングテープ１２は、例えばポリオリフィンを基材とし、その厚さは、例えば９０μｍである。また、ダイシングテープ１２の上面（半導体ウエハ１が固定される面）には、接着層１３が形成されている。接着層１３は、例えばアクリル系ＵＶ硬化型の粘着剤であり、例えばＵＶ照射前は２００ｇ／２５ｍｍ、ＵＶ照射後は１０〜２０ｇ／２５ｍｍの粘着力を有している。
次に、ダイシングテープ１２の上面と半導体ウエハ１の第２主面１ｙとを対向させて、両者を接着剤５および接着層１３を介して貼り付ける。これにより、ダイシングテープ１２の上面に、接着剤５および接着層１３を介して半導体ウエハ１が固定される。
＜ウエハダイシング工程Ｐ６＞
次に、図１０に示すように、例えばダイヤモンド微粒を貼り付けた極薄の円形刃を用いて、半導体ウエハ１を切断領域１ＳＡに沿って縦、横に切断する。同時に、接着剤５および接着層１３も半導体ウエハ１の切断領域１ＳＡに沿って縦、横に切断する。半導体ウエハ１は半導体チップ１４に個片化されるが、個片化された後も半導体チップ１４はダイシングテープ１２を介してフレームに固定されているため、整列した状態を維持している。また、前の製造工程である接着剤貼り付け工程Ｐ３において、半導体ウエハ１の第２主面１ｙに接着剤５が強く接着されているので、半導体チップ１４が接着剤５から剥がれて、半導体チップ１４の飛散等の問題も生じることはない。
＜ダイボンディング工程（第３温度）Ｐ７＞
次に、図１１および図１２に示すように、母基板（基板、基材、母材）１５を準備する。母基板１５は、例えばステンレス（ＳＵＳ４３０）または銅などの導電性部材から成り、１つの半導体チップ１４が配置される領域（チップ搭載領域ＤＩＡ）がマトリックス状に区画形成された多数個取り基板である。図１１では、複数のチップ搭載領域ＤＩＡからなる１つのブロックが、３つ形成された母基板１５を例示している。母基板１５の厚さは、例えば１５０μｍである。
母基板１５の上面（表面、チップ搭載面）のチップ搭載領域ＤＩＡの周囲には、複数の外部端子（電極）１６が形成されている。外部端子１６は、例えば電解めっき法により金（Ａｕ）膜、ニッケル（Ｎｉ）膜、および金（Ａｕ）膜または銀（Ａｇ）膜を下から順次形成した積層膜により構成され、ニッケル（Ｎｉ）膜がひさし状に張り出したマッシュルーム形状を有している。外部端子１６の上面は、母基板１５の上面のチップ搭載領域ＤＩＡよりも高い位置にあるが、電解めっき法により形成する外部端子１６は、導電性基板（金属板）をパターニングすることで形成されたリードフレームの一部から成るリードの厚さの約半分以下の厚さで形成することができる。また、外部端子１６の形状をマッシュルーム形状とすることにより、後の製造工程であるモールド工程Ｐ１０において、外部端子１６のアンカー効果が期待できる。外部端子１６を構成する金（Ａｕ）膜の厚さは、例えば０．１μｍ以上、ニッケル（Ｎｉ）膜の厚さは、例えば５０〜８０μｍ、金（Ａｕ）膜または銀（Ａｇ）膜の厚さは、例えば２.５μｍ以上である。
次に、ダイシングテープ１２の下面側から紫外線を照射して、接着層１３の接着力を、例えば１０〜２０ｇ／２５ｍｍ程度に低下させることにより、接着層１３を硬化させる。これにより、各半導体チップ１４がダイシングテープ１２から剥がれやすくなる。
次に、図１３に示すように、母基板１５の下面と、熱源を有する第２ステージ１８の表面（上面）１８ｘとを対向させて、第２ステージ１８の表面１８ｘ上に母基板１５を配置する。第２ステージ１８は、例えばステンレス（ＳＵＳ４３０）などの導電性部材から成り、第３温度（例えば４０〜８０℃）に加熱されている。第２ステージ１８の表面１８ｘ上に配置された母基板１５に第２ステージ１８の熱が伝わり、母基板１５は上記第３温度と同等の温度に加熱されている。
次に、半導体チップ１４の表面を円筒コレット１７によって吸着し、保持した後、半導体チップ１４をダイシングテープ１２から引き剥がしてピックアップする。接着層１３の接着力が弱められているので、薄く強度が低下している半導体チップ１４であっても確実にピックアップすることができる。半導体チップ１４の裏面には、接着剤５が接着している。
次に、図１４に示すように、ピックアップされた半導体チップ１４は、母基板１５の上面の所定のチップ搭載領域ＤＩＡに搬送される。続いて、半導体チップ１４の裏面に接着している接着剤５を介して、母基板１５の上面のチップ搭載領域ＤＩＡに半導体チップ１４を配置し、熱（例えば４０〜８０℃）を加えることで、母基板１５の上面のチップ搭載領域ＤＩＡに半導体チップ１４を固定する。
ここで、接着剤５が所望する状態（形状）となるように、第２ステージ１８の第３温度、および半導体チップ１４を母基板１５の上面のチップ搭載領域ＤＩＡに配置する際の荷重が制御される。接着剤５の所望する状態とは、好ましくは、接着剤５の側面が半導体チップ１４の側面よりも内側にある状態（接着剤５の側面が半導体チップ１４の裏面と母基板１５との間にある状態）、または接着剤５の側面が半導体チップ１４の側面と段差を有することなく同一面にある状態をいう。
以下に、接着剤５の望ましくない形状および望ましい形状について、図１５および図１６を用いて詳細に説明する。図１５（ａ）および（ｂ）に望ましくない形状の接着剤５を有する半導体装置の要部断面図、図１６（ａ）は望ましい形状の接着剤５を有する第１例の半導体装置の要部断面図、図１６（ｂ）は望ましい形状の接着剤５を有する第２例の半導体装置の要部断面図を示す。
接着剤５の望ましくない形状とは、図１５（ａ）に示すように、半導体チップ１４の側面１４ｓよりも外側に接着剤５の側面５ｓがあり、平面視において接着剤５の一部が半導体チップ１４の側面１４ｓから突出している形状をいう。このように、平面視において接着剤５の一部が半導体チップ１４の側面１４ｓから突出していると、後の製造工程である母基板剥がし工程Ｐ１１において、図１５（ｂ）に示すように、平面視において半導体チップ１４の側面１４ｓから突出した接着剤５の一部５ａが母基板１５に残り（不良転写状態）、母基板１５から剥がされた樹脂封止体２１の下面に欠け（窪み）２１ａが形成される。樹脂封止体２１の下面に形成されたこの欠け２１ａから、例えば半導体チップ１４と樹脂封止体２１との間に水分が浸入し、その水分による半導体装置の信頼性の低下が生じる危険性がある。
上記のことから、接着剤５は、平面視において半導体チップ１４の側面１４ｓから突出しない形状とすることが望ましい。すなわち、図１６（ａ）に示すように、好ましくは、接着剤５の側面５ｓと半導体チップ１４の側面１４ｓとが段差を有することなく同一面となるように、接着剤５を潰れすぎないように形成する。または、図１６（ｂ）に示すように、好ましくは、接着剤５の側面５ｓが半導体チップ１４の側面１４ｓよりも内側に位置するように（接着剤５の側面５ｓが半導体チップ１４の裏面と母基板１５との間に位置するように）、接着剤５を潰れすぎないように形成する。これにより、前述した樹脂封止体２１の下面における欠け２１ａの形成を防ぐことができる。
従って、母基板１５の上面のチップ搭載領域ＤＩＡに半導体チップ１４を配置する際には、接着剤５が潰れて広がらないようにすることが重要である。そのためは、第２ステージ１８の第３温度、および半導体チップ１４を母基板１５の上面のチップ搭載領域ＤＩＡに配置する際の荷重を制御する必要がある。以下に、これら条件について説明する。
（１）．第２ステージ１８の第３温度について
図１７に、接着剤の転写率（母基板から剥がされた後に接着剤が母基板の上面に残る確率）と第３温度との関係を説明するグラフ図を示す。前の製造工程であるウエハベーク工程Ｐ４における熱処理条件をパラメータとしている。接着剤の転写率が０％のときが良好領域であり、０％よりも大きいと不良領域となる。
接着剤の転写率は、ウエハベーク工程Ｐ４における熱処理条件（熱処理温度（第２温度）および熱処理時間）にも依存するが、第３温度が高くなるに従い高くなる。ウエハベーク工程Ｐ４において熱処理温度（第２温度）に１２０℃、熱処理時間に６０分を選択した場合は、熱処理条件のマージン等も考慮すると、４０〜８０℃の範囲が最も好適な第３温度であると考えられる。
一方で、ダイシェア強度（接着剤と母基板との接着力）が低い場合は、後の製造工程であるワイヤボンディング工程Ｐ９において、半導体チップ１４が母基板１５から剥離する危険性がある。そのため、所定のダイシェア強度を有する必要がある。
図１８に、ダイシェア強度と第３温度との関係を説明するグラフ図を示す。前の製造工程であるウエハベーク工程Ｐ４における熱処理条件をパラメータとしている。ダイシェア強度が３００ｇｒ以上のときが良好領域であり、３００ｇｒ未満のときが不良領域となる。ダイシェア強度の測定に用いた半導体チップの平面寸法は０．８ｍｍ×０．８ｍｍである。
ダイシェア強度は、ウエハベーク工程Ｐ４における熱処理条件（熱処理温度（第２温度）および熱処理時間）にも依存するが、第３温度が高くなるに従い高くなる。ウエハベーク工程Ｐ４において熱処理温度（第２温度）に１２０℃、熱処理時間に６０分を選択した場合は、４０℃以上の第３温度において、良好なダイシェア強度が得られている。
従って、第３温度としては、接着剤５の転写率およびダイシェア強度から、４０〜８０℃を選択することができる。
（２）．接着剤５の温度について
接着剤５は、荷重を掛けなくても、４０℃を越える熱を加えると溶けて変形する。そのため、半導体チップ１４を母基板１５の上面のチップ搭載領域ＤＩＡに配置する直前まで、４０℃を越える熱を加えないことが望ましい。また、接着剤５を介して半導体チップ１４と母基板１５とを接着する際も、接着剤５全体を溶かすのではなく、母基板１５と接触する面のみを溶かして、半導体チップ１４と接触する面および側面５ｓは溶かさないことが望ましい。そこで、本実施の形態では、接着剤５の変形をできるだけ抑制するために、エア（Ａｉｒ）ベークを用いずに、ヒートステージを用いた。
円筒コレット１７は常温であり、円筒コレット１７に保持された半導体チップ１４およびその裏面に接着した接着剤５も常温である。この状態で、円筒コレット１７は、第３温度（例えば４０〜８０℃）に加熱された母基板１５の上面のチップ搭載領域ＤＩＡ上に移動する。その後、母基板１５の上面のチップ搭載領域ＤＩＡに半導体チップ１４を配置するが、ヒートステージ（第２ステージ１８）を用いているので、接着剤５の母基板１５と接触する面のみに熱が加わり、この面の接着剤５のみを溶かして、接着剤５と母基板１５とを接着させることができる。接着剤５全体に熱が加わらないので、接着剤５の変形を抑制することができる。
（３）．荷重について
接着剤５は溶けると自重により変形するので、接着剤５の変形を抑制するためには、半導体チップ１４に掛ける荷重はできるだけ小さくすることが望ましい。例えば荷重を掛けることなく、半導体チップ１４を母基板１５の上面のチップ搭載領域ＤＩＡに乗せる程度であってもよい。
＜接着剤ベーク工程（第４温度）Ｐ８＞
次に、図１９に示すように、複数の半導体チップ１４が貼り付けられた母基板１５に対して、圧力を加えることなく、第３温度よりも高い第４温度（例えば１５０℃）で６０分程度の熱処理を施す。この熱処理は、例えばベーク炉（複数の半導体チップ１４が貼り付けられた母基板１５を収納する加熱された室内）を用いたエア（Ａｉｒ）ベークである。これにより、接着剤５の硬化反応を促進させて、半硬化状態（第２形状）から完全硬化状態（第３形状）とする。これにより、接着剤５を介した半導体チップ１４と母基板１５との接着力が強くなり、また、接着剤５の硬度が高くなる。
＜ワイヤボンディング工程Ｐ９＞
次に、図２０に示すように、半導体チップ１４の表面の縁辺に配置された複数の電極パッド２と、母基板１５の上面のチップ搭載領域ＤＩＡの周囲に形成された複数の外部端子１６とを、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法（ボールボンディング法）により、複数の導電性部材１９を用いてそれぞれ電気的に接続する。導電性部材１９には、例えばワイヤ（金ワイヤ）を用いる。具体的には、ワイヤの先端をアーク放電により溶融して表面張力でボールを形成し、それをキャピラリ（円筒状の接続治具）２０により電極パッド２上および外部端子１６上に、例えば１２０ｋＨｚの超音波振動を加えながら熱圧着する。
また、主として、正ボンディング方式（半導体チップ１４の電極パッド２とワイヤの一部を接続した後に、外部端子１６とワイヤの他部を接続する方式）を用いるが、逆ボンディング方式（外部端子１６とワイヤの一部を接続した後に、半導体チップ１４の電極パッド２とワイヤの他部を接続する方式）を用いても良い。
半導体チップ１４と母基板１５との接着力が弱い場合または接着剤５の硬度が不足している場合は、超音波が減衰してワイヤの圧着不良（ワイヤの接合強度の低下）が発生する。そのため、前の製造工程である接着剤ベーク工程Ｐ８において、接着剤５の硬化反応を促進させて、完全硬化状態（第３形状）としておく必要がある。また、キャピラリ２０に超音波振動を加えていない場合であっても、ワイヤの一部を半導体チップ１４の電極パッド２に接続する際には荷重が加わるため、やはり接着剤５は完全硬化状態（第３形状）となっていることが好ましい。
＜モールド工程Ｐ１０＞
次に、図２２に示すように、複数の半導体チップ１４が搭載された母基板１５を金型成型機にセットし、温度を上げて液状化した封止樹脂を金型成型機に圧送して流し込み、母基板１５の上面側を封止樹脂で封入して、１つの樹脂封止体（封止体）２１を形成する。続いて、例えば１７５℃の温度で５時間の熱処理（ポストキュアベーク）を施す。この熱処理は、例えばエア（Ａｉｒ）ベークである。これにより、母基板１５の上面、複数の半導体チップ１４、複数の外部端子１６のそれぞれの一部（上面および側面）、および複数の導電性部材１９などが母基板１５の上面側を被覆する樹脂封止体２１によって封止される。樹脂封止体２１の厚さは、例えば３００μｍである。樹脂封止体２１は、低応力化を図ることを目的として、例えばフェノール系硬化剤、シリコーンゴム、および多数のフィラー（例えばシリカ）などが添加されたエポキシ系の熱硬化性絶縁樹脂からなる。
＜母基板剥がし工程Ｐ１１＞
次に、図２３に示すように、樹脂封止体２１から母基板１５を折り曲げながら引き剥がす。これにより、樹脂封止体２１の下面から接着剤５および複数の外部端子９のそれぞれの他部（下面、実装面）を露出させる。母基板１５を引き剥がした後も、半導体チップ１４の裏面には接着剤５が接着している。
＜レーザーマーク工程Ｐ１２＞
次に、図２４に示すように、レーザー２５を用いて樹脂封止体２１の上面に品名などを捺印する。
＜パッケージダイシング工程Ｐ１３＞
次に、図２５に示すように、ダイシングシート２２を準備する。ダイシングシート２２の上面には、接着層２３が貼り付けられている。接着層２３は、例えばアクリル系ＵＶ硬化タイプの粘着剤である。続いて、ダイシングシート２２の上面に接着層２３を介して、複数の半導体チップ１４、複数の外部端子１６のそれぞれの一部（上面および側面）、および複数の導電性部材１９などを被覆した樹脂封止体２１を固定する。
次に、例えばダイヤモンド微粒を貼り付けた極薄の円形刃を用いて、封止樹脂体２１の下面側から封止樹脂体２１をスクライブ領域に沿って縦、横に切断する。同時に、接着層２３も上記スクライブ領域に沿って縦、横に切断する。封止樹脂体２１は半導体装置（半導体パッケージ）２４に個片化されるが、個片化された後も半導体装置２４はダイシングシート２２を介して固定されているため、整列した状態を維持している。続いて、封止樹脂体２１および接着層２３を切断する際に発生した屑などを除去するために、半導体装置２４を洗浄する。
次に、ダイシングシート２２の下面側から紫外線を照射して、接着層２３の接着力を低下させる。これにより、各半導体装置２４がダイシングシート２２から剥がれやすくなる。このダイシングシート２２は、紫外線を透過することが可能な材料から成るため、紫外線を透過させることが可能である。
次に、図２６に示すように、ダイシングシート２２を除去することにより、個々の半導体装置２４に分ける。半導体装置２４の樹脂封止体２１の下面には、複数の外部端子１６のそれぞれの下面（実装面）、および複数の半導体チップ１４のそれぞれの裏面に接着剤５が露出している。従って、複数の半導体チップ１４のそれぞれの裏面は、接着剤５に保護されている。
＜テスト工程Ｐ１４＞
次に、製品規格に沿って選別し、さらに最終外観検査を経て製品（半導体装置２４）が完成する。
＜テーピング工程Ｐ１５＞
次に、キャリアテープに予め形成されている窪みに製品（半導体装置２４）を収納する。その後、例えばキャリアテープをリールに巻き取り、防湿された袋にリールを収納し、この状態で出荷する。
（変形例１）
前述した「接着剤貼り付け工程（第１温度）Ｐ３」において、半導体ウエハ１に接着剤５を貼り付ける際には、ローラ（第１固定ローラ７、第２固定ローラ８、および加圧ローラ１０）を用いたが、これに限定されるものではない。例えば予め半導体ウエハ１の外形に合わせて模った接着剤を、半導体ウエハ１の中心部から周縁部に向かって徐々に接着させて行き、最終的に半導体ウエハ１の第２主面１ｙの全面に接着剤を貼り付ける方法でもよい。
（変形例２）
前述した「ウエハベーク工程（第２温度）Ｐ４」および「接着剤ベーク工程（第４温度）Ｐ８」では、ベーク炉を用いたエア（Ａｉｒ）ベークにより熱処理を行ったが、これに限定されるものではない。例えば「ダイボンディング工程（第３温度）Ｐ７」と同様に、ヒートステージを用いた熱処理をおこなっても良い。ただし、「ウエハベーク工程（第２温度）Ｐ４」および「接着剤ベーク工程（第４温度）Ｐ８）」では、接着剤５全体の硬化を促すことを目的としているため、接着剤５の硬化速度または接着剤５の形状の均一化（不均一に変形しない）を考慮した場合には、接着剤５全体に熱が伝わりやすい、ベーク炉を用いたエア（Ａｉｒ）ベークを使用することが好ましい。
（変形例３）
接着剤５が半硬化状態であってもワイヤボンディングができる場合には、「接着剤ベーク工程（第４温度）Ｐ８」を省いてもよい。詳細に説明すると、「ダイボンディング工程（第３温度）Ｐ７」において、１つの母基板１５上に設けられるチップ搭載領域ＤＩＡの数が相対的に多い場合、最初のチップ搭載領域ＤＩＡに配置された半導体チップ１４は、最後のチップ搭載領域ＤＩＡに半導体チップ１４が配置されるまでの間、接着剤５が熱の影響を受けることになる。そのため、「ダイボンディング工程（第３温度）Ｐ７」における熱履歴によっては、「接着剤ベーク工程（第４温度）Ｐ８」を施さなくても、既に接着剤５の硬化が完了する場合もある。しかしながら、ワイヤの接合強度を向上させるためには、超音波が半導体チップ１４に加わった際に、半導体チップ１４が動かないことが好ましいため、「ダイボンディング工程（第３温度）Ｐ７」の後に、さらに「接着剤ベーク工程（第４温度）Ｐ８」を施すことが好ましい。
このように、本実施の形態によれば、半導体装置２４の小型化および薄型化を図るために、ステンレスまたは銅などの導電性部材を母基板１５とする電解めっき法により外部端子１６を形成するが、樹脂封止体２１から母基板１５を剥がすときに半導体チップ１４の裏面に貼り付けられた接着剤５が母基板１５に残らないので、樹脂封止体２１の下面が欠けることがない。さらに、樹脂封止体２１の下面が欠けておらず、さらに、半導体チップ１４の裏面は接着剤５により保護されているので、半導体装置の信頼性の低下を抑制して、半導体装置の小型化および薄型化を図ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体チップが樹脂封止体により封止された半導体装置の製造に適用することができる。
１ 半導体ウエハ
１ｘ 第１主面（表面）
１ＣＡ チップ領域
１ＳＡ 切断領域（スクライブ領域、ダイシング領域、ダイシングライン）
１ｙ 第２主面（裏面）
２ 電極パッド（ボンディングパッド）
３ 保護テープ（バックグラインドテープ）
４ 第１ステージ
４ｘ 表面（上面、ウエハ搭載面）
５ 接着剤（接着フィルム、接着層、封止材）
５ａ 接着剤の一部
５ｓ 側面
６ 真空経路
７ 第１固定ローラ
８ 第２固定ローラ
９ 矢印
１０ 加圧ローラ
１１ 保護シート
１２ ダイシングテープ
１３ 接着層
１４ 半導体チップ
１４ｓ 側面
１５ 母基板（基板、基材、母材）
１６ 外部端子（電極）
１７ 円筒コレット
１８ 第２ステージ
１８ｘ 表面（上面）
１９ 導電性部材
２０ キャピラリ
２１ 樹脂封止体（封止体）
２１ａ 欠け（窪み）
２２ ダイシングシート
２３ 接着層
２４ 半導体装置（半導体パッケージ）
２５ レーザー
ＤＩＡ チップ搭載領域

Claims (11)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）第１主面、前記第１主面に設けられた複数のチップ領域、前記複数のチップ領域のうちの互いに隣り合うチップ領域間に設けられた切断領域、および前記第１主面とは反対側の第２主面を有する半導体ウエハを準備する工程；
    （ｂ）前記工程（ａ）の後、前記半導体ウエハの前記第１主面が第１ステージの表面と対向するように、第１温度に加熱された前記第１ステージの前記表面に前記半導体ウエハを配置し、前記半導体ウエハに熱を加えた状態で前記半導体ウエハの前記第２主面にフィルム状の接着剤を貼り付ける工程；
    （ｃ）前記工程（ｂ）の後、前記接着剤が貼り付けられた前記半導体ウエハに、前記第１温度よりも高い第２温度を加える工程；
    （ｄ）前記工程（ｃ）の後、前記切断領域に沿って前記半導体ウエハおよび前記接着剤を切断し、前記接着剤の一部を有する半導体チップを取得する工程；
    （ｅ）前記工程（ｄ）の後、第３温度に加熱された第２ステージの表面に配置された金属からなる母基板の上面に、前記接着剤の前記一部を介して前記半導体チップを配置し、前記半導体チップを前記母基板の前記上面に固定する工程；
    （ｆ）前記工程（ｅ）の後、前記半導体チップの電極パッドと前記母基板の外部端子とを導電性部材を介して電気的に接続する工程；
    （ｇ）前記工程（ｆ）の後、前記半導体チップ、前記接着剤の前記一部、および前記母基板の前記上面を樹脂で封止することで、封止体を形成する工程；
    （ｈ）前記工程（ｇ）の後、前記封止体から前記母基板を剥離し、前記封止体から前記接着剤の前記一部の裏面を露出する工程。
  2. 請求項１記載の半導体装置の製造方法において、前記工程（ｅ）と前記工程（ｆ）との間に、以下の工程を有することを特徴とする半導体装置の製造方法：
    （ｉ）前記半導体チップが固定された前記母基板に、前記第３温度よりも高い第４温度を加える工程。
  3. 請求項１記載の半導体装置の製造方法において、
    前記工程（ｂ）では、前記半導体ウエハの周縁部の一部から、前記半導体ウエハの中心部を介して前記一部と対向する他部に向かってローラを転がすことにより、前記接着剤を前記半導体ウエハの前記第２主面に貼り付けることを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記工程（ｃ）では、前記第２温度に加熱された室内に前記半導体ウエハを収納して、前記半導体ウエハを加熱することを特徴とする半導体装置の製造方法。
  5. 請求項２記載の半導体装置の製造方法において、
    前記工程（ｉ）では、前記第４温度に加熱された室内に前記半導体ウエハを収納して、前記半導体ウエハを加熱することを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、
    前記工程（ｆ）では、キャピラリを用いて、超音波振動を加えながら前記導電性部材の先端を前記半導体チップの前記電極パッド上に熱圧着することを特徴とする半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、
    前記工程（ｃ）では、前記第２温度を加えることにより前記接着剤は半硬化状態となることを特徴とする半導体装置の製造方法。
  8. 請求項２記載の半導体装置の製造方法において、
    前記工程（ｃ）では、前記第２温度を加えることにより前記接着剤は半硬化状態となり、前記工程（ｉ）では、前記第４温度を加えることにより前記接着剤は完全硬化状態となることを特徴とする半導体装置の製造方法。
  9. 請求項１記載の半導体装置の製造方法において、
    前記工程（ｅ）では、平面視において前記半導体チップの側面から前記接着剤が突出しないことを特徴とする半導体装置の製造方法。
  10. 請求項１記載の半導体装置の製造方法において、
    前記第１温度は８０〜１００℃、前記第３温度は４０〜８０℃であることを特徴とする半導体装置の製造方法。
  11. 請求項１記載の半導体装置の製造方法において、
    前記接着剤の厚さは２０〜３０μｍであることを特徴とする半導体装置の製造方法。
JP2011172907A 2011-08-08 2011-08-08 半導体装置の製造方法 Expired - Fee Related JP5798834B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011172907A JP5798834B2 (ja) 2011-08-08 2011-08-08 半導体装置の製造方法
US13/559,397 US8513060B2 (en) 2011-08-08 2012-07-26 Manufacturing method using multi-step adhesive curing for sealed semiconductor device
US13/965,521 US8941226B2 (en) 2011-08-08 2013-08-13 Sealed semiconductor device having adhesive patch with inwardly sloped side surfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011172907A JP5798834B2 (ja) 2011-08-08 2011-08-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013038214A true JP2013038214A (ja) 2013-02-21
JP5798834B2 JP5798834B2 (ja) 2015-10-21

Family

ID=47677780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011172907A Expired - Fee Related JP5798834B2 (ja) 2011-08-08 2011-08-08 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8513060B2 (ja)
JP (1) JP5798834B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060928A (ja) * 2013-09-18 2015-03-30 株式会社ディスコ ウエーハの加工方法
JP2015210082A (ja) * 2014-04-23 2015-11-24 株式会社デンソー 半導体装置
JP2016225430A (ja) * 2015-05-29 2016-12-28 日立マクセル株式会社 半導体装置用基板及びその製造方法、半導体装置及びその製造方法
JP2020004991A (ja) * 2019-08-26 2020-01-09 マクセルホールディングス株式会社 半導体装置用基板及びその製造方法、半導体装置
JP2021090070A (ja) * 2019-08-26 2021-06-10 マクセルホールディングス株式会社 半導体装置用基板及び半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5851916B2 (ja) * 2012-04-05 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置
JP5919087B2 (ja) * 2012-05-10 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US10535611B2 (en) * 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
CN108183091A (zh) * 2017-12-28 2018-06-19 江苏长电科技股份有限公司 一种封装结构及其工艺方法
CN109378360B (zh) * 2018-09-29 2024-10-01 苏州迈为科技股份有限公司 一种叠瓦组件制造生产线及生产工艺
US11562947B2 (en) * 2020-07-06 2023-01-24 Panjit International Inc. Semiconductor package having a conductive pad with an anchor flange

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112494A (ja) * 1996-08-09 1998-04-28 Lintec Corp 接着シート貼付装置
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2007165740A (ja) * 2005-12-16 2007-06-28 Hitachi Ulsi Systems Co Ltd 半導体装置の製造方法
JP2009259999A (ja) * 2008-04-16 2009-11-05 Panasonic Corp 熱硬化接着剤付き半導体チップの製造方法
JP2010062270A (ja) * 2008-09-02 2010-03-18 Takatori Corp 基板への接着テープ貼付装置
JP2010171402A (ja) * 2008-12-24 2010-08-05 Nitto Denko Corp 熱硬化型ダイボンドフィルム
JP2011089073A (ja) * 2009-10-26 2011-05-06 Denki Kagaku Kogyo Kk 粘着剤、粘着シート、多層粘着シート及び電子部品の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360919B2 (ja) * 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法，及び薄膜太陽電池
JP3819851B2 (ja) * 2003-01-29 2006-09-13 松下電器産業株式会社 半導体装置およびその製造方法
JP2009076717A (ja) 2007-09-21 2009-04-09 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112494A (ja) * 1996-08-09 1998-04-28 Lintec Corp 接着シート貼付装置
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2007165740A (ja) * 2005-12-16 2007-06-28 Hitachi Ulsi Systems Co Ltd 半導体装置の製造方法
JP2009259999A (ja) * 2008-04-16 2009-11-05 Panasonic Corp 熱硬化接着剤付き半導体チップの製造方法
JP2010062270A (ja) * 2008-09-02 2010-03-18 Takatori Corp 基板への接着テープ貼付装置
JP2010171402A (ja) * 2008-12-24 2010-08-05 Nitto Denko Corp 熱硬化型ダイボンドフィルム
JP2011089073A (ja) * 2009-10-26 2011-05-06 Denki Kagaku Kogyo Kk 粘着剤、粘着シート、多層粘着シート及び電子部品の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060928A (ja) * 2013-09-18 2015-03-30 株式会社ディスコ ウエーハの加工方法
JP2015210082A (ja) * 2014-04-23 2015-11-24 株式会社デンソー 半導体装置
JP2016225430A (ja) * 2015-05-29 2016-12-28 日立マクセル株式会社 半導体装置用基板及びその製造方法、半導体装置及びその製造方法
JP2020004991A (ja) * 2019-08-26 2020-01-09 マクセルホールディングス株式会社 半導体装置用基板及びその製造方法、半導体装置
JP2021090070A (ja) * 2019-08-26 2021-06-10 マクセルホールディングス株式会社 半導体装置用基板及び半導体装置
JP7412376B2 (ja) 2019-08-26 2024-01-12 マクセル株式会社 半導体装置用基板

Also Published As

Publication number Publication date
US8513060B2 (en) 2013-08-20
US8941226B2 (en) 2015-01-27
US20130328218A1 (en) 2013-12-12
US20130040426A1 (en) 2013-02-14
JP5798834B2 (ja) 2015-10-21

Similar Documents

Publication Publication Date Title
JP5798834B2 (ja) 半導体装置の製造方法
TWI284960B (en) Manufacturing method of semiconductor device
US8546244B2 (en) Method of manufacturing semiconductor device
JP3888302B2 (ja) 半導体装置
KR100517075B1 (ko) 반도체 소자 제조 방법
JP4848153B2 (ja) 半導体装置の製造方法
US9269671B2 (en) Semiconductor device manufacturing method and semiconductor device
US10354977B2 (en) Semiconductor device and manufacturing method thereof
JP4992904B2 (ja) 半導体装置の製造方法
TW200805569A (en) Process for manufacturing semiconductor device
JP2002076040A (ja) 半導体装置及びその製造方法
US8884447B2 (en) Semiconductor device and method of manufacturing the same
JPWO2008038345A6 (ja) 半導体装置の製造方法
JP2011204765A (ja) 半導体装置の製造方法及び半導体装置
JP2010010174A (ja) 半導体装置の製造方法
JP2004128339A (ja) 半導体装置の製造方法
JP3682468B2 (ja) 半導体集積回路装置
JP4207696B2 (ja) 半導体パッケージの製造方法
JP2004015015A (ja) 半導体装置及びその製造方法
JP4206410B2 (ja) 半導体装置の製造方法
JP2005045041A (ja) 半導体パッケージおよびその製造方法
JP2011171433A (ja) 半導体装置の製造方法および半導体装置
JP2004319884A (ja) 半導体装置およびその製造方法
JP2014187188A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150824

R150 Certificate of patent or registration of utility model

Ref document number: 5798834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees