KR20070099429A - 전자 장치 부착용 기구 및 전자 장치 부착 방법 - Google Patents

전자 장치 부착용 기구 및 전자 장치 부착 방법 Download PDF

Info

Publication number
KR20070099429A
KR20070099429A KR1020070030101A KR20070030101A KR20070099429A KR 20070099429 A KR20070099429 A KR 20070099429A KR 1020070030101 A KR1020070030101 A KR 1020070030101A KR 20070030101 A KR20070030101 A KR 20070030101A KR 20070099429 A KR20070099429 A KR 20070099429A
Authority
KR
South Korea
Prior art keywords
electronic device
circuit board
adhesive
edges
hole
Prior art date
Application number
KR1020070030101A
Other languages
English (en)
Inventor
리앙-중 리우
치-칭 첸
Original Assignee
치코니 일렉트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 치코니 일렉트로닉스 씨오., 엘티디. filed Critical 치코니 일렉트로닉스 씨오., 엘티디.
Publication of KR20070099429A publication Critical patent/KR20070099429A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09072Hole or recess under component or special relationship between hole and component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전자 장치, 점착물 및 회로 기판을 포함하는 전자 장치 부착용 기구를 제공한다. 종래의 회로 기판은 기포가 포함되기 때문에 이들 기포가 가열되어 파열 상태가 되고 구멍을 갖는 바람직하지 않은 구조를 형성한다. 본 발명의 회로 기판은 개선된 구조를 가져 전자 장치의 바닥에 배치된 점착물의 충전 속도와 형태 성형을 개선시켜, 점착물이 도포된 가장자리를 갖는 회로 기판 상에 전자 장치가 위치될 때, 그것이 회로 기판 상에 신속히 부착될 수 있으며 전자 장치와 회로 기판 사이의 중간층 내의 공기가 구멍을 통해 배출될 수 있도록 한다. 더욱이 본 발명은 전자 장치가 회로 기판 상에 신속하게 부착되는 전자 장치 부착 방법을 제공한다.

Description

전자 장치 부착용 기구 및 전자 장치 부착 방법{Apparatus for adhering electronic device and a method for adhering electronic device}
도 1a는 본 발명의 전자 장치 부착용 기구의 상면도이다.
도 1b는 도 1a에서의 A-A 선을 따라 도시한 단면도이다.
도 2a는 전자 장치가 부착된 종래의 회로 기판의 상면도이다.
도 2b는 도 2a에서의 B-B 선을 따라 도시한 단면도이다.
도 2c는 도 2a에서의 B-B 선을 따라 도시한, 또 다른 상태의 단면도이다.
도 2d는 도 2a에서의 B-B 선을 따라 도시한, 또 다른 상태의 단면도이다.
도 3a는 가장자리의 일부가 도포된, 종래의 전자 장치의 상면도이다.
도 3b는 가장자리의 일부가 도포된, 또 다른 상태의 종래의 전자 장치의 상면도이다.
본 발명은 전자 장치 부착용 기구에 관한 것이다. 더욱 상세하게는, 본 발명은 개선된 구조를 가져 전자 장치의 바닥에 배치된 점착물의 충전 속도와 형태 성형을 개선시키는 회로 기판에 관한 것이다.
현대의 전자 산업은 활발한 발전이 계속되고 있으며, 매우 다양한 전자 제품이 사람의 생활을 더욱 편안하고 편리하게 해준다. 통상의 제조 과정 내에서 전자 장치의 바닥에 배치되는 점착물의 형태 성형(forming shape)과 충전 속도(speed of filling)는 대단히 중요한 과제이다.
과거에 회로 기판 상에 전자 장치를 부착하기 위해서는, 전자 장치를 회로 기판 상에 납땜하고 그 후에 그 다수의 주변 가장자리에 점착물로 도포하여, 점착의 효과가 점착성 콜로이드의 모세관 현상에 의해 달성될 수 있도록 하며, 이는 콜로이드를 전자 장치의 가장자리들로부터 전자장치의 접착면들 내부로 확장시킨다. 도 2a에 도시된 바와 같이, 각각의 가장자리들이 밀폐성 도포(closed coating)용으로 그 위에 적용되는 점착물을 갖는 경우에는, 도 2b에 도시된 바와 같은 기포(40)가 접합부위(seams) 내에서 덮혀싸일 수 있으며 이는 배출될 수 없고, 도 2d에 도시된 바와 같이 가열 및 경화 과정에서 콜로이드물의 파열(41)이 발생할 수 있다. 또한, 도 2c에 도시된 바와 같이, 제조물이 가열될 때, 기포 파열에 의해 유발되는 점착층들 사이의 개구(opening)(42)로 인해 발생하는 전자적 결함을 갖게 될 수 있다. 도 3a 및 도 3b를 참조하는 바, 가장자리들의 일부 만이 도포되면, 유량(flow rate)이 점착물 특성에 의존하여 변화할 것임에 반해, 총 점착시간이 증가할 것이므로, 개선이 필요하다.
종래 기술은 점착물의 도포 시간이 많이 소요되거나 제조물 외관 및 전자적 작동에 고장을 일으킨다는 단점을 가진다. 이러한 관점에서, 본 발명에 따른 전자 장치용 기구 및 전자 장치 부착 방법은 상술한 문제점들, 즉 다대한 시간 소요 또는 제조된 외관 및 전자적 작동의 비정상적인 결점의 문제점들을 효과적으로 해결할 수 있다.
본 발명의 기구는 전자 장치, 점착물 및 회로 기판을 가진다. 회로 기판의 정의된 위치에 영역이 배치되고 적어도 하나의 구멍이 그 영역 내에 배치된다.
전자 장치는 회로 기판 상에 납땜된 바닥을 가지며, 그것의 주변 가장자리(peripheral edge)들에 점착물이 적용되고, 그 점착물이 전자 장치와 회로 기판 사이에 존재할 때, 전자 장치와 회로 기판 사이의 중간층(interlayer) 내의 공기는 이 구멍을 통해 배출될 수 있어 사이펀 작용(siphonage)이 진행되도록 한다. 본 발명의 점착은 점착 시간이 단축되며 외관과 전기적 조건이 모두 양호하다는 효과가 있다.
바람직하게는, 전자 장치의 가장자리들이 점착물에 의해 회로 기판과 밀폐성 결합(closed combination)할 때, 전자 장치와 회로 기판 사이의 중간층 내의 공기는 이 구멍을 통해 배출될 수 있어 사이펀 작용이 진행되도록 하며, 전자 장치의 2개 이상의 가장자리는 점착물에 의해 밀폐된다.
바람직하게는, 전자 장치의 가장자리들이 점착물에 의해 회로 기판과 밀폐성 결합할 때, 전자 장치와 회로 기판 사이의 중간층 내의 공기는 이 구멍을 통해 배출될 수 있어 사이펀 작용이 진행되도록 하며, 전자 장치의 각 가장자리들은 점착물에 의해 밀폐된다.
바람직하게는, 전자 장치의 가장자리들이 점착물에 의해 회로 기판과 밀폐성 결합할 때, 전자 장치와 회로 기판 사이의 중간층 내의 공기는 이 구멍을 통해 배출될 수 있어 사이펀 작용이 진행되도록 하며, 외력(externally applied force)으로 구멍을 흡인하여 그 안의 공기 배출을 가속한다.
본 발명은 발명의 바람직한 실시형태가 제공된 첨부된 도면을 참고하여 온전히 개시될 것이나, 본 명세서에 우선하여, 본 발명의 기능이 달성될 수 있는 범위 내에서 본 기술의 숙련자에 의해 여기에 개시된 본 발명의 변형이 만들어질 수 있음으로 이해되어야 한다. 따라서 후술하는 설명은 본 기술 내의 당업자에게 일반적 명세서이며 그 내용은 본 발명을 제한하도록 의도된 것이 아닌 것으로 이해되어야 한다.
도 1a 및 1b 즉, 각각 본 발명의 전자 장치 부착용 기구의 상면도 및 도 1a의 A-A 선을 따른 단면도를 참조한다. 바람직한 실시형태에서, 본 발명의 기구는 전자 장치(10); 회로 기판(30)을 가지는 전자 장치(10)에 점착 기능을 제공하는 점착물(20); 그리고 적절히 정의된 영역 및 그 영역 내에 배치된 적어도 하나의 구멍(31)을 가지며, 전자 장치(10)는 회로 기판(30)의 상기 영역 내에 솔더(50)로 납땜되고, 전자 장치(10)의 가장자리들이 점착물(20)에 의해 회로 기판(30)과 결합하여 사이펀 현상이 진행되도록 할 때, 구멍(31)은 전자 장치(10)와 회로 기판(30) 사이의 중간층 내의 공기가 구멍(31)을 통하여 배출되는 것을 가능하게 한다.
도 1a에 도시된 바와 같이, 회로 기판(30) 상에 솔더(50)에 의해 납땜되는 전자 장치(10)는 점착물(20)에 의해 도포된 다수의 가장자리를 가지며, 본 실시형 태에 있어서는 점착물(20)에 의해 4개의 가장자리들 모두가 도포되어 있다.
점착물(20)은 전자 장치(10)에 회로 기판(30)으로의 점착 기능을 제공하며, 따라서 전자 장치(10)의 가장자리들이 점착물(20)에 의해 회로 기판(30)과 밀폐성 결합할 때, 전자 장치(10)와 회로 기판(30) 사이의 중간층 내의 공기는 구멍(31)을 통하여 배출될 수 있어 사이펀 현상이 진행되는 것이며, 전자 장치(10)의 2개 이상의 가장자리가 점착물(20)에 의해 도포되고 밀폐된다.
전자 장치(10)의 가장자리들이 점착물(20)에 의해 회로 기판(30)과 밀폐성 결합할 때, 전자 장치(10)와 회로 기판(30) 사이의 중간층 내의 공기는 구멍(31)을 통해 배출될 수 있어 사이펀 현상이 진행되는 것이며, 전자 장치(10)의 각 가장자리들은 점착물(20)에 의해 도포되고 밀폐된다.
전자 장치(10)의 가장자리들이 점착물(20)에 의해 회로 기판(30)과 밀폐성 결합할 때, 전자 장치(10)와 회로 기판(30) 사이의 중간층 내의 공기는 구멍(31)을 통해 배출될 수 있어 사이펀 현상이 진행되는 것이며, 외력으로 구멍을 흡인하여 그 안의 공기 배출을 가속한다.
상술된 바람직한 실시형태에서, 본 발명의 전자 장치 부착 방법은: 회로 기판(30) 상에 영역을 정의하고 그 영역 내에 적어도 하나의 구멍(31)을 개구하는 단계; 회로 기판(30) 상에 전자 장치(10)를 납땜하는 단계; 전자 장치(10)의 가장자리들을 점착물(20)로 도포하여 점착물(20)이 전자 장치(10)와 회로 기판(30) 사이의 틈에 스며드는 단계를 포함하며, 외력으로 구멍(31)을 흡인하여 그 안의 공기 배출을 가속한다. 상세하게 개시된 본 발명의 바람직한 실시형태로, 본 기술의 당 업자는 청구범위의 범위와 사상으로부터 일탈하지 않는 한 다양한 변형과 변경이 가능하며, 본 발명은 본 명세서 내에 예시된 실시형태의 실행에 제한되지 않는 것으로 명백하게 이해되어야 한다.
종래 기술은 점착물의 도포 시간이 많이 소요되거나 제조물 외관 및 전자적 작동에 이상 고장을 일으킨다는 단점을 가진다. 이러한 관점에서, 본 발명에 따른 전자 장치용 기구 및 전자 장치 부착 방법은 상술한 문제점들, 즉 다대한 시간 소요 또는 제조된 외관 및 전자적 작동의 비정상적인 결점의 문제점들을 효과적으로 해결할 수 있다.

Claims (8)

  1. 전자 장치 부착용 기구로서:
    전자 장치;
    점착물; 및
    회로 기판을 포함하며,
    상기 전자 장치는 회로 기판 상에 납땜되고, 상기 전자 장치의 가장자리들에 상기 점착물이 적용되어 상기 점착물이 상기 전자 장치와 상기 회로 기판 사이의 틈에 스며들며, 상기 전자 장치에 대응하는 상기 회로 기판의 부착 영역 상에 적어도 하나의 구멍이 배치되는, 전자 장치 부착용 기구.
  2. 제1항에 있어서, 상기 전자 장치의 2개 이상의 가장자리들이 상기 점착물로 도포되는, 전자 장치 부착용 기구.
  3. 제1항에 있어서, 상기 전자 장치의 각 가장자리들이 상기 점착물로 도포되는, 전자 장치 부착용 기구.
  4. 제1항에 있어서, 상기 구멍이 외력으로 흡인되어 그 안의 공기 배출이 가속되는, 전자 장치 부착용 기구.
  5. 전자 장치 부착 방법으로서:
    회로 기판 상에 영역을 정의하고 적어도 하나의 구멍을 상기 영역에 배치하는 단계;
    상기 회로 기판 상에 전자 장치를 납땜하는 단계; 및
    상기 전자 장치의 가장자리들을 점착물로 도포하여 상기 점착물이 상기 전자 장치와 상기 회로 기판 사이의 틈에 스며들도록 하는 단계를 포함하는 전자 장치 부착 방법.
  6. 제5항에 있어서, 상기 전자 장치의 2개 이상의 가장자리들이 상기 점착물로 도포되는, 전자 장치 부착 방법.
  7. 제5항에 있어서, 상기 전자 장치의 각 가장자리들을 상기 점착물로 도포하는, 전자 장치 부착 방법.
  8. 제5항에 있어서, 상기 구멍을 외력으로 흡인시켜 그 안의 공기 배출을 가속하는, 전자 장치 부착 방법.
KR1020070030101A 2006-04-04 2007-03-28 전자 장치 부착용 기구 및 전자 장치 부착 방법 KR20070099429A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095111914 2006-04-04
TW095111914A TW200740320A (en) 2006-04-04 2006-04-04 Method of adhering electronic element and apparatus using the method

Publications (1)

Publication Number Publication Date
KR20070099429A true KR20070099429A (ko) 2007-10-09

Family

ID=38556769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030101A KR20070099429A (ko) 2006-04-04 2007-03-28 전자 장치 부착용 기구 및 전자 장치 부착 방법

Country Status (4)

Country Link
US (1) US20070226993A1 (ko)
JP (1) JP2007281429A (ko)
KR (1) KR20070099429A (ko)
TW (1) TW200740320A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034504A (ja) * 2008-07-02 2010-02-12 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
GB2504343A (en) * 2012-07-27 2014-01-29 Ibm Manufacturing an semiconductor chip underfill using air vent
USD850162S1 (en) 2016-09-22 2019-06-04 Mimi Datchuk Towel

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US6303873B1 (en) * 1995-10-31 2001-10-16 Ibiden Co., Ltd. Electronic part module and process for manufacturing the same
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3702788B2 (ja) * 1998-07-01 2005-10-05 セイコーエプソン株式会社 半導体装置の製造方法
US20020173074A1 (en) * 2001-05-16 2002-11-21 Walsin Advanced Electronics Ltd Method for underfilling bonding gap between flip-chip and circuit substrate
US6617680B2 (en) * 2001-08-22 2003-09-09 Siliconware Precision Industries Co., Ltd. Chip carrier, semiconductor package and fabricating method thereof

Also Published As

Publication number Publication date
TW200740320A (en) 2007-10-16
US20070226993A1 (en) 2007-10-04
JP2007281429A (ja) 2007-10-25

Similar Documents

Publication Publication Date Title
US5710071A (en) Process for underfilling a flip-chip semiconductor device
EP1251392A3 (en) Electrooptic device, method of manufacturing the same, and electronic apparatus
CN209487495U (zh) 半导体器件和引线框
KR102059126B1 (ko) 미니 led를 이용한 백라이트 유닛 제조 방법
KR20070099429A (ko) 전자 장치 부착용 기구 및 전자 장치 부착 방법
JP5812891B2 (ja) キャリアテープ、電子部品連および電子部品の実装方法
JP2006295186A (ja) 無テープのダイアタッチ方式による集積回路パッケージプロセス
KR200465585Y1 (ko) 이형 부품용 마스크
JP7156231B2 (ja) 電子部品連および電子部品連の製造方法
US10483437B2 (en) Display device
JP2004260153A5 (ko)
US7901528B2 (en) Method for manufacturing wiring substrate having sheet
JP2003124381A (ja) 半導体パッケージ
JPH05175617A (ja) チップ実装用基板
JPH06132328A (ja) 接着剤塗布装置
JP2007048807A (ja) フレキシブル基板用保持搬送治具及びその製造方法
KR100842255B1 (ko) 마스크 및 그 제조방법
JP5053931B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006349781A (ja) 薄型表示装置
JP2006216901A (ja) プリント配線基板及び該プリント配線基板の部品実装方法
JPH11194896A (ja) タッチパネル
JP2009289915A (ja) 半導体装置の製造方法及び製造装置
CN115968140A (zh) 一种用于软硬结合板的表面封装方法
JPH08330762A (ja) 混成集積回路装置の製造方法
CN114334701A (zh) 电子元件的剥离方法和应用其的超声波振动装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid