JPH05175617A - チップ実装用基板 - Google Patents

チップ実装用基板

Info

Publication number
JPH05175617A
JPH05175617A JP34070891A JP34070891A JPH05175617A JP H05175617 A JPH05175617 A JP H05175617A JP 34070891 A JP34070891 A JP 34070891A JP 34070891 A JP34070891 A JP 34070891A JP H05175617 A JPH05175617 A JP H05175617A
Authority
JP
Japan
Prior art keywords
chip
chip mounting
slits
mounting substrate
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34070891A
Other languages
English (en)
Inventor
Kunihiro Onari
邦宏 大成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP34070891A priority Critical patent/JPH05175617A/ja
Publication of JPH05175617A publication Critical patent/JPH05175617A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 信頼性のあるダイボンディングを可能とす
る。 【構成】 チップＡをダイボンディングするために交差
するスリットを有する転写ピンでペースト剤Ｄが塗布さ
れるダイパッドＣを備えるチップ実装用基板Ｂにおい
て、ペースト剤の塗布時にスリットの交差部が位置する
箇所に貫通穴Ｆを設け、気泡ができないようにした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、転写ピンでペースト剤
が塗布されるダイパッドを備えるチップ実装用基板に関
するものである。
【０００２】
【従来の技術】図３はダイパッドを備えるチップ実装用
基板を示す斜視図、図４はチップをダイパッドに実装し
た状態のチップ実装用基板を示す斜視図、図５はペース
ト剤をダイパッドに塗布した状態のチップ実装用基板を
示す斜視図、図６は転写ピンを示す斜視図である。
【０００３】電気回路を集積した半導体チップＡや電子
部品としてのチップＡのなかには、図３に示すようなチ
ップ実装用基板Ｂに設けたダイパッドＣにペースト剤Ｄ
を塗布して、その上にチップＡを載置貼着して図４に示
すようにチップＡをチップ実装用基板Ｂに実装する、所
謂ダイボンディング方法が採用されるものがある。この
場合の、ダイパッドＣの面上へのペースト剤Ｄの塗布
は、図６に示すような転写ピンＨを用いて行われる。転
写ピンＨのペーストを塗布するための転写面には、通常
幅０．３mm程度のスリットＨ1 が上下左右方向にそれぞ
れ設けられている。その理由は、転写面の上下左右方向
の幅Ｌはそれぞれ６mm程度のものではあるが、スリット
Ｈ1 が無いと転写面をダイパッドＣに押し付けてペース
ト剤Ｄを塗布した際の塗れ性が悪く、全面にわたって均
一に塗布できないからである。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たようなスリットＨ1 有する転写ピンＨにあっても、転
写面を押し付けてペースト剤Ｄを塗布すると、ダイパッ
ドＣの貼着面に図５に示すようにペースト剤Ｄが塗布さ
れ、ちょうどスリットＨ1 が交差する部分に当たる箇所
Ｅにペースト剤Ｄが塗布され難い。従って、平たい略正
方形のチップＡを押し付けて載置貼着した場合に、ちょ
うどスリットＨ1 が交差する部分に当たる箇所Ｅに気泡
ができ易く、チップＡのダイパッドＣの面への密着性に
支障をきたすと言う問題点があった。
【０００５】本発明は、上記の問題点を改善するために
成されたもので、その目的とするところは、チップの貼
着部に気泡の生じない信頼性のあるダイボンディングの
できるチップ実装用基板を提供することにある。
【０００６】
【課題を解決するための手段】本発明は上記の課題を解
決するため、チップをダイボンディングするために交差
するスリットを有する転写ピンでペースト剤が塗布され
るダイパッドを備えるチップ実装用基板において、ペー
スト剤の塗布時に前記スリットの交差部が位置する箇所
に貫通穴を設けたことを特徴とする。
【０００７】
【作用】上記のように構成したことにより、交差するス
リットを有する転写ピンでペースト剤を塗布したダイパ
ッドに、チップを押し付けて載置貼着した場合、ちょう
ど転写ピンのスリットが交差する部分に当たる箇所にで
きる気泡と成る空気は、貫通穴を通って逃げるので気泡
ができないのである。
【０００８】
【実施例】以下、本発明に係るチップ実装用基板の一実
施例を図１及び図２に基づいて詳細に説明する。図１は
チップ実装用基板のダイパッドに塗布されたペースト剤
の上からチップを押し付けた場合を説明する要部断面図
であり、図１（ａ）はチップがペースト剤に達する直前
の状態を示し、図１（ｂ）はチップがペースト剤で貼着
した状態を示している。図２はチップ実装用基板を示す
斜視図である。
【０００９】図２に示すように、チップ実装用基板Ｂが
従来のものと異なるのは、ペースト剤Ｄを塗布するため
に交差するスリットを有する転写ピンの転写面を、チッ
プ実装用基板ＢのダイパッドＣの面に押し付けたとき、
ちょうどスリットの交差する部分に当たる箇所に貫通穴
Ｆをそれぞれ設けたことである。なお、貫通穴Ｆは、直
径０．５mm程度の貫通穴で、ダイパッドＣの貼着面にバ
リ等が生じてチップＡが傾かないように注意深く明けら
れている。
【００１０】従って、チップ実装用基板Ｂのダイパッド
Ｃに交差するスリットを有する転写ピンの転写面を押し
付けることによって塗布されたペースト剤Ｄの上から、
チップＡを押し付けた場合、図１（ａ）に示す矢印Ｇで
示すように、貫通穴Ｆから空気が逃げる。その結果、チ
ップＡはダイパッドＣに図１（ｂ）に示すように貼着
し、貼着部には気泡は生じない。しかも、チップ実装用
基板Ｂの裏面から貫通穴Ｆを覗くとペースト剤Ｄを見る
ことができ、貫通穴Ｆにペースト剤Ｄが詰まっていれ
ば、チップＡの貼着面は均一にペースト剤Ｄで貼着して
いると判断でき便利である。
【００１１】
【発明の効果】本発明のチップ実装用基板は、上記のよ
うに構成されているので、チップの載置貼着時に気泡と
成る空気が貫通穴を通って逃げることができるので、チ
ップの貼着部に気泡が生じ難く信頼性のあるダイボンデ
ィングができ、且つ、裏面から貫通穴を覗くことでチッ
プの貼着状態を観察できるチップ実装用基板が提供でき
ると言う効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る一実施例のチップ実装用基板のダ
イパッドに塗布されたペースト剤の上からチップを押し
付けた場合を説明する要部断面図である。
【図２】本発明に係る一実施例のチップ実装用基板を示
す斜視図である。
【図３】従来のチップ実装用基板を示す斜視図である。
【図４】チップを実装した状態のチップ実装用基板を示
す斜視図である。
【図５】チップ実装用基板のダイパッドにペースト剤を
塗布した状態を示す斜視図である。
【図６】転写ピンを示す斜視図である。
【符号の説明】
Ａ チップ Ｂ チップ実装用基板 Ｃ ダイパッド Ｄ ペースト剤 Ｆ 貫通穴 Ｈ 転写ピン Ｈ1 スリット

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 チップをダイボンディングするために交
    差するスリットを有する転写ピンでペースト剤が塗布さ
    れるダイパッドを備えるチップ実装用基板において、ペ
    ースト剤の塗布時に前記スリットの交差部が位置する箇
    所に貫通穴を設けたことを特徴とするチップ実装用基
    板。
JP34070891A 1991-12-24 1991-12-24 チップ実装用基板 Pending JPH05175617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34070891A JPH05175617A (ja) 1991-12-24 1991-12-24 チップ実装用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34070891A JPH05175617A (ja) 1991-12-24 1991-12-24 チップ実装用基板

Publications (1)

Publication Number Publication Date
JPH05175617A true JPH05175617A (ja) 1993-07-13

Family

ID=18339557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34070891A Pending JPH05175617A (ja) 1991-12-24 1991-12-24 チップ実装用基板

Country Status (1)

Country Link
JP (1) JPH05175617A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167678A (ja) * 1994-12-09 1996-06-25 Sony Corp 半導体装置
JP5856314B2 (ja) * 2012-11-15 2016-02-09 日産自動車株式会社 Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法
CN111247629A (zh) * 2017-10-23 2020-06-05 日立化成株式会社 部件连接方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167678A (ja) * 1994-12-09 1996-06-25 Sony Corp 半導体装置
JP5856314B2 (ja) * 2012-11-15 2016-02-09 日産自動車株式会社 Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法
CN111247629A (zh) * 2017-10-23 2020-06-05 日立化成株式会社 部件连接方法
CN111247629B (zh) * 2017-10-23 2023-09-15 株式会社力森诺科 部件连接方法

Similar Documents

Publication Publication Date Title
JP3638771B2 (ja) 半導体装置
JP2006511964A5 (ja)
JPH05175617A (ja) チップ実装用基板
JPS60186044A (ja) 集積回路装置
JP2797598B2 (ja) 混成集積回路基板
JPH05109786A (ja) 半導体チツプの実装構造
JP3019630B2 (ja) 接着剤塗布装置
JP3335562B2 (ja) 半導体チップ接続バンプ形成方法
JP2003318350A (ja) チップの実装基板および実装方法
JPH0621303A (ja) 半導体装置用リードフレーム及びその製造方法
JPS5935434A (ja) 半導体装置
JP2003188201A (ja) ボール・プル強度の測定方法
JP3000976B2 (ja) 有機基板を用いた半導体装置
JPS5915509Y2 (ja) 発光表示装置
JPH0715289Y2 (ja) 配線固定具
KR970013138A (ko) 샌터 패드들 갖는 칩을 이용한 멀티칩 패키지의 제조방법
JPH02251153A (ja) 半導体素子を実装したテープキャリアにおける樹脂封止方法
JPS6329558A (ja) 回路基板
KR20020053662A (ko) 반도체 패키지
JPH0572164U (ja) フラットｉｃ取付構造
JPH04109569U (ja) パターン補強構造
JPS58201335A (ja) 厚膜集積回路
JPH0452621B2 (ja)
JPH11139019A (ja) スクリーン印刷メタルマスク
JPH02229460A (ja) リードフレームとそれを用いた半導体装置