JP3000976B2 - 有機基板を用いた半導体装置 - Google Patents

有機基板を用いた半導体装置

Info

Publication number
JP3000976B2
JP3000976B2 JP29179297A JP29179297A JP3000976B2 JP 3000976 B2 JP3000976 B2 JP 3000976B2 JP 29179297 A JP29179297 A JP 29179297A JP 29179297 A JP29179297 A JP 29179297A JP 3000976 B2 JP3000976 B2 JP 3000976B2
Authority
JP
Japan
Prior art keywords
organic substrate
chip
semiconductor device
mounting portion
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29179297A
Other languages
English (en)
Other versions
JPH11121652A (ja
Inventor
文明 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29179297A priority Critical patent/JP3000976B2/ja
Publication of JPH11121652A publication Critical patent/JPH11121652A/ja
Application granted granted Critical
Publication of JP3000976B2 publication Critical patent/JP3000976B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Die Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、有機基板を用いた
半導体装置に関し、特にＩＣチップと基板とのマウント
材による固着強度を高めた半導体装置に関する。
【０００２】
【従来の技術】有機基板を用いた半導体装置において、
有機基板上にＩＣチップを搭載する場合、有機基板上の
ＩＣチップ搭載部に設けられた金属膜上に、導電性接着
剤からなるマウント材を塗布し、このマウント材によっ
てＩＣチップと誘電体基板とを固着した構造を有してい
る。
【０００３】図２（ａ）は、従来の、有機基板を用いた
半導体装置の断面図を示しており、また、図２（ｂ）
は、図２（ａ）の有機基板１の平面図を示している。図
に示されているように、有機基板１の表面には、ＩＣチ
ップ搭載部２が形成され、このＩＣチップ搭載部２上に
ＩＣチップ４が導電性接着剤からなるマウント材３によ
って固着される。その後、ワイヤボンディング等の配線
接続が行われ、さらに樹脂５によってＩＣチップ４が覆
われる。
【０００４】
【発明が解決しようとする課題】上述の従来の有機基板
を用いた半導体装置においては、ＩＣチップを基板に固
着する際、金属との接着性が比較的弱い導電性エポキシ
樹脂のマウント材３により、ＩＣチップを平面状の金属
膜からなるＩＣチップ搭載部２に固着しているため、Ｉ
Ｃチップと基板の固着強度は必ずしも十分とは言えず、
リフロ半田付け時の熱ストレス等によりＩＣチップと基
板間が部分的に分離したり、ボンディングワイヤ切れや
ＩＣチップクラックなどの発生を招く恐れがあった。
【０００５】本発明の目的は、上記の問題点に鑑み、Ｉ
Ｃチップと有機基板との固着強度を高めることにより、
熱ストレスで起こるＩＣチップと基板間の部分的分離現
象をなくし、ボード等に実装する際のリフロ半田付け時
にボンディングワイヤ切れやＩＣチップクラックなどの
発生しない、信頼性の高い有機基板を用いた半導体装置
を提供することにある。
【０００６】
【課題を解決するための手段】本発明における有機基板
を用いた半導体装置は、有機基板上のＩＣチップ搭載部
に、奥が広まった断面形状を有する穴を設けていること
を特徴としている。この有機基板上にマウント材を用い
てＩＣチップを固着すると、前記奥が広まった断面形状
の穴に、ＩＣチップを基板に固着するためのマウント材
である導電性エポキシ樹脂が入り込むことにより、ＩＣ
チップと基板間の機械的固着強度を高めることができ
る。
【０００７】また、基板に穴を設けることで、マウント
材である導電性エポキシ樹脂と同系統のエポキシ系基板
とを接着することとなり、接着性をより高めることがで
きる。これにより、リフロ半田付け時の熱ストレスでの
ＩＣチップと基板間の部分的分離現象がなくなり、ボン
ディングワイヤ切れやＩＣチップクラックの発生を防ぐ
ことができ、信頼性の高い半導体装置を提供できる。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１（ａ）は、本発明の有
機基板を用いた半導体装置の一実施の形態を示す断面図
であり、図１（ｂ）は、本発明の有機基板の平面図であ
る。
【０００９】有機基板１上のＩＣチップ搭載部２には、
図１（ａ）及び（ｂ）に示されているように、ＩＣチッ
プ４を搭載する位置の範囲内に、ＩＣチップ搭載部２の
金属膜を貫通し有機基板１の内部に達する奥が広まった
断面形状を有する穴６が設けられている。そして、ＩＣ
チップ４は、ＩＣチップ搭載部２上及びこのＩＣチップ
搭載部２に設けられたこの奥が広まった穴６に入り込ん
だマウント材３によって有機基板１に固着される。
【００１０】穴の大きさはマウント材３が入り込み易い
ように０．２ｍｍ以上が望ましく、奥行きは基板厚の１
／５以下とし、穴６の数は搭載するＩＣチップに合わせ
適宜選択することができる。
【００１１】また、ＩＣチップ搭載部２の表面から見た
穴６の形状は、図１（ｂ）に示されている円形状のもの
に限られるものではなく、矩形状、あるいはスリット状
等適宜の形状とすることができる。
【００１２】
【発明の効果】以上説明したように、本発明は、有機基
板上のＩＣチップ搭載部に奥が広まった断面形状を有す
る穴を設けることにより、ＩＣチップと基板との固着強
度を高めることができ、リフロ半田付け時の熱ストレス
で発生するボンディングワイヤ切れやＩＣクラックを防
ぐことができ、信頼性の高い半導体装置を提供すること
ができる。
【００１３】
【図面の簡単な説明】
【図１】（ａ）は、本発明の有機基板を用いた半導体装
置の実施の形態を示す断面図である。（ｂ）は、本発明
において用いられる有機体基板の平面図である。
【図２】（ａ）は、従来の有機基板を用いた半導体装置
の断面図である。（ｂ）は、従来の有機基板の平面図で
ある。
【符号の説明】
１ 有機基板 ２ ＩＣチップ搭載部 ３ マウント材 ４ ＩＣチッブ ５ 樹脂 ６ 奥が広まった断面形状を有する穴

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 有機基板上に金属膜により形成されたＩ
    Ｃチップ搭載部が設けられ、該ＩＣチップ搭載部上にマ
    ウント材によってＩＣチップを固着した半導体装置にお
    いて、 前記有機基板のＩＣチップ搭載部には、前記ＩＣチップ
    搭載部に形成された金属膜を貫通して前記有機基板の内
    部に達する奥が広まった断面形状を有し、前記マウント
    材が入り込む穴が設けられていることを特徴とする有機
    基板を用いた半導体装置。
  2. 【請求項２】 前記有機基板はエポキシ系基板であり、
    前記マウント材は、導電性エポキシ樹脂であることを特
    徴とする請求項１記載の有機基板を用いた半導体装置。
  3. 【請求項３】 前記穴は、前記ＩＣチップ搭載部に複数
    個設けられていることを特徴とする請求項１記載の有機
    基板を用いた半導体装置。
  4. 【請求項４】 前記ＩＣチップ搭載部の表面から見た前
    記穴の形状は、円形、矩形、スリット状のうちの何れか
    であることを特徴とする請求項１記載の有機基板を用い
    た半導体装置。
JP29179297A 1997-10-09 1997-10-09 有機基板を用いた半導体装置 Expired - Fee Related JP3000976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29179297A JP3000976B2 (ja) 1997-10-09 1997-10-09 有機基板を用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29179297A JP3000976B2 (ja) 1997-10-09 1997-10-09 有機基板を用いた半導体装置

Publications (2)

Publication Number Publication Date
JPH11121652A JPH11121652A (ja) 1999-04-30
JP3000976B2 true JP3000976B2 (ja) 2000-01-17

Family

ID=17773497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29179297A Expired - Fee Related JP3000976B2 (ja) 1997-10-09 1997-10-09 有機基板を用いた半導体装置

Country Status (1)

Country Link
JP (1) JP3000976B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100424336C (zh) * 2006-08-11 2008-10-08 浙江电联设备工程有限公司 减阻型风力机组

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4681343B2 (ja) * 2005-04-28 2011-05-11 シチズン電子株式会社 発光ダイオードの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100424336C (zh) * 2006-08-11 2008-10-08 浙江电联设备工程有限公司 减阻型风力机组

Also Published As

Publication number Publication date
JPH11121652A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
US6238952B1 (en) Low-pin-count chip package and manufacturing method thereof
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
US5016084A (en) Semiconductor device
TW365035B (en) Semiconductor device package having a board, manufacturing method thereof and stack package using the same
US20020096750A1 (en) Package for semiconductor chip having thin recess portion and thick plane portion
JPH1050734A (ja) チップ型半導体
US6101098A (en) Structure and method for mounting an electric part
JP3000976B2 (ja) 有機基板を用いた半導体装置
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JPH06244304A (ja) リードレスチップキャリアパッケージ
JPH08340164A (ja) Ｂｇａ型パッケージの面実装構造
KR200304743Y1 (ko) 칩 사이즈 패키지
KR100206892B1 (ko) 반도체 플립칩의 실장구조 및 그 실장방법
JP3680398B2 (ja) プリント配線板
JPH06209065A (ja) 電子部品搭載装置
JPH09223767A (ja) リードフレーム
JPH05335437A (ja) 半導体装置
JPH0521634A (ja) 半導体装置
JP2682072B2 (ja) 混成集積回路装置
JPH04111456A (ja) 電子部品搭載用基板
JP2513416B2 (ja) 半導体装置
JPH05315626A (ja) 半導体装置
JPS6355943A (ja) チツプキヤリア
JPH03102843A (ja) 半導体集積回路装置
JPH08213718A (ja) プリント回路板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees