JPH03102843A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH03102843A
JPH03102843A JP24002789A JP24002789A JPH03102843A JP H03102843 A JPH03102843 A JP H03102843A JP 24002789 A JP24002789 A JP 24002789A JP 24002789 A JP24002789 A JP 24002789A JP H03102843 A JPH03102843 A JP H03102843A
Authority
JP
Japan
Prior art keywords
film
lead wire
integrated circuit
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24002789A
Other languages
English (en)
Inventor
Toru Kawanobe
川野辺 徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP24002789A priority Critical patent/JPH03102843A/ja
Publication of JPH03102843A publication Critical patent/JPH03102843A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特にTA B(
Tape Automated Bonding)に適
用して有効な技術に関するものである。
〔従来の技術〕
半導体集積回路装置の多ビン化に好適な実装方式として
TAB (フィルムキャリャ)が注目されている。TA
Bは、第8図に示すように、ポリイミド樹脂のような耐
熱プラスチック材料からなるフィルム20の一面にCu
などの導電材料からなるリード配線21をパターン形成
した構或になっている。リード配線21の一端(インナ
リード部〉ハ、フィルム20の一部に開口されたデバイ
スホール22内に突出し、このデバイスホール22内に
配置された半導体チップ23と電気的に接続されている
。半導体チップ23は、水分などの浸入による電気特性
の劣化を防止するため、その表面がエポキシ樹脂などの
ポッティング樹脂24で被覆されている。
ところでTABは、その基板が可撓性のフイルムで構或
されているという利点を活かし、フイルムを折り曲げた
状態で電子機器に実装する場合がある。このような場合
には、フィルムを折り曲げ易くするため、前記第8図に
示すように、フィルム20の一部(折り曲げ箇所〉にス
リット25が設けられる。なお、このようなTABの実
装方式については、例えば工業調査会、平戊l年7月1
日発行の「電子材料」に記載されている。
〔発明が解決しようとする課題〕
ところが近年のTABのリード配線は、その厚さが30
〜40μm程度と薄く、またその幅も80μm以下と狭
くなっているため、強度が極めて弱い。そのため、フィ
ルムを折り曲げた際にリード配線に引張り応力が集中し
、折り曲げ箇所(スリット内)でリード配線が断線する
という問題があった。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、TABのフィルムを折り曲げ易くする
とともに、リード配線の断線を有効に防止することので
きる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
本願の一発明は、フィルムの一面にリード配線を形成し
、このリード配線の一端に半導体チップを接続するとと
もに、前記フィルムのリード配線が形成されていない領
域に所定の方向に沿って複数の開孔を設けた半導体集積
回路装置である。
〔作用〕
フィルムの一部に所定の方向に沿って複数の開札を設け
ることにより、この間孔に沿ってフィルムを容易に折り
曲げることが可能となる。他方、リード配線の下面には
フィルムが存在しているため、フイルムを折り曲げた際
にリード配線に引張り応力が集中することはないので、
折り曲げ箇所でリード配線が断線するのを防止すること
ができる。
〔実施例1〕 本発明の一実施例であるTABは、第3図に示すように
、例えばポリイミド樹脂からなるフイノレム1の一面に
、例えばCuからなるリード配線2をパターン形成した
構戊になっている。リード配線2の一端(インナリード
部〉は、フィルム1の一部に開口されたデバイスホール
3内に突出し、このデバイスホール3内に配置された半
導体チツブ4の第3図では図示しないバンブ電極5と電
気的に接続されている。半導体チツプ4は、水分などの
浸入による電気特性の劣化を防止するため、その表面が
エポキシ樹脂などのポツテイング樹脂6で被覆されてい
る。
上記TABは、フイルム1を折り曲げた状態で電子機器
に実装される場合がある。そこで本実施例1のTABは
、フィルム1を折り曲げ易くするためにフィルム1の一
部に所定の方向に沿って複数の開孔7を設けている。第
l図、第2図(a),(b)に示すように、これらの開
孔7は、リード配線2が形成されていない領域、すなわ
ち互いに隣接するリード配線2,2間に設けられている
。開孔7は、例えばフィルム1上にレーザビームを照射
することにより形成することができる。開孔7は、また
エッチング法によっても形成することができる。
このように本実施例1では、フィルム1の一部に所定の
方向に沿って複数の開孔7を設けたので、この開孔7に
沿ってフィルム1を容易に折り曲げることができる。ま
た開孔7は、リード配線2が形成されていない領域にの
み設けられているため、リード配線2の下面にはフィル
ム1が常に存在している。従って、フィルム1を折り曲
げた際、折り曲げ箇所のリード配線2に引張り応力が集
中することはないので、リード配線2の断線を確実に防
止することができる。
〔実施例2〕 本実施例2のTABは、フィルムlを折り曲げ易くする
ための手段として、第4図、第5図(a)・(bl +
.:示すように・フイルムlの裏面側に所定の方向に沿
って延在する長溝8を設けている。この長a8は、その
深さがフィルム1の膜厚よりも小さいので、長溝8の内
部でリード配線2の下面が露出することはない。すなわ
ち、長a8とリード配線2の下面との間には、他の領域
に比べて膜厚が薄いフィルム1が存在している。この長
構8は、例えばレーザビームや赤外線をフィルム1の裏
面側に照射してフィルム1を軟化、溶融させることによ
り形成することができる。長溝8は、またエッチング法
によっても形成することができる。
このように本実施例2では、フィルムlの裏面の一部に
所定の方向に沿って長a8を設けたので、この長溝8に
沿ってフィルム1を容易に折り曲げることができる。ま
た長溝8は、その深さがフィルム1の膜厚よりも小さい
ので、リード配線2の下面には膜厚の薄いフィルムlが
存在している。
従って、フィルム1を折り曲げた際、折り曲げ箇所のリ
ード配線2に引張り応力が集中することはないので、リ
ード配線2の断線を確実に防止することができる。
〔実施例3〕 TABは、フィルム強度の補強やリード配線の保護を目
的として、フィルムの表面に合或樹脂からなる絶縁膜を
積層する場合がある。この絶縁膜は、例えばスクリーン
印刷法を用いてフィルムの表面に被着される。このよう
な場合には、第6図、第7図(a),(b)に示すよう
に、フィルム1の表面に絶縁膜9を被着する際にフィル
ム1の一部をマスキングして長溝10を形成することが
できる。この長溝lOは、前記実施例2の長a8と異な
り、その内部でリード配線2が露出していても支障はな
い。
上記長溝10を設けることにより、この長溝10に沿っ
てフィルム1を容易に折り曲げることが可能となる。ま
た、この場合もリード配線2の下面にはフィルム1が存
在しているので、フィルム1を折り曲げた際、折り曲げ
箇所でリード配線2が断線するのを確実に防止すること
ができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例ニ限定される
ものではなく、その要旨を逸脱しナイ範囲で種々変更可
能であることはいうまでもない。
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説咽すれば、下記のとおりで
ある。
(1).フィルムの一面にリード配線を形成し、このリ
ード配線の一端に半導体チップを接続するとともに、前
記フィルムのリード配線が形成されていない領域に所定
の方向に沿って複数の開孔を設けた本発明の半導体集積
回路装置によれば、前記開孔に沿ってフィルムを容易に
折り曲げることが可能となるとともに、折り曲げ箇所で
リード配線が断線するのを防止することができる。
(2).フィルムの一面にリード配線を形成し、このリ
ード配線の一端に半導体チップを接続するとともに、前
記フィルムの裏面側に所定の方向に沿ってフィルムの膜
厚が薄くなるように長溝を設けた本発明の半導体集積回
路装置によれば、前記長溝に沿ってフィルムを容易に折
り曲げることが可能となるとともに、折り曲げ箇所でリ
ード配線が断線するのを防止することができる。
(3).フィルムの一面にリード配線を形成し、このリ
ード配線の一端に半導体チップを接続するとともに、前
記リード配線を被覆する絶縁膜に所定の方向に沿って長
溝を設けた本発明の半導体集積回路装置によれば、前記
(2)と同様の効果を得ることができる。
【図面の簡単な説明】
第1図は、本発明の一実施例である半導体集積回路装置
の要部拡大平面図、 第2図(a)は、第1図の[a−la線断面図、第2図
(b)は、第1図の■b−■b線断面図、第3図は、こ
の半導体集積回路装置の平面図、第4図は、本発明の他
の実施例である半導体集積回路装置の要部拡大平面図、 第5図(,a)は、第4図のva−Va線断面図、第5
図(l))は、第4図のvb−vb線断面図、第6図は
、本発明のさらに他の実施例である半導体集積回路装置
の要部拡大平面図、 第7図(a)は、第6図の■a−■a線断面図、第7図
(8)は、第6図の■b−■b線断面図、第8図は、従
来の半導体集積回路装置の平面図である。 1.20・・・フィルム、2.21・・・リード配線、
3.22・・・デバイスホール、4,23・・・半導体
チップ、5・・・バンブ電極、6,24・・・ボッティ
ング樹脂、7・・・開孔、8,lO・・.・長溝、25
・・・スリット。 第 3 図 第 6 図 第 8 図 20

Claims (1)

  1. 【特許請求の範囲】 1、フィルムの一面に形成されたリード配線の一端を半
    導体チップに接続してなる半導体集積回路装置であって
    、前記フィルムのリード配線が形成されていない領域に
    所定の方向に沿って複数の開孔を設けたことを特徴とす
    る半導体集積回路装置。 2、フィルムの一面に形成されたリード配線の一端を半
    導体チップに接続してなる半導体集積回路装置であって
    、前記フィルムの裏面側に所定の方向に沿ってフィルム
    の膜厚が薄くなるように長講を設けたことを特徴とする
    半導体集積回路装置。 3、フィルムの一面に形成されたリード配線の一端を半
    導体チップに接続してなる半導体集積回路装置であって
    、前記リード配線を被覆する絶縁膜に所定の方向に沿っ
    て長溝を設けたことを特徴とする半導体集積回路装置。
JP24002789A 1989-09-18 1989-09-18 半導体集積回路装置 Pending JPH03102843A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24002789A JPH03102843A (ja) 1989-09-18 1989-09-18 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24002789A JPH03102843A (ja) 1989-09-18 1989-09-18 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH03102843A true JPH03102843A (ja) 1991-04-30

Family

ID=17053379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24002789A Pending JPH03102843A (ja) 1989-09-18 1989-09-18 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH03102843A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499835U (ja) * 1991-02-04 1992-08-28
US7797016B2 (en) 2002-08-07 2010-09-14 Extricom Ltd. Wireless LAN with central management of access points

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499835U (ja) * 1991-02-04 1992-08-28
US7797016B2 (en) 2002-08-07 2010-09-14 Extricom Ltd. Wireless LAN with central management of access points

Similar Documents

Publication Publication Date Title
KR100522620B1 (ko) 반도체장치
US5723900A (en) Resin mold type semiconductor device
US8749050B2 (en) Redistribution elements and semiconductor device packages including semiconductor devices and redistribution elements
JPH0642503B2 (ja) 高密度集積回路の支持体とその製造方法
US5406119A (en) Lead frame
JPH03102843A (ja) 半導体集積回路装置
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP2890635B2 (ja) 半導体装置
JPS62260343A (ja) 半導体装置
US5256903A (en) Plastic encapsulated semiconductor device
JP3000976B2 (ja) 有機基板を用いた半導体装置
JP2914679B2 (ja) 混成集積回路装置
JP3254406B2 (ja) 電子部品搭載用基板
JP2822446B2 (ja) 混成集積回路装置
JP2001298056A (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
JP2600898B2 (ja) 薄型パッケージ装置
JP2568812B2 (ja) 実装体
JPH05315626A (ja) 半導体装置
JPH02122532A (ja) テープキャリア
JP2666792B2 (ja) 電子部品の実装構造
JPH0225245Y2 (ja)
JPS6225444A (ja) 連続配線基板
JPH0637131A (ja) 半導体集積回路装置
JPS63116440A (ja) 半導体集積回路装置
JPH04271133A (ja) フィルムキャリヤ