JP2568812B2 - 実装体 - Google Patents
実装体Info
- Publication number
- JP2568812B2 JP2568812B2 JP6256502A JP25650294A JP2568812B2 JP 2568812 B2 JP2568812 B2 JP 2568812B2 JP 6256502 A JP6256502 A JP 6256502A JP 25650294 A JP25650294 A JP 25650294A JP 2568812 B2 JP2568812 B2 JP 2568812B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- lead group
- flexible film
- bent
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は可撓性フイルムを用い、
少なくとも半導体素子を搭載した立体的な実装体に関す
るものである。
少なくとも半導体素子を搭載した立体的な実装体に関す
るものである。
【０００２】
【従来の技術】近年、半導体素子を多数個用いるデバイ
ス、機器の開発が促進されてきている。これは、いずれ
も、多数個のＩＣ，ＬＳＩを一定の面積を有する基板
に、高密度にしかも薄型に搭載しなければならない。従
来の実装方法においては、ＩＣ，ＬＳＩはＤＩＬやフラ
ットパック型のパッケージに収容した形やフイルムキヤ
リヤ方法において、リード群のみを切断したものを比較
的厚い回路基板上に平面的に搭載させていた。
ス、機器の開発が促進されてきている。これは、いずれ
も、多数個のＩＣ，ＬＳＩを一定の面積を有する基板
に、高密度にしかも薄型に搭載しなければならない。従
来の実装方法においては、ＩＣ，ＬＳＩはＤＩＬやフラ
ットパック型のパッケージに収容した形やフイルムキヤ
リヤ方法において、リード群のみを切断したものを比較
的厚い回路基板上に平面的に搭載させていた。
【０００３】
【発明が解決しようとする課題】ところが、平面的な面
積に限界があると、前記回路基板を複数に分割し、前記
回路基板上に可撓性フイルムを貼合せておき、前記複数
の分割領域で可撓性フイルムを折曲げていた。
積に限界があると、前記回路基板を複数に分割し、前記
回路基板上に可撓性フイルムを貼合せておき、前記複数
の分割領域で可撓性フイルムを折曲げていた。
【０００４】このような方法においては、回路基板を分
割する工程や、新たに可撓性フイルムを貼合せる工程を
要するために、実装体のコストが著じるしく高いもので
あった。また、ＩＣ，ＬＳＩの半導体素子の搭載におい
ても、パッケージングの形にして実装されるために、Ｉ
Ｃ，ＬＳＩの実装面積や実装体積が大きくなるばかり
か、半田づけ等の接続点の数が著じるしく増大し、信頼
性上も好ましいものではなかった。本発明は上記課題を
解決するものであり、基板形成時の工数や接続点数が著
じるしく少なく、小型でかつ立体的で安価な実装体を提
供することを目的とする。
割する工程や、新たに可撓性フイルムを貼合せる工程を
要するために、実装体のコストが著じるしく高いもので
あった。また、ＩＣ，ＬＳＩの半導体素子の搭載におい
ても、パッケージングの形にして実装されるために、Ｉ
Ｃ，ＬＳＩの実装面積や実装体積が大きくなるばかり
か、半田づけ等の接続点の数が著じるしく増大し、信頼
性上も好ましいものではなかった。本発明は上記課題を
解決するものであり、基板形成時の工数や接続点数が著
じるしく少なく、小型でかつ立体的で安価な実装体を提
供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の実装体は、少な
くとも第１および第２の開孔部を有する可撓性フイルム
と、可撓性フイルム上に形成されたリード群と、第１の
開孔部にてリード群と電気的に接続された半導体素子と
を有し、リード群が第２の開孔部を横断するとともに、
第２の開孔部において可撓性フイルムを折曲げられ、か
つ、半導体素子に接続されているリード群のうち少なく
とも可撓性フイルム上の端部側に位置するリードが第２
の開孔部より手前で第２の開孔部の中央方向に曲げた構
成となっている。
くとも第１および第２の開孔部を有する可撓性フイルム
と、可撓性フイルム上に形成されたリード群と、第１の
開孔部にてリード群と電気的に接続された半導体素子と
を有し、リード群が第２の開孔部を横断するとともに、
第２の開孔部において可撓性フイルムを折曲げられ、か
つ、半導体素子に接続されているリード群のうち少なく
とも可撓性フイルム上の端部側に位置するリードが第２
の開孔部より手前で第２の開孔部の中央方向に曲げた構
成となっている。
【０００６】
【作用】本発明は、上記の構成を有することにより、半
導体素子やチップ部品の電極との接続点数を著じるしく
少なくし、配線距離を短かくすることができる。また、
実装自由度の高い実装体を実現できるとともに、実装面
積を著じるしく小さくでき、さらに信頼性の高い実装体
を提供することができる。
導体素子やチップ部品の電極との接続点数を著じるしく
少なくし、配線距離を短かくすることができる。また、
実装自由度の高い実装体を実現できるとともに、実装面
積を著じるしく小さくでき、さらに信頼性の高い実装体
を提供することができる。
【０００７】
【実施例】以下に本発明の実施例における実装体につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【０００８】図１において、搬送用のスプロケツト２が
形成された可撓性フイルム（例えば、ポリイミイド、ガ
ラスエポキシ、ポリエステル等の可撓性フイルム）１上
に開孔部３，３’，４が形成され、かつ、導体配線５と
リード群６が形成されている。
形成された可撓性フイルム（例えば、ポリイミイド、ガ
ラスエポキシ、ポリエステル等の可撓性フイルム）１上
に開孔部３，３’，４が形成され、かつ、導体配線５と
リード群６が形成されている。
【０００９】開孔部３，３’には、リード群６が可撓性
フイルムの端部より突出した構造であって、リード群６
には半導体素子７，７’の電極が接合されている。ここ
で開孔部３，３’の大きさは、半導体素子７，７’より
もわずかに大き目に形成されるものである。また図１
（ａ）に示すように、一端が半導体素子７，７’に接続
されているリード群のうちの少なくとも可撓性フイルム
上の端部側に位置するリードは、開孔部４より手前で開
孔部４の中央方向に曲げられた後、開孔部４において、
リード群６’が開孔部４を横断する如くに形成されてい
る。すなわち、開孔部４の端部付近にはリードが存在し
ないようになっている。更に、可撓性フイルム１上の導
体配線５には、抵抗やコンデンサーの如くのチップ部品
８，８’が例えば半田づけ固定されるものである。
フイルムの端部より突出した構造であって、リード群６
には半導体素子７，７’の電極が接合されている。ここ
で開孔部３，３’の大きさは、半導体素子７，７’より
もわずかに大き目に形成されるものである。また図１
（ａ）に示すように、一端が半導体素子７，７’に接続
されているリード群のうちの少なくとも可撓性フイルム
上の端部側に位置するリードは、開孔部４より手前で開
孔部４の中央方向に曲げられた後、開孔部４において、
リード群６’が開孔部４を横断する如くに形成されてい
る。すなわち、開孔部４の端部付近にはリードが存在し
ないようになっている。更に、可撓性フイルム１上の導
体配線５には、抵抗やコンデンサーの如くのチップ部品
８，８’が例えば半田づけ固定されるものである。
【００１０】次に可撓性フイルム１を図１ａに示した破
線９で切断し、開孔部４の領域でリード群６’を折曲げ
れば図１ｂの構造を得ることができる。この時、一端が
半導体素子７，７’に接続されているリード群のうちの
少なくとも可撓性フイルム上の端部側に位置するリード
が、開孔部４より手前で開孔部４の中央方向に曲げられ
た後、開孔部４において、リード群６’が開孔部４を横
断しているため、破線９で切断した場合に開孔部４内の
リード群６’が切断されるのを防止できる。この従来の
構成においては、開孔部４には、リード群６’のみしか
残存させていない。図１ｂの構成であれば、可撓性フイ
ルムを任意の形状に切断１’後、開孔部４によって折曲
げることが容易にでき更に、半導体素子の電極がリード
群に直接、接続されているから、実装体の平面積が小さ
く、小型の形状を容易に実現できるものである。
線９で切断し、開孔部４の領域でリード群６’を折曲げ
れば図１ｂの構造を得ることができる。この時、一端が
半導体素子７，７’に接続されているリード群のうちの
少なくとも可撓性フイルム上の端部側に位置するリード
が、開孔部４より手前で開孔部４の中央方向に曲げられ
た後、開孔部４において、リード群６’が開孔部４を横
断しているため、破線９で切断した場合に開孔部４内の
リード群６’が切断されるのを防止できる。この従来の
構成においては、開孔部４には、リード群６’のみしか
残存させていない。図１ｂの構成であれば、可撓性フイ
ルムを任意の形状に切断１’後、開孔部４によって折曲
げることが容易にでき更に、半導体素子の電極がリード
群に直接、接続されているから、実装体の平面積が小さ
く、小型の形状を容易に実現できるものである。
【００１１】また図２の構成は、可撓性フイルム１を９
で切断する際、前記開孔部４の両端の可撓性フイルム領
域１’をリード群６’に沿って残存させた構成である。
可撓性フイルムのみを折曲げると、樹脂特有の弾性力
で、所定の形状に維持できないばかりか、折曲げ部分の
曲率を相当に必要とするために、無駄な実装面積を必要
としてしまう。本発明の如く、折曲げ領域に開孔部を形
成し、リード群で折曲げてしまうと、金属特有の形状維
持効果で容易に変形、加工できるものである。図２ｂの
如く、前記開孔部４のリード群６’と平行して、その片
端または両端に可撓性フイルムの一部９を残存させれ
ば、少なくとも前記リード群６’の機械的保護を期待で
きるものである。
で切断する際、前記開孔部４の両端の可撓性フイルム領
域１’をリード群６’に沿って残存させた構成である。
可撓性フイルムのみを折曲げると、樹脂特有の弾性力
で、所定の形状に維持できないばかりか、折曲げ部分の
曲率を相当に必要とするために、無駄な実装面積を必要
としてしまう。本発明の如く、折曲げ領域に開孔部を形
成し、リード群で折曲げてしまうと、金属特有の形状維
持効果で容易に変形、加工できるものである。図２ｂの
如く、前記開孔部４のリード群６’と平行して、その片
端または両端に可撓性フイルムの一部９を残存させれ
ば、少なくとも前記リード群６’の機械的保護を期待で
きるものである。
【００１２】図３の構成は、開孔部４の折曲げたリード
群６’の領域に樹脂１０を塗布したものであって、リー
ド群６’を電気的および機械的に保護せんとするもので
ある。樹脂１０はエポキシ系、シリコーン系、ポリイミ
イド系、プタジェン系等の組成を用いることができる。
群６’の領域に樹脂１０を塗布したものであって、リー
ド群６’を電気的および機械的に保護せんとするもので
ある。樹脂１０はエポキシ系、シリコーン系、ポリイミ
イド系、プタジェン系等の組成を用いることができる。
【００１３】次に図４で他の実施例を説明する。可撓性
フイルム１上に、さらに開孔部１１を形成し、リード群
６’を横断させ、破線９に沿って、切断する（図４
ａ）。この切断によって、開孔部１１のリード群６’
は、その一部を残存させて、切断され、開孔部４の領域
でリード群６’を折曲げる。切断されたリード群６”は
他の回路基板に半田づけ固定される電極端子としての役
目を有する。図４ｂにおいて回路基板１２上には、配線
パターン１３が形成されており、前記配線パターン１３
にリード群６”を半田づけ１４し固定するものである。
フイルム１上に、さらに開孔部１１を形成し、リード群
６’を横断させ、破線９に沿って、切断する（図４
ａ）。この切断によって、開孔部１１のリード群６’
は、その一部を残存させて、切断され、開孔部４の領域
でリード群６’を折曲げる。切断されたリード群６”は
他の回路基板に半田づけ固定される電極端子としての役
目を有する。図４ｂにおいて回路基板１２上には、配線
パターン１３が形成されており、前記配線パターン１３
にリード群６”を半田づけ１４し固定するものである。
【００１４】このような構成により、可撓性フイルム上
に一括して形成した導体配線やリード群に半導体素子
や、抵抗、コンデンサー等のチップ部品を搭載し、開孔
部で自由に折曲げ、実装体を小型にし、かつ、開孔部の
リード群を用いて、他の回路基板に容易に接続できるも
のである。
に一括して形成した導体配線やリード群に半導体素子
や、抵抗、コンデンサー等のチップ部品を搭載し、開孔
部で自由に折曲げ、実装体を小型にし、かつ、開孔部の
リード群を用いて、他の回路基板に容易に接続できるも
のである。
【００１５】
(1) 可撓性フイルム上に一括して形成した導体配線、リ
ード群上に半導体素子やチップ部品を直接搭載するの
で、前記半導体素子やチップ部品の電極との接続点数が
著じるしく少なく、かつ、配線距離が短かく、信頼性の
高い実装体を提供できる。
ード群上に半導体素子やチップ部品を直接搭載するの
で、前記半導体素子やチップ部品の電極との接続点数が
著じるしく少なく、かつ、配線距離が短かく、信頼性の
高い実装体を提供できる。
【００１６】(2) 可撓性フイルムに開孔部を設け、これ
にリード群を横断させ、この領域を折曲げることができ
るので実装体の形状を任意に形成できるため、実装自由
度の高い実装体を実現できるばかりか、実装面積を著じ
るしく小さくできる。
にリード群を横断させ、この領域を折曲げることができ
るので実装体の形状を任意に形成できるため、実装自由
度の高い実装体を実現できるばかりか、実装面積を著じ
るしく小さくできる。
【００１７】(3) 実装体にわざわざ、外部回路基板との
接続端子を形成しなくても、前記可撓性フイルムに開孔
部やリード群を形成する段階で一括して設けることがで
きる。したがって、実装体の接続点数が少なく、かつコ
ストを安価にできるものである。
接続端子を形成しなくても、前記可撓性フイルムに開孔
部やリード群を形成する段階で一括して設けることがで
きる。したがって、実装体の接続点数が少なく、かつコ
ストを安価にできるものである。
【００１８】(4)一端が半導体素子に接続されているリ
ード群のうちの少なくとも可撓性フイルム上の端部側に
位置するリードが、開孔部より手前で開孔部の中央方向
に曲げられた後、開孔部４において、リード群が開孔部
を横断しているため、可撓性フイルムを切断した場合に
リード群が切断されるのを防止できる。
ード群のうちの少なくとも可撓性フイルム上の端部側に
位置するリードが、開孔部より手前で開孔部の中央方向
に曲げられた後、開孔部４において、リード群が開孔部
を横断しているため、可撓性フイルムを切断した場合に
リード群が切断されるのを防止できる。
【図１】（ａ）本発明の第１の実施例の実装体の折り曲
げ前の斜視図 （ｂ）本発明の第１の実施例の実装体の折り曲げ後の斜
視図
げ前の斜視図 （ｂ）本発明の第１の実施例の実装体の折り曲げ後の斜
視図
【図２】（ａ）本発明の第１の実施例を改良した実装体
の折り曲げ前を示す斜視図 （ｂ）本発明の第１の実施例を改良した実装体の折り曲
げ後を示す斜視図
の折り曲げ前を示す斜視図 （ｂ）本発明の第１の実施例を改良した実装体の折り曲
げ後を示す斜視図
【図３】（ａ）本発明の第２の実施例の実装体の斜視図 （ｂ）本発明の第２の実施例の実装体の折り曲げ断面図
【図４】（ａ）本発明の第３の実施例の実装体の斜視図 （ｂ）本発明の第３の実施例の実装体の折り曲げ断面図
１ 可撓性フイルム ３，３’，４，１１ 開孔部 ６，６’，６” リード群 ７ 半導体素子 ８，８’ チップ部品
Claims (5)
- 【請求項１】少なくとも第１および第２の開孔部を有す
る可撓性フイルムと、前記可撓性フイルム上に形成され
たリード群と、前記第１の開孔部にて前記リード群と電
気的に接続された半導体素子とを有し、前記リード群が
前記第２の開孔部を横断するとともに、前記第２の開孔
部において前記可撓性フイルムを折曲げられ、かつ、前
記半導体素子に接続されている前記リード群のうち少な
くとも前記可撓性フイルム上の端部側に位置するリード
が前記第２の開孔部より手前で前記第２の開孔部の中央
方向に曲げられていることを特徴とする実装体。 - 【請求項２】第２の開孔部領域において、横断するリー
ド群のみを残存させて、前記リード群を折曲げたことを
特徴とする特許請求の範囲第１項に記載の実装体。 - 【請求項３】第２の開孔部領域のリード群が存在しない
部分において、可撓性フイルムの一部を残存させて、リ
ード群とともに折曲げたことを特徴とする特許請求の範
囲第１項に記載の実装体。 - 【請求項４】折曲げられた第２の開孔部の領域を保護層
により覆ったことを特徴とする特許請求の範囲第１項乃
至第３項いずれかに記載の実装体。 - 【請求項５】可撓性フイルム上にさらに第３の開孔部を
有し、前記第３の開孔部より突出したリード群を他の回
路基板に接続したことを特徴とする特許請求の範囲第１
項乃至第４項いずれかに記載の実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6256502A JP2568812B2 (ja) | 1994-10-21 | 1994-10-21 | 実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6256502A JP2568812B2 (ja) | 1994-10-21 | 1994-10-21 | 実装体 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59127005A Division JPS616832A (ja) | 1984-06-20 | 1984-06-20 | 実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153791A JPH07153791A (ja) | 1995-06-16 |
| JP2568812B2 true JP2568812B2 (ja) | 1997-01-08 |
Family
ID=17293528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6256502A Expired - Lifetime JP2568812B2 (ja) | 1994-10-21 | 1994-10-21 | 実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568812B2 (ja) |
-
1994
- 1994-10-21 JP JP6256502A patent/JP2568812B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07153791A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| JP3032964B2 (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| EP0896368A1 (en) | Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment | |
| JP3640155B2 (ja) | 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器 | |
| JPH08306723A (ja) | 電子回路盤とその製造方法 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH0430741B2 (ja) | ||
| JP2568812B2 (ja) | 実装体 | |
| JPH0437585B2 (ja) | ||
| JP2606673B2 (ja) | 実装体 | |
| JP3029736B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH0513647A (ja) | 半導体装置 | |
| JP2606673C (ja) | ||
| JP2813588B2 (ja) | 半導体装置およびその製造方法 | |
| US5400219A (en) | Tape automated bonding for electrically connecting semiconductor chips to substrates | |
| JP3229068B2 (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 | |
| JP2813587B2 (ja) | 半導体装置およびその製造方法 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JP2786047B2 (ja) | 樹脂封止型半導体装置 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JPS60200545A (ja) | 実装基板 | |
| JPH05190593A (ja) | テープキャリア型半導体装置 | |
| JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |