JPH05190593A - テープキャリア型半導体装置 - Google Patents
テープキャリア型半導体装置Info
- Publication number
- JPH05190593A JPH05190593A JP4003168A JP316892A JPH05190593A JP H05190593 A JPH05190593 A JP H05190593A JP 4003168 A JP4003168 A JP 4003168A JP 316892 A JP316892 A JP 316892A JP H05190593 A JPH05190593 A JP H05190593A
- Authority
- JP
- Japan
- Prior art keywords
- flexible film
- film substrate
- external terminals
- solder resist
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 テープキャリア型半導体装置において、可撓
性フィルム基板の外部端子が配列された領域のソルダー
レジスト膜に起因する反りを防止する。又、テープキャ
リア型半導体装置において、液晶表示装置等の外部機器
に実装する際の実装不良を防止する。 【構成】 可撓性フィルム基板２の表面上に配列された
外部端子５Ｐ１に一体に連結された配線５が延在し、こ
の配線５の表面がソルダーレジスト膜６で被覆され、可
撓性フィルム基板２をフラット状態で実装するテープキ
ャリア型半導体装置１において、可撓性フィルム基板２
の外部端子５Ｐ１とソルダーレジスト膜６との間にスリ
ット２２又は補強体８を構成する。
性フィルム基板の外部端子が配列された領域のソルダー
レジスト膜に起因する反りを防止する。又、テープキャ
リア型半導体装置において、液晶表示装置等の外部機器
に実装する際の実装不良を防止する。 【構成】 可撓性フィルム基板２の表面上に配列された
外部端子５Ｐ１に一体に連結された配線５が延在し、こ
の配線５の表面がソルダーレジスト膜６で被覆され、可
撓性フィルム基板２をフラット状態で実装するテープキ
ャリア型半導体装置１において、可撓性フィルム基板２
の外部端子５Ｐ１とソルダーレジスト膜６との間にスリ
ット２２又は補強体８を構成する。
Description
【０００１】
【産業上の利用分野】本発明は、テープキャリア型半導
体装置に関し、特に、可撓性フィルム基板の表面にソル
ダーレジスト膜を設けるテープキャリア型半導体装置に
適用して有効な技術に関するものである。
体装置に関し、特に、可撓性フィルム基板の表面にソル
ダーレジスト膜を設けるテープキャリア型半導体装置に
適用して有効な技術に関するものである。
【０００２】
【従来の技術】液晶表示装置の駆動用ＩＣとしてテープ
キャリア（或いはＴＡＢ:Ｔape Ａutomated Ｂonding）
型半導体装置が使用される。テープキャリア型半導体装
置は、薄型で大量生産に好適であり、又安価な半導体装
置として広く使用される。
キャリア（或いはＴＡＢ:Ｔape Ａutomated Ｂonding）
型半導体装置が使用される。テープキャリア型半導体装
置は、薄型で大量生産に好適であり、又安価な半導体装
置として広く使用される。
【０００３】このテープキャリア型半導体装置は可撓性
フィルム基板（絶縁性樹脂フィルム基板）に半導体ペレ
ットを搭載する。可撓性フィルム基板は例えばテープ状
（長尺状）のポリイミド系樹脂を所定の長さに切断し形
成される。可撓性フィルム基板の表面上には複数本の配
線が配置される。この配線は、可撓性フィルム基板の表
面上に貼り付けられたＣｕ箔膜にエッチング加工を施し
て形成される。通常、この配線は表面にメッキ層が形成
され、このメッキ層は実装時の半田との接着性を向上で
きる効果がある。
フィルム基板（絶縁性樹脂フィルム基板）に半導体ペレ
ットを搭載する。可撓性フィルム基板は例えばテープ状
（長尺状）のポリイミド系樹脂を所定の長さに切断し形
成される。可撓性フィルム基板の表面上には複数本の配
線が配置される。この配線は、可撓性フィルム基板の表
面上に貼り付けられたＣｕ箔膜にエッチング加工を施し
て形成される。通常、この配線は表面にメッキ層が形成
され、このメッキ層は実装時の半田との接着性を向上で
きる効果がある。
【０００４】可撓性フィルム基板のほぼ中央部分にはペ
レット搭載用開口（デバイス穴）が構成される。このペ
レット搭載用開口内には配線の一端が突出し、配線の一
端はペレット搭載用開口内に配置される半導体ペレット
の外部端子（ボンディングパッド）に電気的に接続され
る。半導体ペレットの外部端子、配線の一端の夫々は突
起電極（例えばＡｕバンプ電極）を介して電気的及び機
械的に接続される。
レット搭載用開口（デバイス穴）が構成される。このペ
レット搭載用開口内には配線の一端が突出し、配線の一
端はペレット搭載用開口内に配置される半導体ペレット
の外部端子（ボンディングパッド）に電気的に接続され
る。半導体ペレットの外部端子、配線の一端の夫々は突
起電極（例えばＡｕバンプ電極）を介して電気的及び機
械的に接続される。
【０００５】可撓性フィルム基板の周辺部分には液晶表
示装置、プリント配線基板の夫々の外部端子に接続され
る外部端子が複数個配列され、この複数個の外部端子の
夫々には夫々前述の複数本の配線の他端が電気的にかつ
一体に接続される。通常、テープキャリア型半導体半導
体装置は可撓性フィルム基板の外部端子に異方性導電膜
を介在して液晶表示装置の外部端子が電気的かつ機械的
に接続される。また、テープキャリア型半導体装置は可
撓性フィルム基板の外部端子に半田を介在してプリント
配線基板の外部端子が電気的かつ機械的に接続される。
示装置、プリント配線基板の夫々の外部端子に接続され
る外部端子が複数個配列され、この複数個の外部端子の
夫々には夫々前述の複数本の配線の他端が電気的にかつ
一体に接続される。通常、テープキャリア型半導体半導
体装置は可撓性フィルム基板の外部端子に異方性導電膜
を介在して液晶表示装置の外部端子が電気的かつ機械的
に接続される。また、テープキャリア型半導体装置は可
撓性フィルム基板の外部端子に半田を介在してプリント
配線基板の外部端子が電気的かつ機械的に接続される。
【０００６】可撓性フィルム基板の複数本の配線は表面
がソルダーレジスト膜で被覆される。このソルダーレジ
スト膜は、主に半田の付着に基づく配線間の短絡を防止
する目的で使用され、例えばエポキシ系樹脂が使用され
る。このソルダーレジスト膜は、スクリーン印刷で塗布
された後に、約１００〜２００〔℃〕前後の温度で硬化
することにより形成される。
がソルダーレジスト膜で被覆される。このソルダーレジ
スト膜は、主に半田の付着に基づく配線間の短絡を防止
する目的で使用され、例えばエポキシ系樹脂が使用され
る。このソルダーレジスト膜は、スクリーン印刷で塗布
された後に、約１００〜２００〔℃〕前後の温度で硬化
することにより形成される。
【０００７】可撓性フィルム基板に搭載された半導体ペ
レットの素子形成面及び配線の一部特に配線の一端は、
主に外部応力や外部環境からの半導体ペレットの保護を
目的として樹脂封止体で封止される。樹脂封止体は、例
えばエポキシ系樹脂が使用され、ポッティング法で塗布
した後に、約１００〜２００〔℃〕前後の温度で硬化す
ることにより形成される。
レットの素子形成面及び配線の一部特に配線の一端は、
主に外部応力や外部環境からの半導体ペレットの保護を
目的として樹脂封止体で封止される。樹脂封止体は、例
えばエポキシ系樹脂が使用され、ポッティング法で塗布
した後に、約１００〜２００〔℃〕前後の温度で硬化す
ることにより形成される。
【０００８】この種のテープキャリア型半導体装置は下
記の製造プロセスに基づき形成される。
記の製造プロセスに基づき形成される。
【０００９】まず、ペレット搭載用開口を有する可撓性
フィルム基板の表面に複数本の配線、複数個の外部端子
の夫々を形成する。この後に、可撓性フィルム基板のペ
レット搭載用開口内に半導体ペレットを配置し、この半
導体ペレットの外部端子、配線の一端の夫々の電気的か
つ機械的な接続を行う。
フィルム基板の表面に複数本の配線、複数個の外部端子
の夫々を形成する。この後に、可撓性フィルム基板のペ
レット搭載用開口内に半導体ペレットを配置し、この半
導体ペレットの外部端子、配線の一端の夫々の電気的か
つ機械的な接続を行う。
【００１０】次に、可撓性フィルム基板の複数本の配線
の表面を被覆するソルダーレジスト膜を形成し、この後
に、半導体ペレット等を被覆する樹脂封止体を形成す
る。
の表面を被覆するソルダーレジスト膜を形成し、この後
に、半導体ペレット等を被覆する樹脂封止体を形成す
る。
【００１１】そして、この後に、可撓性フィルム基板を
所定の形状に切断し、テープキャリア型半導体装置は完
成する。
所定の形状に切断し、テープキャリア型半導体装置は完
成する。
【００１２】なお、テープキャリア型半導体装置につい
ては、例えば、超ＬＳＩデバイスハンドブック、株式会
社 サンエンスフォーラム、昭和５８年１１月２８日発
行、第２２９頁乃至第２３１頁に記載されている。
ては、例えば、超ＬＳＩデバイスハンドブック、株式会
社 サンエンスフォーラム、昭和５８年１１月２８日発
行、第２２９頁乃至第２３１頁に記載されている。
【００１３】
【発明が解決しようとする課題】しかしながら、前述の
テープキャリア型半導体装置において、下記の改良すべ
き事項が発生した。
テープキャリア型半導体装置において、下記の改良すべ
き事項が発生した。
【００１４】テープキャリア型半導体装置は可撓性フィ
ルム基板の表面上にこの可撓性フィルム基板に対して線
膨張係数が異なるソルダーレジスト膜が形成される。こ
のソルダーレジスト膜は、このソルダーレジスト膜の硬
化を目的とする熱処理工程、樹脂封止体の硬化を目的と
する熱処理工程の夫々の工程によって収縮し、可撓性フ
ィルム基板の複数個の外部端子が配列された領域に応力
を与える。このため、可撓性フィルム基板の複数個の外
部端子が配列された領域は、可撓性フィルム基板自体が
変形しやすいという性質も加わり、回復不可能な不連続
的な反りが発生する。この可撓性フィルム基板に発生し
た反りは外部端子の実装位置にばらつきが存在すること
を意味するので、例えばテープキャリア型半導体装置を
液晶表示装置に実装する場合、実装不良が発生する。
ルム基板の表面上にこの可撓性フィルム基板に対して線
膨張係数が異なるソルダーレジスト膜が形成される。こ
のソルダーレジスト膜は、このソルダーレジスト膜の硬
化を目的とする熱処理工程、樹脂封止体の硬化を目的と
する熱処理工程の夫々の工程によって収縮し、可撓性フ
ィルム基板の複数個の外部端子が配列された領域に応力
を与える。このため、可撓性フィルム基板の複数個の外
部端子が配列された領域は、可撓性フィルム基板自体が
変形しやすいという性質も加わり、回復不可能な不連続
的な反りが発生する。この可撓性フィルム基板に発生し
た反りは外部端子の実装位置にばらつきが存在すること
を意味するので、例えばテープキャリア型半導体装置を
液晶表示装置に実装する場合、実装不良が発生する。
【００１５】本発明の目的は、テープキャリア型半導体
装置において、可撓性フィルム基板の外部端子が配列さ
れた領域のソルダーレジスト膜に起因する反りを防止す
ることが可能な技術を提供することにある。
装置において、可撓性フィルム基板の外部端子が配列さ
れた領域のソルダーレジスト膜に起因する反りを防止す
ることが可能な技術を提供することにある。
【００１６】本発明の他の目的は、テープキャリア型半
導体装置において、液晶表示装置等の外部機器に実装す
る際の実装不良を防止することが可能な技術を提供する
ことにある。
導体装置において、液晶表示装置等の外部機器に実装す
る際の実装不良を防止することが可能な技術を提供する
ことにある。
【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。
【００１９】（１）可撓性フィルム基板の表面上に配列
された複数個の外部端子の夫々に夫々一体に連結された
複数本の配線が延在し、この複数本の配線の夫々の表面
がソルダーレジスト膜で被覆され、前記可撓性フィルム
基板を折り返さないフラット状態で実装されるテープキ
ャリア型半導体装置において、前記可撓性フィルム基板
の複数個の外部端子が配列された領域と複数本の配線の
夫々の表面を被覆するソルダーレジスト膜との間に、又
は可撓性フィルム基板のソルダーレジスト膜の複数個の
外部端子が配列された領域側の端部に沿ってスリットを
構成する。
された複数個の外部端子の夫々に夫々一体に連結された
複数本の配線が延在し、この複数本の配線の夫々の表面
がソルダーレジスト膜で被覆され、前記可撓性フィルム
基板を折り返さないフラット状態で実装されるテープキ
ャリア型半導体装置において、前記可撓性フィルム基板
の複数個の外部端子が配列された領域と複数本の配線の
夫々の表面を被覆するソルダーレジスト膜との間に、又
は可撓性フィルム基板のソルダーレジスト膜の複数個の
外部端子が配列された領域側の端部に沿ってスリットを
構成する。
【００２０】（２）前記手段（１）に記載される可撓性
フィルム基板の表面上の外部機器に接続される側は複数
個の第１外部端子が配列されるとともに、可撓性フィル
ム基板の表面上の外部実装基板に接続される側は前記第
１外部端子の配列数に比べて少ない配列数において複数
個の第２外部端子が配列され、前記スリットは少なくと
も前記可撓性フィルム基板の複数個の第１外部端子が配
列された領域に構成される。
フィルム基板の表面上の外部機器に接続される側は複数
個の第１外部端子が配列されるとともに、可撓性フィル
ム基板の表面上の外部実装基板に接続される側は前記第
１外部端子の配列数に比べて少ない配列数において複数
個の第２外部端子が配列され、前記スリットは少なくと
も前記可撓性フィルム基板の複数個の第１外部端子が配
列された領域に構成される。
【００２１】（３）可撓性フィルム基板の表面上に配列
された複数個の外部端子の夫々に夫々一体に連結された
複数本の配線が延在し、この複数本の配線の夫々の表面
がソルダーレジスト膜で被覆されるテープキャリア型半
導体装置において、前記可撓性フィルム基板の複数個の
外部端子が配列された領域と複数本の配線の夫々の表面
を被覆するソルダーレジスト膜との間の表面若しくは裏
面に、又は可撓性フィルム基板のソルダーレジスト膜の
複数個の外部端子が配列された領域側の端部に沿った表
面若しくは裏面に、可撓性フィルム基板に比べて高い硬
性を有する補強体を構成する。
された複数個の外部端子の夫々に夫々一体に連結された
複数本の配線が延在し、この複数本の配線の夫々の表面
がソルダーレジスト膜で被覆されるテープキャリア型半
導体装置において、前記可撓性フィルム基板の複数個の
外部端子が配列された領域と複数本の配線の夫々の表面
を被覆するソルダーレジスト膜との間の表面若しくは裏
面に、又は可撓性フィルム基板のソルダーレジスト膜の
複数個の外部端子が配列された領域側の端部に沿った表
面若しくは裏面に、可撓性フィルム基板に比べて高い硬
性を有する補強体を構成する。
【００２２】
【作用】上述した手段（１）によれば、前記可撓性フィ
ルム基板、ソルダーレジスト膜の夫々の線膨張係数差に
基づく、ソルダーレジスト膜の収縮が可撓性フィルム基
板の複数個の外部端子が配列された領域に与える応力を
スリットで低減できるので、この可撓性フィルム基板の
複数個の外部端子が配列された領域の不連続的な反り防
止できる（可撓性フィルム基板の複数個の外部端子が配
列された領域の平担度を高めることができる）。
ルム基板、ソルダーレジスト膜の夫々の線膨張係数差に
基づく、ソルダーレジスト膜の収縮が可撓性フィルム基
板の複数個の外部端子が配列された領域に与える応力を
スリットで低減できるので、この可撓性フィルム基板の
複数個の外部端子が配列された領域の不連続的な反り防
止できる（可撓性フィルム基板の複数個の外部端子が配
列された領域の平担度を高めることができる）。
【００２３】この結果、可撓性フィルム基板の複数個の
外部端子の夫々の実装高さが均一化され、テープキャリ
ア型半導体装置の外部機器に実装する際の実装不良を防
止できる。
外部端子の夫々の実装高さが均一化され、テープキャリ
ア型半導体装置の外部機器に実装する際の実装不良を防
止できる。
【００２４】上述した手段（２）によれば、前記可撓性
フィルム基板の複数個の第１外部端子が配列された領域
側は、ソルダーレジスト膜の被覆の面積が大きく、この
ソルダーレジスト膜の被覆の面積の増加にともない発生
する応力が大きくなるので、この大きな応力に基づく不
連続的な反りを低減できる。
フィルム基板の複数個の第１外部端子が配列された領域
側は、ソルダーレジスト膜の被覆の面積が大きく、この
ソルダーレジスト膜の被覆の面積の増加にともない発生
する応力が大きくなるので、この大きな応力に基づく不
連続的な反りを低減できる。
【００２５】上述した手段（３）によれば、前記可撓性
フィルム基板、ソルダーレジスト膜の夫々の線膨張係数
差に基づく、ソルダーレジスト膜の収縮が可撓性フィル
ム基板の複数個の外部端子が配列された領域に与える応
力を補強体で低減できるので、この可撓性フィルム基板
の複数個の外部端子が配列された領域の不連続的な反り
防止できる。
フィルム基板、ソルダーレジスト膜の夫々の線膨張係数
差に基づく、ソルダーレジスト膜の収縮が可撓性フィル
ム基板の複数個の外部端子が配列された領域に与える応
力を補強体で低減できるので、この可撓性フィルム基板
の複数個の外部端子が配列された領域の不連続的な反り
防止できる。
【００２６】以下、本発明の構成について、テープキャ
リア型半導体装置に本発明を適用した一実施例とともに
説明する。
リア型半導体装置に本発明を適用した一実施例とともに
説明する。
【００２７】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００２８】
【実施例】（実 施 例 １）本発明の実施例１であるテ
ープキャリア型半導体装置について、図１（平面図）及
び図２（図１を縦方向に切断した断面図）を使用し説明
する。
ープキャリア型半導体装置について、図１（平面図）及
び図２（図１を縦方向に切断した断面図）を使用し説明
する。
【００２９】図１、図２の夫々に示すように、テープキ
ャリア型半導体装置１は可撓性フィルム基板２に半導体
ペレット３を搭載する。
ャリア型半導体装置１は可撓性フィルム基板２に半導体
ペレット３を搭載する。
【００３０】前記可撓性フィルム基板２は例えばテープ
状（長尺状）のポリイミド系樹脂膜を所定の長さに切断
することで形成される。ポリイミド系樹脂膜は例えば７
０〜８０〔μｍ〕程度の厚さのものが使用される。ま
た、可撓性フィルム基板２としては前述の材料以外にポ
リアミド樹脂膜、ポリエステル樹脂膜、ポリエステルサ
ルホン樹脂膜、ポリエステルケトン樹脂膜等の所謂有機
膜或いはこれらの複合膜で形成してもよい。
状（長尺状）のポリイミド系樹脂膜を所定の長さに切断
することで形成される。ポリイミド系樹脂膜は例えば７
０〜８０〔μｍ〕程度の厚さのものが使用される。ま
た、可撓性フィルム基板２としては前述の材料以外にポ
リアミド樹脂膜、ポリエステル樹脂膜、ポリエステルサ
ルホン樹脂膜、ポリエステルケトン樹脂膜等の所謂有機
膜或いはこれらの複合膜で形成してもよい。
【００３１】この可撓性フィルム基板２は、図１中、上
辺及び下辺に沿って、図２中、左右の夫々に搬送用開口
２３、２４の夫々が複数個構成される。また、図１中、
左側、右側の夫々にはテープキャリア型半導体装置１の
組立プロセスにおいて使用される位置決め開口２５が構
成される。
辺及び下辺に沿って、図２中、左右の夫々に搬送用開口
２３、２４の夫々が複数個構成される。また、図１中、
左側、右側の夫々にはテープキャリア型半導体装置１の
組立プロセスにおいて使用される位置決め開口２５が構
成される。
【００３２】可撓性フィルム基板２の表面（図２中、上
側表面）には複数本の配線５が配置される。配線５は図
示しない接着層を介在させて可撓性フィルム基板２の表
面に固着される。接着層としては例えばエポキシ系樹脂
を使用する。
側表面）には複数本の配線５が配置される。配線５は図
示しない接着層を介在させて可撓性フィルム基板２の表
面に固着される。接着層としては例えばエポキシ系樹脂
を使用する。
【００３３】前記配線５は例えばＣｕ箔膜を主体に構成
され、このＣｕ箔膜の少なくとも直接外気に触れる領域
の表面に図示しないメッキ層が構成される。配線５のＣ
ｕ箔膜はＣｕ箔膜を可撓性フィルム基板２の表面に貼り
付け、このＣｕ箔膜をフォトリソグラフィ技術（エッチ
ング技術も含む）でパターンニングすることにより形成
される。Ｃｕ箔膜は例えば３０〔μｍ〕程度の膜厚で形
成される。配線５に施されるメッキ層は例えば電解メッ
キ法で形成される半田メッキ層を使用する。
され、このＣｕ箔膜の少なくとも直接外気に触れる領域
の表面に図示しないメッキ層が構成される。配線５のＣ
ｕ箔膜はＣｕ箔膜を可撓性フィルム基板２の表面に貼り
付け、このＣｕ箔膜をフォトリソグラフィ技術（エッチ
ング技術も含む）でパターンニングすることにより形成
される。Ｃｕ箔膜は例えば３０〔μｍ〕程度の膜厚で形
成される。配線５に施されるメッキ層は例えば電解メッ
キ法で形成される半田メッキ層を使用する。
【００３４】前記配線５の一端（半導体ペレット３側）
は、突起電極（バンプ電極）４を介在し、半導体ペレッ
ト３の図示しない外部端子（ボンディングパッド）に電
気的かつ機械的に接続される。前記突起電極４は例えば
Ａｕ或いはＡｕを主体とする積層で形成される。
は、突起電極（バンプ電極）４を介在し、半導体ペレッ
ト３の図示しない外部端子（ボンディングパッド）に電
気的かつ機械的に接続される。前記突起電極４は例えば
Ａｕ或いはＡｕを主体とする積層で形成される。
【００３５】半導体ペレット３は例えば単結晶珪素基板
で構成され、この単結晶珪素基板の素子形成面となる表
面には駆動回路（液晶ドライバ回路）を構成する複数の
半導体素子が配置される。半導体ペレット３の外部端子
は前記半導体素子間を接続する配線例えばアルミニウム
配線と同一配線層で形成される。半導体ペレット３は可
撓性フィルム基板２のほぼ中央部分に形成されたペレッ
ト搭載用開口（デバイス穴）２０で周囲を規定された領
域内において配置される。
で構成され、この単結晶珪素基板の素子形成面となる表
面には駆動回路（液晶ドライバ回路）を構成する複数の
半導体素子が配置される。半導体ペレット３の外部端子
は前記半導体素子間を接続する配線例えばアルミニウム
配線と同一配線層で形成される。半導体ペレット３は可
撓性フィルム基板２のほぼ中央部分に形成されたペレッ
ト搭載用開口（デバイス穴）２０で周囲を規定された領
域内において配置される。
【００３６】前記配線５は図１、図２の夫々に示すよう
に可撓性フィルム基板２の表面を延在し、配線５の一端
はペレット搭載用開口２０内に突出される。
に可撓性フィルム基板２の表面を延在し、配線５の一端
はペレット搭載用開口２０内に突出される。
【００３７】前記可撓性フィルム基板２の表面上におい
て、図１中、上側に、図２中、左側に引き出された（液
晶表示装置に接続される側の）複数本の配線５の他端の
夫々は、夫々複数個配列された外部端子５Ｐ１に連結さ
れる。また、図１中、下側に、図２中、右側に引き出さ
れた（プリント配線基板に接続される側の）複数本の配
線５の他端の夫々は、夫々複数個配線された外部端子５
Ｐ２に連結される。いずれの側に配列された外部端子５
Ｐ１、５Ｐ２の夫々も、配線５と同一導電層つまりＣｕ
薄膜で形成される。後者の複数個の外部端子５Ｐ２は可
撓性フィルム基板２に形成された半田接続用スリット
（半田接続用開口）上において配列される。
て、図１中、上側に、図２中、左側に引き出された（液
晶表示装置に接続される側の）複数本の配線５の他端の
夫々は、夫々複数個配列された外部端子５Ｐ１に連結さ
れる。また、図１中、下側に、図２中、右側に引き出さ
れた（プリント配線基板に接続される側の）複数本の配
線５の他端の夫々は、夫々複数個配線された外部端子５
Ｐ２に連結される。いずれの側に配列された外部端子５
Ｐ１、５Ｐ２の夫々も、配線５と同一導電層つまりＣｕ
薄膜で形成される。後者の複数個の外部端子５Ｐ２は可
撓性フィルム基板２に形成された半田接続用スリット
（半田接続用開口）上において配列される。
【００３８】前記可撓性フィルム基板２の表面上に配置
された複数本の配線５の表面は、テープキャリア型半導
体装置１をプリント配線基板に接続する際の半田の付着
に基づく配線５間の短絡の防止を主目的として、ソルダ
ーレジスト膜６で被覆される。ソルダーレジスト膜６
は、例えばエポキシ系樹脂が使用され、５〜２０〔μ
ｍ〕程度の膜厚で形成される。このソルダーレジスト膜
６は、例えばスクリーン印刷で塗布した後に、約１００
〜２００〔℃〕程度の温度で硬化させることにより形成
される。
された複数本の配線５の表面は、テープキャリア型半導
体装置１をプリント配線基板に接続する際の半田の付着
に基づく配線５間の短絡の防止を主目的として、ソルダ
ーレジスト膜６で被覆される。ソルダーレジスト膜６
は、例えばエポキシ系樹脂が使用され、５〜２０〔μ
ｍ〕程度の膜厚で形成される。このソルダーレジスト膜
６は、例えばスクリーン印刷で塗布した後に、約１００
〜２００〔℃〕程度の温度で硬化させることにより形成
される。
【００３９】少なくとも、前記半導体ペレット３の素子
形成面、突起電極４、配線５の一端の夫々は樹脂封止体
７で被覆される。この樹脂封止体７は主に半導体ペレッ
ト３等を外部環境から保護する目的で形成される。樹脂
封止体６は、例えばエポキシ系樹脂が使用され、ポッテ
ィング法で滴下塗布した後に、約１００〜２００〔℃〕
の温度で硬化することにより形成される。
形成面、突起電極４、配線５の一端の夫々は樹脂封止体
７で被覆される。この樹脂封止体７は主に半導体ペレッ
ト３等を外部環境から保護する目的で形成される。樹脂
封止体６は、例えばエポキシ系樹脂が使用され、ポッテ
ィング法で滴下塗布した後に、約１００〜２００〔℃〕
の温度で硬化することにより形成される。
【００４０】このように構成されるテープキャリア型半
導体装置１は、図１、図２の夫々に示すように、可撓性
フィルム基板２の複数個の外部端子５Ｐ１が配列された
領域（液晶表示装置に接続される側）とソルダーレジス
ト膜６との間の領域にスリット（開口）２２が構成され
る。このスリット２２は、主にソルダーレジスト膜６の
収縮に基づく可撓性フィルム基板２の複数個の外部端子
５Ｐ１が配列された領域に応力が伝達されることを低減
できる。スリット２２は、図１中、ソルダーレジスト膜
６の端面に沿って細長い長方形状で形成され、基本的に
複数本の配線５が配置される領域に比べて、或いは前記
ソルダーレジスト膜６の端面の長さに比べて長い長辺を
有する。また、スリット２２は、ソルダーレジスト膜６
の端面と重復する位置に構成してもよい。
導体装置１は、図１、図２の夫々に示すように、可撓性
フィルム基板２の複数個の外部端子５Ｐ１が配列された
領域（液晶表示装置に接続される側）とソルダーレジス
ト膜６との間の領域にスリット（開口）２２が構成され
る。このスリット２２は、主にソルダーレジスト膜６の
収縮に基づく可撓性フィルム基板２の複数個の外部端子
５Ｐ１が配列された領域に応力が伝達されることを低減
できる。スリット２２は、図１中、ソルダーレジスト膜
６の端面に沿って細長い長方形状で形成され、基本的に
複数本の配線５が配置される領域に比べて、或いは前記
ソルダーレジスト膜６の端面の長さに比べて長い長辺を
有する。また、スリット２２は、ソルダーレジスト膜６
の端面と重復する位置に構成してもよい。
【００４１】可撓性フィルム基板２の複数個の外部端子
５Ｐ２が配列された領域側（プリント配線基板に接続さ
れる領域側）は、半田接続用開口２１が構成されている
ので、同様の効果が得られる。
５Ｐ２が配列された領域側（プリント配線基板に接続さ
れる領域側）は、半田接続用開口２１が構成されている
ので、同様の効果が得られる。
【００４２】このテープキャリア型半導体装置１は、可
撓性フィルム基板２に所定の切断加工が施された後に、
図３（実装状態の断面図）に示すように、液晶表示装置
１０、プリント配線基板１２の夫々に実装される（取り
付けられる）。テープキャリア型半導体装置１の可撓性
フィルム基板２に配列された複数個の外部端子５Ｐ１は
異方性導電膜１１を介在して液晶表示装置１０の外部端
子１０Ｐに電気的かつ機械的に接続される。この両者の
接続は、テープキャリア型半導体装置１の可撓性フィル
ム基板２の複数個の外部端子５Ｐ１が配列された領域の
回復不可能な不連続的な反りを防止できるので、実装不
良を低減できる。また、テープキャリア型半導体装置１
の可撓性フィルム基板２に配列された複数個の外部端子
５Ｐ２は半田１３を介在してプリント配線基板１２の外
部端子１２Ｐに電気的かつ機械的に接続される。
撓性フィルム基板２に所定の切断加工が施された後に、
図３（実装状態の断面図）に示すように、液晶表示装置
１０、プリント配線基板１２の夫々に実装される（取り
付けられる）。テープキャリア型半導体装置１の可撓性
フィルム基板２に配列された複数個の外部端子５Ｐ１は
異方性導電膜１１を介在して液晶表示装置１０の外部端
子１０Ｐに電気的かつ機械的に接続される。この両者の
接続は、テープキャリア型半導体装置１の可撓性フィル
ム基板２の複数個の外部端子５Ｐ１が配列された領域の
回復不可能な不連続的な反りを防止できるので、実装不
良を低減できる。また、テープキャリア型半導体装置１
の可撓性フィルム基板２に配列された複数個の外部端子
５Ｐ２は半田１３を介在してプリント配線基板１２の外
部端子１２Ｐに電気的かつ機械的に接続される。
【００４３】このテープキャリア型半導体装置１は、図
３に示すように、可撓性フィルム基板２をＵ字形状に折
り返して（折り曲げて）使用するものでなく、ほぼフラ
ット状態において使用される。
３に示すように、可撓性フィルム基板２をＵ字形状に折
り返して（折り曲げて）使用するものでなく、ほぼフラ
ット状態において使用される。
【００４４】このように、本実施例のテープキャリア型
半導体装置１によれば、以下の効果が得られる。
半導体装置１によれば、以下の効果が得られる。
【００４５】（１）可撓性フィルム基板２の表面上に配
列された複数個の外部端子５Ｐ１（又は５Ｐ２）の夫々
に夫々一体に連結された複数本の配線５が延在し、この
複数本の配線５の夫々の表面がソルダーレジスト膜６で
被覆され、前記可撓性フィルム基板２を折り返さないフ
ラット状態で実装されるテープキャリア型半導体装置１
において、前記可撓性フィルム基板２の複数個の外部端
子５Ｐ１が配列された領域と複数本の配線５の夫々の表
面を被覆するソルダーレジスト膜６との間に、又は可撓
性フィルム基板２のソルダーレジスト膜６の複数個の外
部端子５Ｐ１が配列された領域側の端部に沿ってスリッ
ト２２を構成する。この構成により、前記可撓性フィル
ム基板２、ソルダーレジスト膜６の夫々の線膨張係数差
に基づく、ソルダーレジスト膜６の収縮が可撓性フィル
ム基板２の複数個の外部端子５Ｐ１が配列された領域に
与える応力をスリット２２で低減できるので、この可撓
性フィルム基板２の複数個の外部端子５Ｐ１が配列され
た領域の不連続的な反り防止できる（可撓性フィルム基
板２の複数個の外部端子５Ｐ１が配列された領域の平担
度を高めることができる）。この結果、可撓性フィルム
基板２の複数個の外部端子５Ｐ１の夫々の実装高さが均
一化され、テープキャリア型半導体装置１の液晶表示装
置１０に実装する際の実装不良を防止できる。
列された複数個の外部端子５Ｐ１（又は５Ｐ２）の夫々
に夫々一体に連結された複数本の配線５が延在し、この
複数本の配線５の夫々の表面がソルダーレジスト膜６で
被覆され、前記可撓性フィルム基板２を折り返さないフ
ラット状態で実装されるテープキャリア型半導体装置１
において、前記可撓性フィルム基板２の複数個の外部端
子５Ｐ１が配列された領域と複数本の配線５の夫々の表
面を被覆するソルダーレジスト膜６との間に、又は可撓
性フィルム基板２のソルダーレジスト膜６の複数個の外
部端子５Ｐ１が配列された領域側の端部に沿ってスリッ
ト２２を構成する。この構成により、前記可撓性フィル
ム基板２、ソルダーレジスト膜６の夫々の線膨張係数差
に基づく、ソルダーレジスト膜６の収縮が可撓性フィル
ム基板２の複数個の外部端子５Ｐ１が配列された領域に
与える応力をスリット２２で低減できるので、この可撓
性フィルム基板２の複数個の外部端子５Ｐ１が配列され
た領域の不連続的な反り防止できる（可撓性フィルム基
板２の複数個の外部端子５Ｐ１が配列された領域の平担
度を高めることができる）。この結果、可撓性フィルム
基板２の複数個の外部端子５Ｐ１の夫々の実装高さが均
一化され、テープキャリア型半導体装置１の液晶表示装
置１０に実装する際の実装不良を防止できる。
【００４６】（２）前記手段（１）に記載される可撓性
フィルム基板２の表面上の液晶表示装置１０に接続され
る側は複数個の外部端子５Ｐ１が配列されるとともに、
可撓性フィルム基板２の表面上のプリント配線基板１２
に接続される側は前記外部端子５Ｐ１の配列数に比べて
少ない配列数において複数個の外部端子５Ｐ２が配列さ
れ、前記スリット２２は少なくとも前記可撓性フィルム
基板２の複数個の外部端子５Ｐ１が配列された領域に構
成される。この構成により、前記可撓性フィルム基板２
の複数個の外部端子５Ｐ１が配列された領域側は、ソル
ダーレジスト膜６の被覆の面積が大きく、このソルダー
レジスト膜６の被覆の面積の増加にともない発生する応
力が大きくなるので、この大きな応力に基づく不連続的
な反りをより低減できる。
フィルム基板２の表面上の液晶表示装置１０に接続され
る側は複数個の外部端子５Ｐ１が配列されるとともに、
可撓性フィルム基板２の表面上のプリント配線基板１２
に接続される側は前記外部端子５Ｐ１の配列数に比べて
少ない配列数において複数個の外部端子５Ｐ２が配列さ
れ、前記スリット２２は少なくとも前記可撓性フィルム
基板２の複数個の外部端子５Ｐ１が配列された領域に構
成される。この構成により、前記可撓性フィルム基板２
の複数個の外部端子５Ｐ１が配列された領域側は、ソル
ダーレジスト膜６の被覆の面積が大きく、このソルダー
レジスト膜６の被覆の面積の増加にともない発生する応
力が大きくなるので、この大きな応力に基づく不連続的
な反りをより低減できる。
【００４７】（実 施 例 ２）本実施例２は、テープキ
ャリア型半導体装置の可撓性フィルム基板の反りをスリ
ット以外の手段で低減した、本発明の第２実施例であ
る。
ャリア型半導体装置の可撓性フィルム基板の反りをスリ
ット以外の手段で低減した、本発明の第２実施例であ
る。
【００４８】本発明の実施例２であるテープキャリア型
半導体装置について、図４（断面図）を使用し説明す
る。
半導体装置について、図４（断面図）を使用し説明す
る。
【００４９】図４に示すように、本実施例２のテープキ
ャリア型半導体装置１は、少なくとも可撓性フィルム基
板２の複数個の外部端子５Ｐ１が配列された領域とソル
ダーレジスト膜６との間の裏面に補強体８が構成され
る。この補強体８は、可撓性フィルム基板２の硬度に比
べて高い（硬い）材料、例えばガラス（セラミック
ス）、金属、硬質樹脂等で形成する。
ャリア型半導体装置１は、少なくとも可撓性フィルム基
板２の複数個の外部端子５Ｐ１が配列された領域とソル
ダーレジスト膜６との間の裏面に補強体８が構成され
る。この補強体８は、可撓性フィルム基板２の硬度に比
べて高い（硬い）材料、例えばガラス（セラミック
ス）、金属、硬質樹脂等で形成する。
【００５０】この補強体８は、基本的に、可撓性フィル
ム基板２の裏面側に限らず、表面側に構成してもよい
し、外部端子５Ｐ２側に構成してもよい。
ム基板２の裏面側に限らず、表面側に構成してもよい
し、外部端子５Ｐ２側に構成してもよい。
【００５１】このように、本実施例２のテープキャリア
型半導体装置１によれば、以下の効果が得られる。
型半導体装置１によれば、以下の効果が得られる。
【００５２】（１）可撓性フィルム基板２の表面上に配
列された複数個の外部端子５Ｐ１の夫々に夫々一体に連
結された複数本の配線５が延在し、この複数本の配線５
の夫々の表面がソルダーレジスト膜６で被覆されるテー
プキャリア型半導体装置１において、前記可撓性フィル
ム基板２の複数個の外部端子５Ｐ１が配列された領域と
複数本の配線５の夫々の表面を被覆するソルダーレジス
ト膜６との間の裏面に、又は可撓性フィルム基板２のソ
ルダーレジスト膜６の複数個の外部端子５Ｐ１が配列さ
れた領域側の端部に沿った裏面に、可撓性フィルム基板
２に比べて高い硬性を有する補強体８を構成する。この
構成により、前記可撓性フィルム基板２、ソルダーレジ
スト膜６の夫々の線膨張係数差に基づく、ソルダーレジ
スト膜６の収縮が可撓性フィルム基板２の複数個の外部
端子５Ｐ１が配列された領域に与える応力を補強体８で
低減できるので、この可撓性フィルム基板２の複数個の
外部端子５Ｐ１が配列された領域の不連続的な反り防止
できる。
列された複数個の外部端子５Ｐ１の夫々に夫々一体に連
結された複数本の配線５が延在し、この複数本の配線５
の夫々の表面がソルダーレジスト膜６で被覆されるテー
プキャリア型半導体装置１において、前記可撓性フィル
ム基板２の複数個の外部端子５Ｐ１が配列された領域と
複数本の配線５の夫々の表面を被覆するソルダーレジス
ト膜６との間の裏面に、又は可撓性フィルム基板２のソ
ルダーレジスト膜６の複数個の外部端子５Ｐ１が配列さ
れた領域側の端部に沿った裏面に、可撓性フィルム基板
２に比べて高い硬性を有する補強体８を構成する。この
構成により、前記可撓性フィルム基板２、ソルダーレジ
スト膜６の夫々の線膨張係数差に基づく、ソルダーレジ
スト膜６の収縮が可撓性フィルム基板２の複数個の外部
端子５Ｐ１が配列された領域に与える応力を補強体８で
低減できるので、この可撓性フィルム基板２の複数個の
外部端子５Ｐ１が配列された領域の不連続的な反り防止
できる。
【００５３】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００５４】例えば、本発明は、液晶表示装置の駆動用
ＩＣに限らず、ＩＣカード、時計用ＩＣ等に適用でき、
又半導体ペレットにはダイナミックランダムアクセスメ
モリ等の回路システムを搭載してもよい。
ＩＣに限らず、ＩＣカード、時計用ＩＣ等に適用でき、
又半導体ペレットにはダイナミックランダムアクセスメ
モリ等の回路システムを搭載してもよい。
【００５５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００５６】テープキャリア型半導体装置において、可
撓性フィルム基板の外部端子が配列された領域のソルダ
ーレジスト膜に起因する反りを防止できる。
撓性フィルム基板の外部端子が配列された領域のソルダ
ーレジスト膜に起因する反りを防止できる。
【００５７】テープキャリア型半導体装置において、液
晶表示装置等の外部機器に実装する際の実装不良を防止
できる。
晶表示装置等の外部機器に実装する際の実装不良を防止
できる。
【図面の簡単な説明】
【図１】 本発明の実施例１であるテープキャリア型半
導体装置の平面図。
導体装置の平面図。
【図２】 前記テープキャリア型半導体装置の断面図。
【図３】 前記テープキャリア型半導体装置の実装状態
の断面図。
の断面図。
【図４】 本発明の実施例２であるテープキャリア型半
導体装置の断面図。
導体装置の断面図。
１…テープキャリア型半導体装置、２…可撓性フィルム
基板、３…半導体ペレット、５…配線、５Ｐ…外部端
子、６…ソルダーレジスト膜、７…樹脂封止体、８…補
強体、１０…液晶表示装置、１２…プリント配線基板、
２２…スリット。
基板、３…半導体ペレット、５…配線、５Ｐ…外部端
子、６…ソルダーレジスト膜、７…樹脂封止体、８…補
強体、１０…液晶表示装置、１２…プリント配線基板、
２２…スリット。
フロントページの続き (72)発明者 竹内 幸人 秋田県南秋田郡天王町字長沼64 アキタ電 子株式会社内 (72)発明者 佐々木 光昭 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内
Claims (3)
- 【請求項１】 可撓性フィルム基板の表面上に配列され
た複数個の外部端子の夫々に夫々一体に連結された複数
本の配線が延在し、この複数本の配線の夫々の表面がソ
ルダーレジスト膜で被覆され、前記可撓性フィルム基板
を折り返さないフラット状態で実装されるテープキャリ
ア型半導体装置において、前記可撓性フィルム基板の複
数個の外部端子が配列された領域と複数本の配線の夫々
の表面を被覆するソルダーレジスト膜との間に、又は可
撓性フィルム基板のソルダーレジスト膜の複数個の外部
端子が配列された領域側の端部に沿ってスリットを構成
する。 - 【請求項２】 前記請求項１に記載される可撓性フィル
ム基板の表面上の外部機器に接続される側は複数個の第
１外部端子が配列されるとともに、可撓性フィルム基板
の表面上の外部実装基板に接続される側は前記第１外部
端子の配列数に比べて少ない配列数において複数個の第
２外部端子が配列され、前記スリットは少なくとも前記
可撓性フィルム基板の複数個の第１外部端子が配列され
た領域に構成される。 - 【請求項３】 可撓性フィルム基板の表面上に配列され
た複数個の外部端子の夫々に夫々一体に連結された複数
本の配線が延在し、この複数本の配線の夫々の表面がソ
ルダーレジスト膜で被覆されるテープキャリア型半導体
装置において、前記可撓性フィルム基板の複数個の外部
端子が配列された領域と複数本の配線の夫々の表面を被
覆するソルダーレジスト膜との間の表面若しくは裏面
に、又は可撓性フィルム基板のソルダーレジスト膜の複
数個の外部端子が配列された領域側の端部に沿った表面
若しくは裏面に、可撓性フィルム基板に比べて高い硬性
を有する補強体を構成する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4003168A JPH05190593A (ja) | 1992-01-10 | 1992-01-10 | テープキャリア型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4003168A JPH05190593A (ja) | 1992-01-10 | 1992-01-10 | テープキャリア型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190593A true JPH05190593A (ja) | 1993-07-30 |
Family
ID=11549847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4003168A Pending JPH05190593A (ja) | 1992-01-10 | 1992-01-10 | テープキャリア型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190593A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867482B2 (en) | 2000-02-22 | 2005-03-15 | Nec Lcd Technologies, Ltd. | Tape carrier type semiconductor device, method for manufacturing the same, and flexible substrate |
| KR100568508B1 (ko) * | 1998-11-06 | 2006-06-16 | 삼성전자주식회사 | 액정표시장치 |
| CN102651353A (zh) * | 2011-02-23 | 2012-08-29 | 夏普株式会社 | 半导体装置及其制造方法 |
-
1992
- 1992-01-10 JP JP4003168A patent/JPH05190593A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100568508B1 (ko) * | 1998-11-06 | 2006-06-16 | 삼성전자주식회사 | 액정표시장치 |
| US6867482B2 (en) | 2000-02-22 | 2005-03-15 | Nec Lcd Technologies, Ltd. | Tape carrier type semiconductor device, method for manufacturing the same, and flexible substrate |
| CN102651353A (zh) * | 2011-02-23 | 2012-08-29 | 夏普株式会社 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4822989A (en) | Semiconductor device and method of manufacturing thereof | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| US6734535B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic instrument | |
| KR100793468B1 (ko) | 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈 | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| EP0337775B1 (en) | Electronic apparatus | |
| JPH0669275A (ja) | 半導体装置 | |
| KR970003991B1 (ko) | 양면 메모리보드 및 그것을 사용한 메모리 모듈 | |
| US6737590B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| US6908790B2 (en) | Chip carrier film, method of manufacturing the chip carrier film and liquid crystal display using the chip carrier film | |
| JPH05190593A (ja) | テープキャリア型半導体装置 | |
| KR100256911B1 (ko) | 테이프 캐리어 패키지 및 이 테이프 캐리어 패키지를 포함하는 액정표시장치 | |
| US20030218190A1 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
| EP0526147B1 (en) | Film-carrier type semiconductor device and process for fabricating the same | |
| JPH06168985A (ja) | 半導体素子の実装構造 | |
| JPS586951B2 (ja) | 電子回路装置 | |
| JPH05198735A (ja) | マルチチップモジュール | |
| KR100388291B1 (ko) | 반도체패키지 구조 | |
| JPH0719858B2 (ja) | 混成集積回路装置の製造方法 | |
| JP3425917B2 (ja) | Ｔｃｐ半導体装置 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JPH0546276Y2 (ja) | ||
| JP2568812B2 (ja) | 実装体 | |
| JP2589358B2 (ja) | 両面実装型ｔａｂ用テープキャリア | |
| JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 |