JP2001298056A - 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2001298056A
JP2001298056A JP2000115271A JP2000115271A JP2001298056A JP 2001298056 A JP2001298056 A JP 2001298056A JP 2000115271 A JP2000115271 A JP 2000115271A JP 2000115271 A JP2000115271 A JP 2000115271A JP 2001298056 A JP2001298056 A JP 2001298056A
Authority
JP
Japan
Prior art keywords
wiring board
flexible wiring
base substrate
semiconductor device
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000115271A
Other languages
English (en)
Other versions
JP3624792B2 (ja
Inventor
Masahiko Yanagisawa
雅彦 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000115271A priority Critical patent/JP3624792B2/ja
Publication of JP2001298056A publication Critical patent/JP2001298056A/ja
Application granted granted Critical
Publication of JP3624792B2 publication Critical patent/JP3624792B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 応力を緩和する可撓性配線基板、フィルムキ
ャリア、テープ状半導体装置、半導体装置及びその製造
方法、回路基板並びに電子機器を提供することにある。 【解決手段】 可撓性配線基板1は、長尺状のベース基
板10と、ベース基板10に形成された複数の配線パタ
ーン20と、を含み、各配線パターン20は、インナー
リード26、28を有し、ベース基板10には、その幅
方向にインナーリード26、28からずれた位置に、ベ
ース基板10の長さ方向に延びるスリット40が形成さ
れてなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、可撓性配線基板、
フィルムキャリア、テープ状半導体装置、半導体装置及
びその製造方法、回路基板並びに電子機器に関する。
【0002】
【発明の背景】従来、可撓性配線基板に半導体チップを
実装するTAB(Tape Automated Bonding)が知られて
いる。可撓性配線基板にはリードが形成されており、リ
ードと半導体チップのパッドとが接合され、接合部は樹
脂封止される。
【0003】TAB方式によれば、可撓性配線基板を屈
曲させて、リール・ツウ・リールで工程を行うが、半導
体チップのパッドとリードとの接合部は樹脂封止される
ため屈曲しない。そのため、パッドとリードとの接合部
に応力が加えられるという問題があった。
【0004】本発明は、この問題点を解決するためのも
のであり、その目的は、応力を緩和する可撓性配線基
板、フィルムキャリア、テープ状半導体装置、半導体装
置及びその製造方法、回路基板並びに電子機器を提供す
ることにある。
【0005】
【課題を解決するための手段】(1)本発明に係る可撓
性配線基板は、長尺状のベース基板と、前記ベース基板
に形成された複数の配線パターンと、を含み、各配線パ
ターンは、電気的接続部を有し、前記ベース基板には、
その幅方向に前記電気的接続部からずれた位置に、前記
ベース基板の長さ方向に延びるスリットが形成されてな
る。
【0006】本発明によれば、スリットによってベース
基板が部分的に切断されているので、電気的接続部を通
る幅方向の直線に沿ってベース基板を屈曲させたとき
に、電気的接続部の隣の部分(ベース基板の部分)は、
電気的接続部に影響を与えずに屈曲できる。その結果、
電気的接続部への応力を緩和することができる。
【0007】(2)この可撓性配線基板において、前記
スリットは、前記ベース基板の長さ方向に、前記電気的
接続部の大きさ以上の長さで形成されていてもよい。
【0008】こうすることで、電気的接続部と、その隣
の部分(ベース基板の部分)とを、スリットによってベ
ース基板の幅方向に分離できる。
【0009】(3)この可撓性配線基板において、前記
電気的接続部は、前記ベース基板の幅方向のほぼ中央部
に形成され、前記スリットは、前記ベース基板の幅方向
の端部に形成されていてもよい。
【0010】(4)この可撓性配線基板において、前記
スリットは、長穴であってもよい。
【0011】(5)この可撓性配線基板において、前記
スリットは、切れ目であってもよい。
【0012】(6)この可撓性配線基板において、前記
ベース基板には、複数のデバイスホールが形成され、前
記電気的接続部は、各デバイスホール内に突出する複数
のインナーリードを含んでいてもよい。
【0013】(7)この可撓性配線基板において、前記
ベース基板には、前記スリットと前記電気的接続部との
間に、前記ベース基板よりも硬い材質の補強部が形成さ
れていてもよい。
【0014】これによれば、ベース基板の屈曲によって
電気的接続部に与える応力を、補強部によって緩和する
ことができる。
【0015】(8)この可撓性配線基板において、前記
補強部は、前記ベース基板の長さ方向に、前記電気的接
続部の大きさ以上の長さで形成されていてもよい。
【0016】こうすることで、電気的接続部の全体に対
する応力を緩和することができる。
【0017】(9)この可撓性配線基板において、前記
補強部は、前記配線パターンと同じ材料からなる部分を
含んでいてもよい。
【0018】(10)この可撓性配線基板において、前
記補強部は、ソルダーレジストからなる部分を含んでい
てもよい。
【0019】(11)この可撓性配線基板において、前
記ベース基板には、その端部に複数のスプロケットホー
ルが長さ方向に並んで形成され、前記スリットは、前記
スプロケットホールよりも、前記ベース基板の中央側に
形成されていてもよい。
【0020】(12)この可撓性配線基板において、い
ずれかの前記スプロケットホールは、前記ベース基板の
幅方向に、前記電気的接続部からずれた位置に形成され
ていてもよい。
【0021】これによれば、スプロケットホールも、上
述したスリットと同じ効果を達成する。
【0022】(13)本発明にかかるフィルキャリア
は、上記可撓性配線基板の前記ベース基板を、幅方向に
延びる直線で切断して得られた形状をなす。
【0023】本発明によれば、上述した可撓性配線基板
の効果を達成することができる。
【0024】(14)本発明に係るテープ状半導体装置
は、上記可撓性配線基板と、前記可撓性配線基板の前記
電気的接続部に、電気的に接続された複数の半導体チッ
プと、を有する。
【0025】本発明によれば、上述した効果を達成でき
る可撓性配線基板を使用するので、電気的接続部への応
力を緩和して、可撓性配線基板を巻き取ることができ
る。
【0026】(15)このテープ状半導体装置は、前記
電気的接続部を封止するシール部をさらに有してもよ
い。
【0027】これによれば、上述したスリットによっ
て、シール部に対する応力を緩和することができる。
【0028】(16)このテープ状半導体装置におい
て、前記シール部は、前記ベース基板の長さ方向に、前
記スリットの長さの範囲内で形成されていてもよい。
【0029】これによれば、シール部の全体に対する応
力を緩和することができる。
【0030】(17)このテープ状半導体装置におい
て、前記シール部は、前記ベース基板の長さ方向に、上
述した補強部の長さの範囲内で形成されていてもよい。
【0031】これによれば、シール部の全体に対する応
力を緩和することができる。
【0032】(18)本発明に係る半導体装置は、上記
テープ状半導体装置の前記ベース基板を、いずれか1つ
の前記半導体チップの両側で幅方向に延びる直線で切断
した形状をなす。
【0033】(19)本発明に係る半導体装置は、上記
テープ状半導体装置の前記ベース基板を、いずれか1つ
の前記半導体チップを囲む輪郭で打ち抜いた形状をな
す。
【0034】(20)本発明に係る回路基板は、上記半
導体装置が電気的に接続されてなる。
【0035】(21)本発明に係る電子機器は、上記半
導体装置を有する。
【0036】(22)本発明に係る半導体装置の製造方
法は、上記可撓性配線基板をリールに巻き取って用意
し、前記リールから前記可撓性配線基板を引き出して行
う工程を含む。
【0037】本発明によれば、上述した効果を達成でき
る可撓性配線基板を使用するので、電気的接続部への応
力を緩和して工程を行うことができる。
【0038】
【発明の実施の形態】以下、本発明を適用した好適な実
施の形態について図面を参照して説明するが、本発明は
以下の実施の形態に限定されるものではない。
【0039】(可撓性配線基板)図1は、本実施の形態
に係る可撓性配線基板を示す図である。可撓性配線基板
1は、ベース基板10と、複数の配線パターン20と、
を含む。可撓性配線基板1は、図2(A)に示すリール
48に巻き取って取り扱うことができる。可撓性配線基
板1は、TAB技術が適用される場合には、TAB用基
板(フィルムキャリアテープ)であるが、これに限定さ
れるものではなく、COF(Chip On Film)用基板や、
COB(Chip On Board)用基板であってもよい。
【0040】ベース基板10は、長尺状(テープ状)を
なす基材であり、配線パターン20の支持部材である。
ベース基板10は、フレキシブル性を有する。ベース基
板10は、ポリイミド樹脂で形成されることが多いがそ
れ以外の周知の材料を使用することができる。ベース基
板10の幅方向の両端部に、長さ方向に並ぶ複数のスプ
ロケットホール12を形成すれば、これに図示しないツ
メを係合させて可撓性配線基板1を送り出すことができ
る。
【0041】TAB技術が適用される場合には、ベース
基板10には、各配線パターン20について1つの(全
体では複数の)デバイスホール14が形成されている。
デバイスホール14を介して、半導体チップ60(図3
参照)と、それとの電気的接続部(例えばインナーリー
ド26、28)とのボンディングを行うことができる。
デバイスホール14の形状は特に限定されなず、半導体
チップ60を完全に収容できる大きさであっても、一部
を収容するだけの大きさであってもよい。
【0042】ベース基板10には、複数の配線パターン
20が形成されている。3層基板の可撓性配線基板1で
は、配線パターン20が接着剤(図示せず)を介してベ
ース基板10に接着されている。2層基板の可撓性配線
基板1では、配線パターン20が、ベース基板10上に
直接形成され、接着剤が介在しない。
【0043】配線パターン20は、長尺状のベース基板
10の長手方向に並んで形成されてもよいし、幅方向に
並んで形成されてもよいし、マトリクス状に(長手方向
及び幅方向に並んで)形成されてもよい。それぞれの配
線パターン20は、同一の形状であることが多いが、異
なる形状であってもよい。例えば、n種類の形状をなす
n個の配線パターン20が並んで構成される配線パター
ングループを、繰り返して形成してもよい。複数の配線
パターン20は、電気メッキを行うために、図示しない
メッキリードで電気的に接続されていてもよい。
【0044】各配線パターン20は、複数の配線22、
24を有する。詳しくは、ベース基板10の長手方向に
沿って、デバイスホール14の一方の側(図1では上
側)に複数の配線22が形成され、他方の側(図1では
下側)に複数の配線24が形成されている。
【0045】各配線22、24は、一方の端部に形成さ
れるインナーリード26、28と、その間隔を拡げる方
向に延びる傾斜部30、32と、他方の端部34、36
と、を含む。
【0046】インナーリード26、28は、デバイスホ
ール14内に突出する。インナーリード26同士及びイ
ンナーリード28同士は、平行に形成されており、ベー
ス基板10の長手方向に延びて形成されていてもよい。
インナーリード26、28は、半導体チップ60との電
気的接続部である。
【0047】傾斜部30、32は、インナーリード2
6、28の間隔を拡げる方向に傾斜して形成される。傾
斜部30、32は、直線を描いて形成してもよいし、曲
線を描いて形成してもよい。
【0048】端部34、36は、傾斜部30、32か
ら、インナーリード26、28とは反対側に延設されて
なる。端部34同士及び端部36同士は、平行に形成さ
れており、ベース基板10の長手方向に延びて形成され
ていてもよい。端部34、36は、インナーリード2
6、28よりも、その幅及びピッチの少なくとも一方を
広く形成してもよい。端部34、36は、他の電気部品
と電気的に接続される。図1の例では、配線24の端部
36は、アウターリードホール38をまたいで形成され
ており、端部36のうち、アウターリードホール38内
の部分はアウターリードである。
【0049】ベース基板10には、スリット40が形成
されている。スリット40は、切れ目であっても長穴で
あってもよい。スリット40は、ベース基板10の長さ
方向に延びて形成されている。スリット40は、上述し
た電気的接続部(例えばインナーリード26、28)か
ら、ベース基板10の幅方向にずれた位置に形成されて
いる。したがって、ベース基板10に加えられる応力
が、スリット40によって伝達されなくなるので、電気
的接続部(例えばインナーリード26、28)に与える
応力を緩和することができる。
【0050】電気的接続部(例えばインナーリード2
6、28)のベース基板10の長さ方向の長さL1と、
スリット40のベース基板10の長さ方向の長さL2
は、 L1≦L2 であることが好ましく、特に、L1<L2であることが最
適である。こうすることで、スリット40の周囲を回り
込んで電気的接続部(例えばインナーリード26、2
8)に伝えられる応力を少なくすることができる。
【0051】電気的接続部(例えばインナーリード2
6、28)を、ベース基板10の幅方向のほぼ中央部に
形成し、スリット40を、ベース基板10の端部に形成
してもよい。この場合、ベース基板10の両端部にスリ
ット40を形成すれば、電気的接続部(例えばインナー
リード26、28)の両側に加えられる応力を緩和でき
る。
【0052】また、ベース基板10にスプロケットホー
ル12が形成される場合には、スプロケットホール12
と、電気的接続部(例えばインナーリード26、28)
との間に、スリット40を形成することが好ましい。
【0053】なお、スプロケットホール12がスリット
40と同じ効果を達成してもよい。例えば、スプロケッ
トホール12を、電気的接続部(例えばインナーリード
26、28)から、ベース基板10の幅方向にずれた位
置に形成すれば、スプロケットホール12を介して、応
力を緩和することができる。
【0054】ベース基板10には、補強部42が形成さ
れている。補強部42は、電気的接続部(例えばインナ
ーリード26、28)と、スリット40と、の間に形成
することが好ましい。補強部42は、ベース基板10の
材質よりも硬い材質で形成されており、電気的接続部
(例えばインナーリード26、28)に加えられる応力
を緩和する。
【0055】補強部42は、配線パターン20と同じ材
料で形成してもよい。その場合、配線パターン20の製
造工程で同時に補強部42を形成してもよい。また、補
強部42は、配線パターン20を覆う保護膜44(図5
参照)と同じ材料(例えばソルダーレジスト)で形成し
てもよく、その場合、配線パターン20上に保護膜44
を形成するときに、同時に補強部42を形成してもよ
い。さらに、補強部42を、配線パターン20と同じ材
料で形成した部分と、保護膜44と同じ材料で形成した
部分と、の両方を有する構成としてもよい。この場合
も、配線パターン20及び保護膜44を形成する工程で
同時に補強部42を形成してもよい。
【0056】電気的接続部(例えばインナーリード2
6、28)のベース基板10の長さ方向の長さL1と、
補強部42のベース基板10の長さ方向の長さL3
は、 L1≦L3 であることが好ましく、特に、L1<L3であることが最
適である。こうすることで、ベース基板10が巻き取ら
れても、補強部42によって電気的接続部(例えばイン
ナーリード26、28)の屈曲を抑えて、電気的接続部
に与える応力を緩和できる。
【0057】ただし、補強部42のベース基板10の長
さ方向の長さL3と、スリット40のベース基板10の
長さ方向の長さL2とは、 L3≦L2 であることが好ましく、特に、L3<L2であることが最
適である。こうすることで、補強部42を形成しても、
スリット40を挟んで電気的接続部(例えばインナーリ
ード26、28)とは反対側の部分(ベース基板10の
部分)が屈曲することができ、応力の集中が避けられ
る。
【0058】配線パターン20上には、保護膜44(図
5参照)を設けてもよい。保護膜44は、配線パターン
20を酸化等から保護する。例えば、ソルダレジスト等
の樹脂で保護膜44を形成してもよい。保護膜44は、
配線パターン20のうち、半導体チップ等の他の部品と
電気的に接続される部分(インナーリード、外部端子、
アウターリード等)を除いた部分上を覆って設ける。
【0059】図2(A)は、本実施の形態に係る可撓性
配線基板の使用状態を示す図であり、図2(B)は、そ
のときの可撓性配線基板の一部の側面図である。図2
(A)に示すように、上述した可撓性配線基板1は、リ
ール48に巻き取られる。そのとき、ベース基板10の
長手方向の軸線が曲げられるが、本実施の形態では、ベ
ース基板10にスリット40が形成されている。したが
って、図2(B)に示すように、ベース基板10の側端
部は湾曲し、電気的接続部(例えばインナーリード2
6、28)を含む領域(例えばデバイスホール14の開
口端部)の湾曲を少なくすることができる。こうして、
ベース基板10の側端部での湾曲による応力を、スリッ
ト40によって伝えないようにして、電気的接続部(例
えばインナーリード26、28)への応力を緩和するこ
とができる。
【0060】こうして、リール48から可撓性配線基板
1を引き出して、工程を行うことができ、リール・ツウ
・リールで工程を行うこともできる。
【0061】(フィルムキャリア)本発明を適用した実
施の形態に係るフィルムキャリアは、図1に示す可撓性
配線基板を、幅方向に示す直線(図1に符号46で示す
二点鎖線)で切断した形状をなす。例えば、フィルムキ
ャリアは、上述した可撓性配線基板から切断された個片
のフィルムである。なお、可撓性配線基板を切断する位
置は特に限定されない。図1に示す例では、1つの配線
パターン20の両側を切断位置としたが、複数の配線パ
ターン20の両側を切断位置としてもよい。
【0062】(テープ状半導体装置の製造方法)図3
は、本発明を適用した実施の形態に係るテープ状半導体
装置の製造方法を説明する図である。
【0063】図3に示すように、可撓性配線基板1はリ
ール48に巻き取られて用意され、半導体チップの搭載
を行うボンディングユニット50に送り出される。リー
ル48とボンディングユニット50との間にはバッファ
領域(たるみ)52が設けられており、リール48の繰
り出し量をボンディングユニット50のタクトタイムに
同期させなくても半導体チップを可撓性配線基板1に搭
載できるようにしている。
【0064】バッファ領域52では、可撓性配線基板1
を自重により垂らした形態としてあるので、その最下部
は自重により屈曲が生じ、可撓性配線基板1に曲げ応力
が加わることとなる。しかし、本実施の形態に係る可撓
性配線基板1には、スリット40を形成するなど上述し
た構成を有するので、屈曲による曲げ応力が集中するこ
とがない。故に電気的接続部(例えばインナーリード2
6、28)に曲げ応力が集中してストレスがかかり、ク
ラックや断線が生じるのを防止することができる。
【0065】(テープ状半導体装置)図4は、本発明を
適用した実施の形態に係るテープ状半導体装置を示す図
であり、ベース基板10の幅方向に延びる直線に沿った
断面図である。
【0066】テープ状半導体装置は、上述した可撓性配
線基板1と、各配線パターン20に電気的に接続された
複数の半導体チップ60と、を有する。
【0067】半導体チップ60の平面形状は一般的には
矩形であり、長方形であっても正方形であってもよい。
半導体チップ60の一方の面に、複数の電極が形成され
ている。電極は、半導体チップの面の少なくとも1辺
(多くの場合、2辺又は4辺)に沿って並んでいる。半
導体チップ60の外形が長方形である場合には、例えば
液晶駆動用ICのように長手方向に電極が配列されても
よいし、短手方向に電極が配列されてもよい。また、電
極は、半導体チップ60の面の端部に並んでいる場合
と、中央部に並んでいる場合がある。各電極は、アルミ
ニウムなどで薄く平らに形成されたパッドと、その上に
形成されたバンプと、からなることが多い。バンプが形
成されない場合は、パッドのみが電極となる。電極の少
なくとも一部を避けて半導体チップには、パッシベーシ
ョン膜(図示しない)が形成されている。パッシベーシ
ョン膜は、例えば、SiO2、SiN、ポリイミド樹脂
などで形成することができる。
【0068】半導体チップ60の電極は、TAB技術を
適用して、デバイスホール14を介して、配線パターン
20のインナーリード26、28にボンディングしても
よい。
【0069】あるいは、デバイスホール14が形成され
ない可撓性配線基板を使用した場合には、半導体チップ
60をフェースダウンボンディングしてもよい。その場
合、可撓性配線基板は、半導体チップ60の能動面(電
極が形成された面)とベース基板とが対向した状態で実
装される基板、すなわちCOF(Chip On Film)であっ
てもよい。
【0070】あるいは、ワイヤボンディングなどを適用
して、半導体チップ60をフェースアップボンディング
してもよい。その場合、可撓性配線基板は、半導体チッ
プ60の能動面(電極が形成された面)がベース基板の
搭載面と同じ方向を向いて、例えば金線などのワイヤ
(細線)にて半導体チップ60の電極と配線パターン2
0とが接続されるフェースアップ型の実装基板であって
もよい。
【0071】テープ状半導体装置は、シール部62を有
してもよい。シール部62は、少なくとも半導体チップ
60の電極と配線パターン20との電気的接続部(例え
ばインナーリード26、28)を封止するものである。
シール部62は、樹脂で形成されることが多い。
【0072】また、配線パターン20における保護膜4
4によって覆われる部分と覆われない部分との境界で
は、シール部62は、保護膜44の端部と重複すること
が好ましい(図5参照)。こうすることで、配線パター
ン20が露出することを防止できる。シール部62は、
ポッティングによって設けてもよいし、トランスファモ
ールドによって設けてもよい。
【0073】(半導体装置及びその製造方法)図5は、
本発明を適用した実施の形態に係る半導体装置及びその
製造方法を示す図である。半導体装置は、図5に示すテ
ープ状半導体装置を、幅方向に延びる直線で切断した形
状をなす。例えば、図5に示すように、切断ジグ64
(カッタやパンチ等)で、1つの配線パターン20の両
側で、テープ状半導体装置を切断してもよい。その切断
位置は、図1に二点鎖線46で示す位置であってもよ
い。
【0074】本発明を適用した実施の形態に係る半導体
装置は、上述したテープ状半導体装置のベース基板10
を打ち抜いた形状をなしていてもよい。打ち抜きの位置
は、1つの配線パターン20を囲む輪郭であってもよ
い。
【0075】(半導体装置及び回路基板)図6は、本発
明を適用した実施の形態に係る回路基板を示す図であ
る。図6に示すように、回路基板70には、上述した半
導体装置72が電気的に接続されている。回路基板70
は、例えば液晶パネルであってもよい。半導体装置72
は、テープ状半導体装置のベース基板10を、半導体チ
ップ60を囲む輪郭で打ち抜いた形状なす。
【0076】図6に示すように、半導体装置72のベー
ス基板10は、屈曲させて設けてもよい。例えば、回路
基板70の端部の回りにベース基板10を屈曲させても
よい。
【0077】(電子機器)本発明を適用した半導体装置
を有する電子機器として、図7には、携帯電話80が示
されている。この携帯電話80は、本発明を適用した回
路基板70(液晶パネル)も有する。図8には、本発明
を適用した半導体装置(図示せず)を有するノート型パ
ーソナルコンピュータ90が示されている。
【0078】なお、本発明の構成要件「半導体チップ」
を「電子素子」に置き換えて、半導体素子と同様に電子
素子(能動素子か受動素子かを問わない)を、可撓性配
線基板に実装して電子部品を製造することもできる。こ
のような電子素子を使用して製造される電子部品とし
て、例えば、光素子、抵抗器、コンデンサ、コイル、発
振器、フィルタ、温度センサ、サーミスタ、バリスタ、
ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図1】図1は、本発明を適用した実施の形態に係る可
撓性配線基板を示す図である。
【図2】図2(A)及び図2(B)は、本発明を適用し
た実施の形態に係る可撓性配線基板の使用状態を示す図
である。
【図3】図3は、本発明を適用した実施の形態に係るテ
ープ状半導体装置の製造方法を示す図である。
【図4】図4は、本発明を適用した実施の形態に係るテ
ープ状半導体装置を示す図である。
【図5】図5は、本発明を適用した実施の形態に係る半
導体装置の製造方法を示す図である。
【図6】図6は、本発明を適用した実施の形態に係る回
路基板を示す図である。
【図7】図7は、本実施の形態に係る半導体装置を有す
る電子機器を示す図である。
【図8】図8は、本実施の形態に係る半導体装置を有す
る電子機器を示す図である。
【符号の説明】
1 可撓性配線基板 10 ベース基板 12 スプロケットホール 14 デバイスホール 20 配線パターン 26、28 インナーリード(電気的接続部) 40 スリット 42 補強部 44 保護膜 60 半導体チップ 62 シール部 70 回路基板 72 半導体装置

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】 長尺状のベース基板と、前記ベース基板
    に形成された複数の配線パターンと、を含み、 各配線パターンは、電気的接続部を有し、 前記ベース基板には、その幅方向に前記電気的接続部か
    らずれた位置に、前記ベース基板の長さ方向に延びるス
    リットが形成されてなる可撓性配線基板。
  2. 【請求項2】 請求項1記載の可撓性配線基板におい
    て、 前記スリットは、前記ベース基板の長さ方向に、前記電
    気的接続部の大きさ以上の長さで形成されてなる可撓性
    配線基板。
  3. 【請求項3】 請求項1又は請求項2記載の可撓性配線
    基板において、 前記電気的接続部は、前記ベース基板の幅方向のほぼ中
    央部に形成され、 前記スリットは、前記ベース基板の幅方向の端部に形成
    されてなる可撓性配線基板。
  4. 【請求項4】 請求項1から請求項3のいずれかに記載
    の可撓性配線基板において、 前記スリットは、長穴である可撓性配線基板。
  5. 【請求項5】 請求項1から請求項3のいずれかに記載
    の可撓性配線基板において、 前記スリットは、切れ目である可撓性配線基板。
  6. 【請求項6】 請求項1から請求項5のいずれかに記載
    の可撓性配線基板において、 前記ベース基板には、複数のデバイスホールが形成さ
    れ、 前記電気的接続部は、各デバイスホール内に突出する複
    数のインナーリードを含んでなる可撓性配線基板。
  7. 【請求項7】 請求項1から請求項6のいずれかに記載
    の可撓性配線基板において、 前記ベース基板には、前記スリットと前記電気的接続部
    との間に、前記ベース基板よりも硬い材質の補強部が形
    成されてなる可撓性配線基板。
  8. 【請求項8】 請求項7記載の可撓性配線基板におい
    て、 前記補強部は、前記ベース基板の長さ方向に、前記電気
    的接続部の大きさ以上の長さで形成されてなる可撓性配
    線基板。
  9. 【請求項9】 請求項7又は請求項8記載の可撓性配線
    基板において、 前記補強部は、前記配線パターンと同じ材料からなる部
    分を含む可撓性配線基板。
  10. 【請求項10】 請求項7から請求項9のいずれかに記
    載の可撓性配線基板において、 前記補強部は、ソルダーレジストからなる部分を含む可
    撓性配線基板。
  11. 【請求項11】 請求項1から請求項10のいずれかに
    記載の可撓性配線基板において、 前記ベース基板には、その端部に複数のスプロケットホ
    ールが長さ方向に並んで形成され、 前記スリットは、前記スプロケットホールよりも、前記
    ベース基板の中央側に形成されてなる可撓性配線基板。
  12. 【請求項12】 請求項11記載の可撓性配線基板にお
    いて、 いずれかの前記スプロケットホールは、前記ベース基板
    の幅方向に、前記電気的接続部からずれた位置に形成さ
    れてなる可撓性配線基板。
  13. 【請求項13】 請求項1から請求項12のいずれかに
    記載の可撓性配線基板の前記ベース基板を、幅方向に延
    びる直線で切断して得られた形状をなすフィルムキャリ
    ア。
  14. 【請求項14】 請求項1から請求項12のいずれかに
    記載の可撓性配線基板と、 前記可撓性配線基板の前記電気的接続部に、電気的に接
    続された複数の半導体チップと、 を有するテープ状半導体装置。
  15. 【請求項15】 請求項14記載のテープ状半導体装置
    において、 前記電気的接続部を封止するシール部をさらに有するテ
    ープ状半導体装置。
  16. 【請求項16】 請求項15記載のテープ状半導体装置
    において、 前記シール部は、前記ベース基板の長さ方向に、請求項
    1記載の前記スリットの長さの範囲内で形成されてなる
    テープ状半導体装置。
  17. 【請求項17】 請求項7から請求項10のいずれかに
    記載の可撓性配線基板を有する請求項15又は請求項1
    6記載のテープ状半導体装置において、 前記シール部は、前記ベース基板の長さ方向に、請求項
    7記載の前記補強部の長さの範囲内で形成されてなるテ
    ープ状半導体装置。
  18. 【請求項18】 請求項14から請求項17のいずれか
    に記載のテープ状半導体装置の前記ベース基板を、いず
    れか1つの前記半導体チップの両側で幅方向に延びる直
    線で切断した形状をなす半導体装置。
  19. 【請求項19】 請求項14記載から請求項17のいず
    れかに記載のテープ状半導体装置の前記ベース基板を、
    いずれか1つの前記半導体チップを囲む輪郭で打ち抜い
    た形状をなす半導体装置。
  20. 【請求項20】 請求項18又は請求項19記載の半導
    体装置が電気的に接続された回路基板。
  21. 【請求項21】 請求項18又は請求項19記載の半導
    体装置を有する電子機器。
  22. 【請求項22】 請求項1から請求項12のいずれかに
    記載の可撓性配線基板をリールに巻き取って用意し、前
    記リールから前記可撓性配線基板を引き出して行う工程
    を含む半導体装置の製造方法。
JP2000115271A 2000-04-17 2000-04-17 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3624792B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000115271A JP3624792B2 (ja) 2000-04-17 2000-04-17 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000115271A JP3624792B2 (ja) 2000-04-17 2000-04-17 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2001298056A true JP2001298056A (ja) 2001-10-26
JP3624792B2 JP3624792B2 (ja) 2005-03-02

Family

ID=18626951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000115271A Expired - Fee Related JP3624792B2 (ja) 2000-04-17 2000-04-17 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP3624792B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140416A (ja) * 2004-11-15 2006-06-01 Ricoh Co Ltd フレキシブルプリント配線基板
JP2007328918A (ja) * 2006-06-06 2007-12-20 Fuji Electric Fa Components & Systems Co Ltd 誘導加熱装置
US7687317B2 (en) 2007-03-29 2010-03-30 Seiko Epson Corporation Semiconductor device having tape carrier with bendable region
US20220087017A1 (en) * 2020-09-11 2022-03-17 Chipbond Technology Corporation Circuit board tape and joining method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140416A (ja) * 2004-11-15 2006-06-01 Ricoh Co Ltd フレキシブルプリント配線基板
JP2007328918A (ja) * 2006-06-06 2007-12-20 Fuji Electric Fa Components & Systems Co Ltd 誘導加熱装置
US7687317B2 (en) 2007-03-29 2010-03-30 Seiko Epson Corporation Semiconductor device having tape carrier with bendable region
US20220087017A1 (en) * 2020-09-11 2022-03-17 Chipbond Technology Corporation Circuit board tape and joining method thereof
US11602047B2 (en) * 2020-09-11 2023-03-07 Chipbond Technology Corporation Circuit board tape and joining method thereof

Also Published As

Publication number Publication date
JP3624792B2 (ja) 2005-03-02

Similar Documents

Publication Publication Date Title
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP3940884B2 (ja) 可撓性配線基板、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
CN100517680C (zh) 布线基板、半导体装置及显示模块
JP3238004B2 (ja) 半導体装置の製造方法
US6555755B1 (en) Flexible interconnecting substrate and method of manufacturing the same, film carrier, tape-shaped semiconductor device, semiconductor device, circuit board, and electronic equipment
US6163069A (en) Semiconductor device having pads for connecting a semiconducting element to a mother board
JP3569025B2 (ja) 半導体装置、およびそれを用いた電子装置
KR100404997B1 (ko) 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기
JPH07201925A (ja) フィルムキャリアテープ
US6339247B1 (en) Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device
JP3482850B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000332066A (ja) テープキャリア、その製造方法、tcpおよび液晶表示装置
KR20030075384A (ko) 칩 패키지 및 그 제조방법
EP1041617A1 (en) Semiconductor device and method of production thereof and semiconductor mounting structure and method
JP3624792B2 (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
US6787389B1 (en) Semiconductor device having pads for connecting a semiconducting element to a mother board
KR100196119B1 (ko) 반도체장치 및 그 제조방법 및 전자 장치
WO2000048243A1 (fr) Substrat de circuit imprime flexible, bande porte-puces, dispositif a semiconducteur sur bande, dispositif a semiconducteur, procede de fabrication de semiconducteur, substrat de circuit, et dispositif electronique
EP0526147B1 (en) Film-carrier type semiconductor device and process for fabricating the same
KR980012334A (ko) 적층형 반도체 칩 패키지와 그 제조방법
JP3425917B2 (ja) Tcp半導体装置
JPH03248543A (ja) フィルムキャリアテープ
JP2005116697A (ja) 半導体装置およびその製造方法ならびにディスプレイ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041122

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3624792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees