JP3254406B2 - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板

Info

Publication number
JP3254406B2
JP3254406B2 JP16187197A JP16187197A JP3254406B2 JP 3254406 B2 JP3254406 B2 JP 3254406B2 JP 16187197 A JP16187197 A JP 16187197A JP 16187197 A JP16187197 A JP 16187197A JP 3254406 B2 JP3254406 B2 JP 3254406B2
Authority
JP
Japan
Prior art keywords
bonding pad
wire
bonding
band
far
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16187197A
Other languages
English (en)
Other versions
JPH10335370A (ja
Inventor
輝代隆 塚田
泰文 加藤
智東至 青木
森男 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP16187197A priority Critical patent/JP3254406B2/ja
Publication of JPH10335370A publication Critical patent/JPH10335370A/ja
Application granted granted Critical
Publication of JP3254406B2 publication Critical patent/JP3254406B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Description

【発明の詳細な説明】
【０００１】
【技術分野】本発明は，電子部品搭載用基板に関し，特
に電子部品と結線されるボンディングパッドに関する。
【０００２】
【従来技術】従来，電子部品搭載用基板としては，図９
に示すごとく，絶縁基板９９の表面に，電子部品９８を
搭載するための凹状の搭載部９７を設け，その周囲に多
数のボンディングパッド９６１，９６２，９６３を設け
たものがある。
【０００３】搭載部９７に最も接近して配置したボンデ
ィングパッド９６１は，凹状の搭載部９７の内壁を被覆
する導体回路９４と接続している。ボンディングパッド
９６１，９６２，９６３は，ボンディングワイヤー９５
１，９５２，９５３により，電子部品９８と接続され
る。ボンディングパッド９６１，９６２，９６３は，近
年の高密度配線化の影響により，搭載部９７の周囲に複
数に重なり合って配置されるようになっている。
【０００４】
【解決しようとする課題】しかしながら，近年，電子部
品搭載用基板の電気特性を向上させるため，ボンディン
グワイヤー（直径２０〜１５０μｍの極細線であって，
金又はアルミニウム等を用いる。）の短線化が望まれて
いる。その一方，ボンディングワイヤーの短線化によ
り，絶縁基板表面からのボンディングワイヤーの配線高
さが低くなる。そのため，図９に示すごとく，ボンディ
ングワイヤー９５２，９５３が，その直下に位置するボ
ンディングパッド９６１，９６２と，接触，短絡する恐
れがある。
【０００５】本発明はかかる従来の問題点に鑑み，電気
特性に優れ，かつボンディングワイヤーがその直下に位
置するボンディングパッドと接触することを防止するこ
とができる電子部品搭載用基板を提供しようとするもの
である。
【０００６】
【課題の解決手段】請求項１の発明は，電子部品を搭載
するための搭載部と，該搭載部の周囲に設けられた複数
の帯状ボンディングパッドと，該帯状ボンディングパッ
ドと電気的に接続される導体回路とを有する電子部品搭
載用基板において，上記帯状ボンディングパッドは，ボ
ンディングワイヤーを接続する接続部分と，該帯状ボン
ディングパッドよりも遠方側に配置した遠方側ボンディ
ングパッドに接続されるボンディングワイヤーの真下に
位置するワイヤー直下部分とを有し，該ワイヤー直下部
分においては少なくとも上記帯状ボンディングパッドの
遠方側端部に，該帯状ボンディングパッド表面から２μ
ｍ以上の高さを有するソルダーレジスト層を被覆してな
り，また，該帯状ボンディングパッドにおける上記接続
部分には上記ソルダーレジスト層を形成していない全面
露出部が設けてあり，上記遠方側ボンディングパッド
は，上記接続部分と上記ワイヤー直下部分とを有し，該
ワイヤー直下部分においては少なくとも上記遠方側ボン
ディングパッドの遠方側端部に，上記ソルダーレジスト
層を被覆してなり，また，該遠方側ボンディングパッド
における上記接続部分には該ソルダーレジスト層を形成
していない全面露出部が設けてあることを特徴とする電
子部品搭載用基板。
【０００７】本発明の作用及び効果について説明する。
本発明においては，帯状ボンディングパッドは，ボンデ
ィングワイヤーの直下に位置するワイヤー直下部分を有
している。ワイヤー直下部分は，帯状ボンディングワイ
ヤーの短線化によりその配線高さが低くなると，ボンデ
ィングワイヤーと接触しやすくなる部分である。上記ワ
イヤー直下部分の中でも，特にその遠方側の端部は，ワ
イヤー直下部分を横切るボンディングワイヤーの高さの
最も低くなる部分である。ここに，遠方側とは，各帯状
ボンディングパッドにおいて，搭載部に面した搭載部側
と反対側に面する部分をいう。
【０００８】そのため，少なくともワイヤー直下部分の
遠方側の端部を絶縁性のソルダーレジスト層により被覆
することにより，帯状ボンディングパッドとその上方を
横切るボンディングワイヤーとが接触，短絡するおそれ
はない。従って，従来よりも短いボンディングワイヤー
により電子部品と帯状ボンディングパッドとの間を電気
的に接続することができ，電子部品搭載用基板の電気特
性が向上する。
【０００９】また，ソルダーレジスト層は，帯状ボンデ
ィングパッドの表面からの高さが，２μｍ以上である。
そのため，ワイヤー直下部分の遠方側の端部がその上方
を横切るボンディングワイヤーと接触することを確実に
防止することができる。一方，上記ソルダーレジスト層
の帯状ボンディングパッド表面からの高さが２μｍ未満
の場合には，ワイヤー直下部分の遠方側の端部に皮膜厚
さの不足が生じることがあり，上記遠方側の端部がボン
ディングワイヤーと接触するおそれがある。
【００１０】また，帯状ボンディングパッドは，ボンデ
ィングワイヤーを接続する接続部分をソルダーレジスト
層から露出させて全面露出部としている。即ち，上記接
続部分は，帯状ボンディングパッドの遠方側から搭載部
側までにわたる全面を露出させて全面露出部を形成して
いる。そのため，ソルダーレジスト層により妨げられる
ことなく，接続部分にボンディングワイヤーを，熱圧着
接合法，又は超音波及び／又は熱圧着接合法等により接
着できる。そのため，ボンディングワイヤーの接続不良
を抑制でき，帯状ボンディングパッドにボンディングワ
イヤーを確実に接続することができる。
【００１１】ここで，全面露出部の露出幅Ｂは，３０〜
１５０μｍであることが好ましい（図４参照）。３０μ
ｍ未満の場合には，ボンディングワイヤーの接続が困難
となるおそれがある。また，１５０μｍを超える場合に
は，帯状ボンディングパッドが，ボンディングワイヤー
と接触するおそれがある。なお，上記接続部分の露出幅
Ｂは，ボンディングワイヤーの太さ，ボンディングワイ
ヤーの接合状態を考慮して，適切な大きさに調整するこ
とが好ましい。
【００１２】なお参考までに，上記ソルダーレジスト層
は，帯状ボンディングパッドの上記ワイヤー直下部分の
全体を被覆していることが好ましい。これにより，ワイ
ヤー直下部分がその上方を横切るボンディングワイヤー
と接触することを完全に防止することができる。
【００１３】なお参考までに，上記ソルダーレジスト層
は，上記帯状ボンディングパッド表面からの高さが，５
０μｍ以下であることが好ましい。５０μｍを超える場
合には，ボンディングワイヤーが長くなり，電子部品搭
載用基板の電気特性が低下するおそれがある。
【００１４】上記帯状ボンディングパッドは，搭載部の
周囲に設けられたボンディングワイヤー接続用の横長の
パッドである。帯状ボンディングパッドは，その１又は
２以上が，遠方側に連なることなく，搭載部の周囲を囲
むように配置されている。帯状ボンディングパッドは，
他の遠方側ボンディングパッドよりも搭載部に近接した
位置に配置されている。
【００１５】帯状ボンディングパッドの搭載部側と反対
側には，更に１又は２以上の遠方側ボンディングパッド
が設けられていることがある。この場合，遠方側ボンデ
ィングパッドも，上記帯状ボンディングパッドと同様に
ワイヤー直下部分はソルダーレジスト層により被覆し，
接続部分は全面露出部とする。
【００１６】即ち，上記遠方側ボンディングパッドは，
上記接続部分と上記ワイヤー直下部分とを有し，該ワイ
ヤー直下部分においては少なくとも上記遠方側ボンディ
ングパッドの遠方側端部に，上記ソルダーレジスト層を
被覆してなり，また，該遠方側ボンディングパッドにお
ける上記接続部分には該ソルダーレジスト層を形成して
いない全面露出部が設けてある。
【００１７】即ち，遠方側ボンディングパッドは，ボン
ディングワイヤーを接続する接続部分と，該遠方側ボン
ディングパッドよりも更に遠方側に配置した遠方側ボン
ディングパッドに接続されるボンディングワイヤーの真
下に位置するワイヤー直下部分とを有している。
【００１８】上記遠方側ボンディングパッドにおける上
記ワイヤー直下部分は，少なくともその遠方側端部にお
いて，その表面から２μｍ以上の高さを有するソルダー
レジスト層により被覆されている。一方，上記遠方側ボ
ンディングパッドにおける上記接続部分には，ソルダー
レジスト層が形成されていない全面露出部が設けてあ
る。これにより，遠方側ボンディングパッドとその上方
に位置するボンディングワイヤーとの接触を防止でき，
かつボンディングワイヤーとの接続信頼性を向上させる
ことができる。
【００１９】遠方側ボンディングパッドは，帯状ボンデ
ィングパッドの遠方側に，１又は２以上設けることがで
きる。遠方側ボンディングパッドは，帯状ボンディング
パッドの遠方側を囲むように配置することができ，また
遠方側に複数個を連ねて配置してもよい。上記帯状ボン
ディングパッド，遠方側ボンディングパッドは，絶縁基
板の上に形成される。
【００２０】上記帯状ボンディングパッド，遠方側ボン
ディングパッドは，導体回路と電気的に接続されてい
る。導体回路は，例えば，絶縁基板の表面又は内部に設
けられている。上記絶縁基板としては，樹脂基板，フィ
ラー入り樹脂基板等を用いることができるが，これらに
限定されない。
【００２１】
【発明の実施の形態】実施形態例 本発明の実施形態例にかかる電子部品搭載用基板につい
て，図１〜図７を用いて説明する。本例の電子部品搭載
用基板は，図１，図２に示すごとく，電子部品８を搭載
するための搭載部７と，搭載部７の周囲に設けた複数の
帯状ボンディングパッド６１とを有する。帯状ボンディ
ングパッド６１の遠方側７２には，複数に連なった遠方
側ボンディングパッド６２，６３が設けられている。帯
状ボンディングパッド６１，遠方側ボンディングパッド
６２，６３は，ボンディングワイヤー５１，５２，５３
により電子部品８と電気的に接続される。
【００２２】帯状ボンディングパッド６１は，搭載部７
に近接した位置に設けられている。帯状ボンディングパ
ッド６１は，自己よりも遠方側７２の遠方側ボンディン
グパッド６２，６３と電子部品８との間に接続されるボ
ンディングワイヤー５２，５３の真下に位置するワイヤ
ー直下部分６を有する。
【００２３】また，帯状ボンディングパッド６１は，ボ
ンディングワイヤー５１の接続によって，自己と電子部
品８との間を電気的に接続している。帯状ボンディング
パッド６１において上記ボンディングワイヤー５１を接
続する接続部分は，ソルダーレジスト層により被覆され
ていない全面露出部６０１を形成している。
【００２４】また，帯状ボンディングパッド６１の遠方
側７２には，複数に連なった遠方側ボンディングパッド
６２，６３が設けられている。これらの中，ボンディン
グワイヤー５３の直下に位置するワイヤー直下部分６を
有する遠方側ボンディングパッド６２は，上記帯状ボン
ディングパッド６１と同様に，そのワイヤー直下部分６
がソルダーレジスト層１により被覆され，その接続部分
は全面露出部６０１を形成している。
【００２５】ソルダーレジスト層１は，図３に示すごと
く，帯状ボンディングパッド６１，遠方側ボンディング
パッド６２の表面からの高さＨが１０μｍである。帯状
ボンディングパッド６１及び遠方側ボンディングパッド
６２は，いずれも幅０．１〜０．５ｍｍであり，その遠
方側７２の端部６９から５０％がソルダーレジスト層１
により被覆されている。ワイヤー直下部分６における遠
方側７２の端部６９は，ソルダーレジスト層１により被
覆されている。
【００２６】また，図１，図４に示すごとく，帯状ボン
ディングパッド６１，遠方側ボンディングパッド６２
は，ボンディングワイヤー５１，５２との接続部分がソ
ルダーレジスト層１から露出する全面露出部６０１であ
り，上記接続部分以外の非接続部分はソルダーレジスト
層１により被覆されている。全面露出部６０１の露出幅
Ｂは０．０３〜０．１５ｍｍである。
【００２７】図５に示すごとく，帯状ボンディングパッ
ド６１，遠方側ボンディングパッド６２，６３の厚みは
０．０２５ｍｍである。搭載部７は，深さ０．５５ｍｍ
の凹部であり，その底部に電子部品が接合されている。
図３に示すごとく，電子部品８の上面８１は，絶縁基板
９の表面よりも低い位置にある。また，帯状ボンディン
グパッド６１は，凹状の搭載部７の内壁に設けた導体回
路４１（図３参照）と連結している。
【００２８】図５に示すごとく，帯状ボンディングパッ
ド６１，遠方側ボンディングパッド６２，６３は，絶縁
基板９の表面に設けた導体回路４と接続している。導体
回路４は，絶縁基板９の周縁に設けたスルーホール４０
と接続している。
【００２９】絶縁基板９は，ガラス繊維とエポキシ樹脂
とからなる，いわゆるガラスエポキシ樹脂基板である。
帯状ボンディングパッド６１，遠方側ボンディングパッ
ド６２，６３及び導体回路４は，銅箔をエッチングし，
めっき処理を施したものである。ソルダーレジスト層１
は，絶縁性のエポキシ樹脂からなる。ボンディングワイ
ヤー５１〜５３は，幅０．０２５ｍｍの金ワイヤーであ
る。
【００３０】次に，本例の作用及び効果について説明す
る。本例においては，図１に示すごとく，帯状ボンディ
ングパッド６１は，ボンディングワイヤー５２，５３の
直下に位置するワイヤー直下部分６を有している。図
２，図３に示すごとく，ワイヤー直下部分６は，ボンデ
ィングワイヤー５２，５３の短線化によりその配線高さ
が低くなると，ボンディングワイヤー５２，５３と接触
しやすくなる部分である。ワイヤー直下部分６の中で
も，特にその遠方側７２の端部６９は，ワイヤー直下部
分６を横切るボンディングワイヤー５２，５３の高さの
最も低くなる部分である。
【００３１】そのため，少なくともワイヤー直下部分６
の遠方側７２の端部６９を絶縁性のソルダーレジスト層
１により被覆することにより，帯状ボンディングパッド
６１とその上方を横切るボンディングワイヤー５２，５
３とが接触，短絡するおそれはない。従って，従来より
もボンディングワイヤーを短くすることができ，電子部
品搭載用基板の電気特性が向上する。
【００３２】また，ソルダーレジスト層１は，帯状ボン
ディングパッド６１の表面からの高さＨが，２μｍ以上
である。そのため，ワイヤー直下部分６の遠方側７２の
端部６９がその上方を横切るボンディングワイヤー５
２，５３と接触することを確実に防止することができ
る。
【００３３】また，図２に示すごとく，帯状ボンディン
グパッド６１よりも遠方側７２に配置された遠方側ボン
ディングパッド６２は，帯状ボンディングパッド６１と
同様に，ワイヤー直下部分６がソルダーレジスト層１に
より被覆されているとともに，ボンディングワイヤー５
２と接続する接続部分にはソルダーレジスト層１により
被覆されていない全面露出部６０１が形成されている
（図４参照）。そのため，帯状ボンディングパッド６１
と同様に，上方に位置するボンディングワイヤー５３と
の接触を防止でき，かつボンディングワイヤーとの接続
信頼性を向上させることができる。
【００３４】また，本例においては，図３に示すごと
く，帯状ボンディングパッド６１，遠方側ボンディング
パッド６２が，遠方側７２の端部６９から上記のごとく
一定幅にソルダーレジスト層１により被覆されている
が，図６に示すごとく，遠方側７２の端部６９だけが被
覆されていてもよいし（図６（ａ）），また，搭載部７
の側の端部６８だけを開口させてもよいし（図６
（ｂ）），更にまた，遠方側７２から搭載部７の側まで
の全体が被覆されていても良い（図６（ｃ））。ソルダ
ーレジスト層１の被覆幅が広くなると，ボンディングワ
イヤーとその直下に位置する帯状ボンディングパッド及
び遠方側ボンディングパッドとの接触を，より確実に防
止することができる。
【００３５】また，本例においては，図１に示すごと
く，帯状ボンディングパッド６１が凹状の搭載部７の内
壁に設けた導体回路４１と連結しているが，図７に示す
ごとく，搭載部７の内壁に導体回路を設けることなく，
帯状ボンディングパッド６１を搭載部７の縁からわずか
に離れた位置に設けることもできる。
【００３６】参考例 本例においては，図８に示すごとく，ソルダーレジスト
層１は，帯状ボンディングパッド６１におけるワイヤー
直下部分６だけを被覆している。ボンディングワイヤー
５１〜５３の直径が０．０３５ｍｍであり，ワイヤー直
下部分６を覆うソルダーレジスト層１の幅は０．１〜
０．２ｍｍである。
【００３７】帯状ボンディングパッド６１は，そのワイ
ヤー直下部分６だけがソルダーレジスト層１により被覆
されている。また，帯状ボンディングパッド６１におけ
るボンディングワイヤー５１と接続する接続部分は全面
露出部６０１を有している。その他は，実施形態例と同
様である。本例においても，実施形態例と同様の効果を
得ることができる。
【００３８】
【発明の効果】本発明によれば，電気特性に優れ，かつ
ボンディングワイヤーがその直下に位置するボンディン
グパッドと接触することを防止することができる電子部
品搭載用基板を提供することができる。
【図面の簡単な説明】
【図１】実施形態例の電子部品搭載用基板の平面説明
図。
【図２】実施形態例の電子部品搭載用基板の断面説明
図。
【図３】実施形態例の電子部品搭載用基板の要部断面説
明図。
【図４】実施形態例の電子部品搭載用基板の要部平面説
明図。
【図５】実施形態例の電子部品搭載用基板の平面図。
【図６】実施形態例における，ソルダーレジスト層の被
覆幅の説明図。
【図７】実施形態例における，搭載部内に導体回路が形
成されていない場合の帯状ボンディングパッドの形状を
示す説明図。
【図８】参考例の電子部品搭載用基板の平面説明図。
【図９】従来例の電子部品搭載用基板の断面説明図。
【符号の説明】
１．．．ソルダーレジスト層，４，４１．．．導体回
路，５１〜５３．．．ボンディングワイヤー，６．．．
ワイヤー直下部分，６１．．．帯状ボンディングパッ
ド，６２，６３．．．遠方側ボンディングパッド，６０
１．．．全面露出部，７．．．搭載部，７２．．．遠方
側，８．．．電子部品，９．．．絶縁基板，
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青木 智東至 岐阜県大垣市河間町３丁目200番地 イ ビデン株式会社 河間工場内 (72)発明者 中尾 森男 大分県速見郡日出町大字川崎字高尾4260 番地日本テキサス・インスツルメンツ株 式会社 日出工場内 (56)参考文献 実開 昭64−16636（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 電子部品を搭載するための搭載部と，該
    搭載部の周囲に設けられた複数の帯状ボンディングパッ
    ドと，該帯状ボンディングパッドと電気的に接続される
    導体回路とを有する電子部品搭載用基板において， 上記帯状ボンディングパッドは，ボンディングワイヤー
    を接続する接続部分と，該帯状ボンディングパッドより
    も遠方側に配置した遠方側ボンディングパッドに接続さ
    れるボンディングワイヤーの真下に位置するワイヤー直
    下部分とを有し， 該ワイヤー直下部分においては少なくとも上記帯状ボン
    ディングパッドの遠方側端部に，該帯状ボンディングパ
    ッド表面から２μｍ以上の高さを有するソルダーレジス
    ト層を被覆してなり， また，該帯状ボンディングパッドにおける上記接続部分
    には上記ソルダーレジスト層を形成していない全面露出
    部が設けてあり， 上記遠方側ボンディングパッドは，上記接続部分と上記
    ワイヤー直下部分とを有し，該ワイヤー直下部分におい
    ては少なくとも上記遠方側ボンディングパッドの遠方側
    端部に，上記ソルダーレジスト層を被覆してなり， また，該遠方側ボンディングパッドにおける上記接続部
    分には該ソルダーレジスト層を形成していない全面露出
    部が設けてある ことを特徴とする電子部品搭載用基板。
JP16187197A 1997-06-03 1997-06-03 電子部品搭載用基板 Expired - Fee Related JP3254406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16187197A JP3254406B2 (ja) 1997-06-03 1997-06-03 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16187197A JP3254406B2 (ja) 1997-06-03 1997-06-03 電子部品搭載用基板

Publications (2)

Publication Number Publication Date
JPH10335370A JPH10335370A (ja) 1998-12-18
JP3254406B2 true JP3254406B2 (ja) 2002-02-04

Family

ID=15743564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16187197A Expired - Fee Related JP3254406B2 (ja) 1997-06-03 1997-06-03 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP3254406B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101169686B1 (ko) 2008-11-07 2012-08-06 에스케이하이닉스 주식회사 반도체 패키지용 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
JPH10335370A (ja) 1998-12-18

Similar Documents

Publication Publication Date Title
US6084295A (en) Semiconductor device and circuit board used therein
US6468834B1 (en) Method of fabricating a BGA package using PCB and tape in a die-up configuration
KR100194747B1 (ko) 반도체장치
US20140338958A1 (en) Printed circuit board and method of manufacturing the same
KR20020002282A (ko) 스티프너를 갖는 테이프 자동화 접착 테이프 및 이를이용한 반도체 장치
JP3031323B2 (ja) 半導体装置とその製造方法
JP2008124476A (ja) 半導体パッケージ及び該製造方法
JP3254406B2 (ja) 電子部品搭載用基板
JP4594016B2 (ja) フレキシブル回路
KR19990049144A (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JPS61251047A (ja) 半導体デバイスパッケージ及びその製造方法
JP2803656B2 (ja) 半導体装置
JP2890635B2 (ja) 半導体装置
CN112825310A (zh) 超薄芯片的封装结构和柔性集成封装方法
JPH11163217A (ja) 半導体装置
JPH09246416A (ja) 半導体装置
JP3973309B2 (ja) 半導体装置
JPH10150065A (ja) チップサイズパッケージ
JP2784209B2 (ja) 半導体装置
JP2775262B2 (ja) 電子部品搭載用基板及び電子部品搭載装置
JP2571902Y2 (ja) 電子部品の実装構造
JP2755032B2 (ja) 半導体装置
JPH05190586A (ja) 半導体装置
JPH07106503A (ja) 半導体装置用パッケージおよび半導体装置
JPH05251513A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees