KR20020002282A - 스티프너를 갖는 테이프 자동화 접착 테이프 및 이를이용한 반도체 장치 - Google Patents

스티프너를 갖는 테이프 자동화 접착 테이프 및 이를이용한 반도체 장치 Download PDF

Info

Publication number
KR20020002282A
KR20020002282A KR1020010037910A KR20010037910A KR20020002282A KR 20020002282 A KR20020002282 A KR 20020002282A KR 1020010037910 A KR1020010037910 A KR 1020010037910A KR 20010037910 A KR20010037910 A KR 20010037910A KR 20020002282 A KR20020002282 A KR 20020002282A
Authority
KR
South Korea
Prior art keywords
metal
tape
via hole
tab tape
layer
Prior art date
Application number
KR1020010037910A
Other languages
English (en)
Inventor
오타카타쓰야
스즈키사치오
Original Assignee
하라 세이지
히다찌 케이블 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하라 세이지, 히다찌 케이블 리미티드 filed Critical 하라 세이지
Publication of KR20020002282A publication Critical patent/KR20020002282A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

스티프너를 갖는 TAB 테이프는, 회로 패턴(21)을 제 1 테이프 기판의 어느 한쪽 면에 형성하고, 그 일부를 절연막(2)으로 덮고, 비아용 접속 영역부(25) 위에 비아 홀(12)을 정의한 구조를 갖는 1 금속 TAB 테이프(20)를, 접착제 층(15)을 통해 제 2 테이프 기판(15)의 어느 한쪽 면에 금속 박층(14)을 제공하여 얻어진 제 2 금속용 테이프(30)와 접착하고, 비아 홀의 상부 에지의 비아용 접속 영역부(25)를 도전 수단(4, 16, 18)에 의해 그 홀 하부의 금속 박층(14)의 일부와 전기적으로 접속함과 동시에, 그 1 금속 TAB 테이프(20)로 덮여 있지 않은 금속 박층(14)의 노출부(32)를 본딩 와이어(83)에 의해 반도체(7)의 접지 라인의 전극(71)에 접속하여 접지 전위로 이끈다. 따라서, 종래의 2 금속 및 1 기판 TAB 테이프를 사용한 경우와 동등한 전기적 특성을 갖는 값싼 TAB 테이프와, 스티프너를 갖는 그러한 TAB 테이프를 사용하는 TBGA 반도체 장치를 얻는다.

Description

스티프너를 갖는 테이프 자동화 접착 테이프 및 이를 이용한 반도체 장치{TAB TAPE WITH STIFFENER AND SEMICONDUCTOR DEVICE USING SAME}
본 발명은 소위 "스티프너(stiffener)"라고 불리는 방열판겸 보강판이 조합된 스티프너를 갖는 TAB(Tape Automated Bonding; 테이프 자동화 접착) 테이프 및 이를 사용한 테이프 BGA(Ball Grid Array) 반도체 장치에 관한 것이다.
1 금속 TAB 테이프는, TAB 테이프가 일반적이고, 그러한 1 금속 TAB 테이프는 테이프 기판용으로 사용된 폴리이미드 수지로 제조된 절연막의 어느 한쪽의 면에 배선 패턴을 형성하여 구성된 것이다.
이러한 면에서, 퍼스널 컴퓨터 등에 탑재된 칩에 고주파화가 진행하고, 이에 따라 전송속도가 빠른 회로의 필요성이 증가하고 있다. 데이터 전송속도가 증가함에 따라, TAB 테이프의 미세 피치 배선에 있어서 리드간의 전자계 결합으로 인한 잡음 발생의 새로운 문제점이 나타나서, 이러한 문제점을 무시할 수 없게 되었다. 예를 들면, 30㎛의 공간을 떨어져 배치된 리드간에 링잉(ringing)(공진) 현상이 일어나서, 클록 펄스의 신호 파형이 현저하게 변형한다는 문제가 있다.
상술한 것과 같은 문제점을 해결하기 위해서, 이하의 구성이 효과적이라고 생각된다. 즉, 이 구성은, 배선 패턴이 형성된 위에 테이프 기판 측 반대의 면에 접지층을 설치하고, 패키지 내의 리드로 인한 배선간의 상호 인덕턴스로 인한 잡음의 영향이 동작 특성상 문제가 되지 않도록 한 구성으로 되어 있다.
이러한 상황에서, 배선 패턴이 테이프 기판용으로 사용된 폴리이미드 수지 절연막의 반대면에 형성된 2 금속(이층 배선) TAB 테이프는, 상술한 것과 같은 문제점을 해결할 수 있는 TAB 테이프로서 주목되고 있다.
상기 2 금속 TAB 테이프를 사용한 종래 T-BGA(테이프 BGA) 구조를 갖는 반도체 장치는 도 5에 도시되어 있다.
먼저, 폴리이미드 수지 질연막으로 구성된 테이프 기판의 어느 한쪽 면에 땜납 볼 패드부(26), 본딩 패드부(27) 및 라우팅된 리드부를 포함하는 신호회로를 갖는 회로 패턴(21)을 형성한다. 그리고, 이 회로 패턴(21)의 일부를 광 땜납 레지스트(Photo Solder Resist, PSR)로 이루어진 절연막(2)으로 절연한다. 테이프 기판(1)의 다른 쪽 면에 접지층(6)을 설치한다. 상술한 땜납 볼 패드부(26)와 본딩패드부(27)는 도전성 비아(via)부(3)를 통해 접지층(6)에 전기적으로 접속되어, 2 금속 TAB 테이프(50)를 구성한다. 이 결과의 2 금속 TAB 테이프(50)를, 접착제(5)를 통해 금속판의 중앙부에 반도체 칩 탑재용 오목부(41)를 설치하여 구성되는 스티프너(40)와 접착하여 스티프너를 갖는 TAB 테이프를 얻는다.
그리고, 상기 스티프너(40)의 오목부(41)에 접착제로서 소자 고정제(9)를 사용하여 접착한다. 이 반도체 칩(7)의 전극(71)과 상기 회로 패턴(21)을 본딩 와이어(8)로 접속하고, 또한 상기 반도체 칩(7)과 본딩 와이어(8)는 몰딩 수지(100)에 의해 봉지됨으로써, 반도체 장치를 구성한다. 이때, 각 땜납 볼 패드부(26) 위에는 땜납 볼(4)이 형성된다.
상술한 구성에 의하면, 얇은 절연층이 테이프 기판(1) 바로 아래에 전기적으로 도전층인 접지층(6)이 있다. 따라서, 신호회로의 배선에 고주파 신호가 부하로 걸릴 때에 각 배선을 통해 흐르는 전류에 의해 발생된 자속을 제거하는 방향으로 접지층(6)에 과전류가 흐른다. 그 결과, 인덕턴스와 유도성 크로스토크를 명백히 줄일 수 있으므로, 전기신호의 신뢰성과 전파 속도의 고속화를 달성한다.
그러나, 2 금속 및 1 기판 TAB 테이프는 매우 비싸므로, 이러한 TAB 테이프를 사용하여 제공된 T-BGA 반도체 장치가 결과적으로 매우 비싸진다.
따라서, 본 발명의 목적은, 상기 문제를 해결하고 그 전기적 특성을 개선하기 위해, 통상의 단일 금속 TAB과 접지층의 테이프 재료를 접착한 구조를 갖는 2금속 및 2 기판 TAB 테이프를 사용하고, 결과적으로, 종래 2금속 1기판 TAB 테이프를 이용한 경우와 동등한 전기신호의 신뢰성과 동등한 전파속도의 고속화를 꾀할 수 있고, 상술한 것과 같은 스티프너를 갖는 그 TAB 테이프를 사용한 T-BGA 반도체 장치를 제공하는데 있다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 장치의 우측 반쪽 구성을 도시한 단면도,
도 2는 본 발명의 스티프너를 갖는 TAB 테이프의 구성요소인 2 금속 및 2 기판 TAB 테이프의 1 금속 TAB 테이프와 제 2 금속용 테이프와 접착 공정을 도시한 도면,
도 3은 본 발명의 제 2 실시예에 따른 반도체 장치의 우측 반쪽 구성을 도시한 단면도,
도 4는 본 발명의 제 3 실시예에 따른 반도체 장치의 우측 반쪽 구성을 도시한 단면도,
도 5는 종래의 반도체 장치의 우측 반쪽 구성을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 제 1 테이프 기판 2 : 절연막
4 : 땜납 볼 5 : 접착제 층
7 : 반도체 소자 10 : 2 금속 및 2 기판 TAB 테이프
11 : 블라인드 비아 홀 12 : 비아 홀
13 : 개구 14 : 금속 박층
15 : 제 2 테이프 기판 16 : 본딩 와이어
17 : 몰딩 수지 18 : 접속 리드부
20 : 1 금속 TAB 테이프 21 : 회로 패턴
22 : 신호 패드부 24 : 땜납 볼 패드부
25 : 비아용 접속 영역부 30 : 제 2 금속용 테이프
32 : 노출부분 35 : 접착제
40 : 스티프너 71 : 장치 전극
81∼83 : 본딩 와이어 100 : 몰딩 수지
상술한 목적을 달성하기 위해서, 본 발명은 이후 설명한 것과 같은 구성으로 되었다.
(1) 청구항 1의 본 발명에 따른 스티프너를 갖는 TAB 테이프는, 절연막으로 이루어진 제 1 테이프 기판의 어느 한쪽 면 위에 신호회로를 포함하는 회로 패턴을 형성하고, 그 회로 패턴의 일부를 절연막으로 덮고, 그 절연막으로 덮여 있지 않은 전기적 접속이 필요해지는 접속영역의 하나인 비아용 접속영역 부분에, 제 1 테이프 기판을 관통하는 비아 홀을 설치하여 1 금속 TAB 테이프를 구성하며, 제 2 금속용 테이프의 금속 박층이 제 1 테이프 기판의 대향면 위에 위치하도록 비아 홀에 대응하는 개구가 정의된 위에 접착제 층을 통해 그 1 금속 TAB 테이프를, 절연막으로 이루어진 제 2 테이프 기판의 어느 한쪽의 면에 금속 박층을 제공한 제 2 금속용 테이프에 접착하고, 그 1금속 TAB 테이프로 덮여 있지 않은 와이어 본딩용 노출 부분을 그 본딩 동작의 경우에 금속 박층에 남기고, 상기 접합 동작에 의해 얻어진 2 금속 및 2 기판 TAB 테이프의 제 2 금속용 테이프측에, 접착제를 통해서 금속판으로 이루어진 스티프너를 접착한 것을 특징으로 한다.
상기와 같은 스티프너를 갖는 TAB 테이프에 의하면, 제작이 용이한 1 금속 TAB 테이프와, 절연막으로 이루어진 제 2 테이프 기판의 어느 한쪽의 면에 금속 박층을 설치한 제 2 금속용 테이프를 상기 비아홀에 대응한 개구가 정의된 접착제 층을 통해서, 상기 제 1 테이프 기판의 다른 쪽 면에 상기 제 2 금속용 테이프의 금속 박층이 위치하도록 접착시킨 구조를 갖는 2 금속 및 2 기판 TAB 테이프를 사용한다. 그러므로, 종래의 2 금속 TAB 테이프를 사용하는 경우와 비교하여 매우 값싸게 제조할 수 있다.
또한, 이러한 스티프너를 갖는 TAB 테이프는, 회로 패턴의 일부인 비아용 접속 영역부를 제 1 테이프 기판의 어느 한쪽 면에 설치한 한편, 예를 들면 동박(copper foil)으로 이루어진 금속 박층의 일부를 다른 쪽 면에 설치하고, 비아용 접속 영역부로부터 제 1 테이프 기판의 비아 홀 및 접착제 층의 개구를 통해서 금속 박층에 이르는 블라인드 비아 홀을 정의한 구조이다. 따라서, 그 홀의 상부 에지(edge)의 비아용 접속 영역부를 그 블라인드 비아 홀의 홀 하부에 있는 금속 박층의 일부와 전기적으로 접속할 경우, 금속 박층의 전위를 접지 전위까지 떨어뜨릴 수 있다.
블라인드 비아에서의 전기적 접속을 이루기 위한 방법으로서는, 예를 들면 다음의 3가지 방법이 있는데, 그 첫 번째 방법은 땜납 볼을 용융하여서 상기 블라인드 비아에서와 같이 탑재하는 방법이고, 두 번째 방법은 비아 홀의 상부 에지의 비아용 접속 영역부를 본딩 와이어에 의해 그 블라인드 비아에 있는 홀 하부의 금속 박층의 일부와 전기적으로 접속하는 방법이고, 세 번째 방법은 회로 패턴의 일부로서 상기 비아 홀의 연장하는 접속 리드부를 절곡하고, 그 절곡된 접속 리드부를 제공하여 홀 하부의 금속 박층의 일부에 대하여 접착 또는 용접하는 방법이다.
이점에서, 상기 금속 박층의 일부(전기적 접속으로) 또는 전체에 AU/Ni 도금을 하는 것이 바람직하다.
(2) 청구항 1에 기재된 것과 같은 청구항 2의 제 2 발명에 따른 스티프너를 갖는 TAB 테이프는, 블라인드 비아 홀의 상부 에지의 비아용 접속 영역부를, 상기 제 1 테이프 기판의 비아 홀과 상기 접착제 층의 개구를 통해 상기 1 금속 TAB 테이프의 비아용 접속 영역부로부터 상기 제 2 금속용 테이프의 금속 박층에 이르기까지 연장하는 블라인드 비아 홀의 도전수단에 의해 그 홀 하부의 금속 박층의 일부와 전기적으로 접속하는 것을 특징으로 한다.
(3) 청구항 1 또는 2에 기재된 것과 같은 청구항 3의 제 3 발명에 따른 스티프너를 갖는 TAB 테이프는, 그 도전수단과 비아용 접속 영역부를 덮도록 수지로 봉지된 것을 특징으로 한다.
(4) 청구항 4에 기재된 것과 같은 제 4 발명에 따른 반도체 장치는, 어느 한쪽 면에 회로 패턴을 갖고, 그 일부에 펀치 가공 등에 의해 비아 홀이 구멍이 난 1 금속 TAB 바로 아래 부분에, 마찬가지로 일부에 상기 비아 홀에 대응하는 개구가 설치된 접착제를 통해서, 금속 박층을 갖는 절연막을 접착하고, 이렇게 제공된 1 금속 TAB 테이프를 접착제를 통해 스티프너와 접착하고, 이 스티프너에 반도체 장치를 탑재하며, 상기 비아 홀과 상기 개구로 이루어진 블라인드 비아 홀에 땜납 볼을 용융 탑재함에 따라, 1 금속 TAB 테이프 바로 아래에 위치한 상기 금속 박층에특정 전위를 공급하고, 또한, 그 반도체 장치에 가까운 측의 금속 박층에 있는 부분영역을, 그 1 금속 TAB 테이프의 경계로부터 노출시키며, 그리고, 그 노출된 부분을 본딩 와이어에 의해 반도체 장치의 전극과 접속하는 것을 특징으로 한다.
또한, 상술한 것과 같은 반도체 장치에 의하면, 제작이 용이한 1 금속 TAB 테이프와 접착제 층을 통해 제 2 금속용 테이프에 접착한 구조를 갖는 2금속 및 2 기판 TAB 테이프로부터 제공된 스티프너를 갖는 TAB 테이프를 사용하기 때문에, 종래의 2금속 1 기판 TAB 테이프를 이용한 경우와 비교하여 매우 값싸게 제조할 수 있다.
더욱이, 본 발명은 비아 홀과 개구로 이루어진 블라인드 비아 홀에 땜납 볼을 용융 탑재함으로써 1금속 TAB 테이프의 바로 밑에 위치한 금속 박층에 특정 전위를 공급한 구성을 제공한다. 그러므로, 1 금속 TAB 테이프의 어느 한쪽 면의 회로 패턴에 있는 리드간의 전자계 결합으로 인한 잡음 발생을 억제할 수 있어서, 전기신호의 신뢰성 및 전파속도의 고속화를 꾀할 수 있다.
게다가, 본 발명은, 금속 박층에서 반도체 장치에 가까운 측의 부분영역(금속 박층 부분)을 1 금속 TAB 테이프의 영역 외로 노출시켜서, 그 노출된 부분을 와이어 본딩에 의해 반도체 장치의 전극과 접속한다. 그 결과, 반도체 장치의 접지 라인이, 상기 금속 박층과 블라인드 비아 홀을 통해서 접지 전위로 유도될 수 있다. 따라서, 이러한 점에서 전송 속도의 고속화 및 동작 특성의 안정화를 달성할 수 있다.
이때, 상기 금속 박층의 일부(전기적 접속으로 된 부분) 또는 전부에 Au/Ni도금을 실시하는 것이 바람직하다.
(5) 청구항 4에 기재된 것과 같은 제 5 발명에 따른 반도체 장치는, 와이어 본딩을 할 수 있는 접속 영역부를 상기 비아 홀의 상부 에지 주위에 형성하고, 이 접속 영역부를 본딩 와이어에 의해 그 홀의 하부 위의 금속 박층(동박)의 일부와 접속하고, 그리고 이렇게 접속된 상기 접속 영역부를 상기 블라인드 비아 홀에 땜납 볼을 용융 탑재하는 대신에 수지로 덮는 것을 특징으로 한다.
상술한 특징에 따르면, 비아용 접속 영역부와 블라인드 비아 홀에서 그 홀 하부의 금속 박층의 일부 사이의 전기적 접속을, 그 와이어 본딩을 통해 회로 패턴과 장치 전극을 접속하기 위한 와이어 본딩 공정의 일부로서 수행할 수도 있다. 또한, 그 접속부를 수지로 덮어서, 충분한 보호를 할 수 있다.
(6) 청구항 4에 기재된 것과 같은 제 6 발명에 따른 반도체 장치는, 접속 리드부를 상기 회로 패턴의 일부로서 상기 비아 홀 상에 연장시키고, 이 접속 리드부를 절곡하고, 그리고 이렇게 절곡된 접속 리드부를, 상기 블라인드 비아 홀에 땜납 볼을 용융 탑재하는 대신에 접착 또는 용접에 의해 상기 홀 하부의 금속 박층의 일부에 고정한 것을 특징으로 한다.
상술한 특징에 의하면, 회로 패턴(21)의 일부로서 연장하는 접속 리드부를, 예컨대, 플라잉(flying) 리드와 같은 형태의 비아 홀에 설치하고, 이렇게 얻은 접속 리드부를 본딩 기구에 의해 S 자형으로 절곡하여, 그 홀 하부 위의 금속 박층의 부분을 접착 또는 용접에 의해 고정하는 구성을 제공한다. 그러므로, 2점 본딩을 할 필요가 없지만, 금속 박층의 측의 하나의 본딩 부분만을 제공하는데 충분하다.
(실시예)
이하, 본 발명의 실시예를 첨부도면을 참조하여 상세히 설명하겠다.
도 1에, 참조번호 10이 2 금속 및 2 기판 TAB 테이프의 대표적인 실시예를 나타내고, 도 2에 도시한 것처럼 1 금속 TAB 테이프(20)와 제 2 금속용 테이프(30)를 접착제 층(5)을 통해서 접착하여서 구성된 것이다.
도 2에서, 1 금속 TAB 테이프(20)는, 회로 패턴(21)의 일부를 광 땜납 레지스트(PSR)로 덮어서 얻은 구조이다. 신호 패드부(22), 전원 링부(23), 땜납 볼 패드부(24) 및 라우팅된 리드부를 포함한 신호회로로 구성된 그 회로 패턴(21)을, 폴리이미드 수지 절연막으로 이루어진 제 1 테이프 기판의 어느 한쪽 면에 형성한다. 특히, 즉, 이 회로 패턴(21) 중, 라우팅된 리드부는 절연막92)으로 덮지만, 전기적 접속이 필요로 하는 접속 영역인, 신호 패드부(22), 전원 링부(23) 및 땜납 볼 패드부(24)와 같은 부분은 절연막(2)으로 덮여 있지 않고 노출한 채로 남겨진다.
또한, 상술한 제 1 테이프 기판(1)을 관통하는 비아 홀(12)은, 절연막(2)으로 덮여 있지 않은 전기적 접속을 필요로 하는 접속 영역중의 하나인 비아(이 경우에 땜납 볼 패드부(24) 중의 하나)용 접속 영역부(25)에 형성된다.
접착제 층(5)은 상기 비아 홀(12)에 대응한 개구(13)를 포함하고, 이 접착제 층(5)은 도포 또는 접착 공정에 의해 상기 1 금속 TAB 테이프(20)의 제 2 테이프 기판(1)의 다른 쪽 면에 설치된다.
본 실시예의 경우에는, 신호 패드부(22), 전원 링부(23), 땜납 볼패드부(24) 및 라우팅된 리드부를 포함하는 신호 회로로 구성된 회로 패턴(21)을, 절연막으로 이루어진 제 1 테이프 기판(1)의 어느 한쪽 면에 형성하고, 전기 접속을 각각 필요로 하는 모든 접속영역(22∼24)을 노출된 상태로 남기면서 회로 패턴(21)을 절연막(2)으로 절연한다. 접착제 층(5)을 제 1 테이프 기판(1)의 다른 쪽 면에 접착하고서, 땜납 볼 패드부(24), 제 1 테이프 기판(1) 및 접착제 층(5)을 관통하는 비아 홀(12)과 개구(13)를 땜납 볼 패드부(24) 중의 적어도 하나에 대하여 한번의 스트로크의 펀치 가공에 의해 형성한다. 본 발명에 의하면, 상기 비아 홀(12)과 상기 개구(13)를 한번의 스트로크로 정의할 수도 있으므로, 공정 수 감소면에서 매우 효과적이다.
제 2 금속용 테이프(30)는 폴리이미드 수지 절연막으로 이루어진 제 2 테이프 기판(15)의 다른 쪽 면의 접지층(전기 도전층)으로서의 역할을 하는 동박층으로 이루어진 금속 박층(14)을 포함한다. 이 금속 박층(14)의 전체 면에 Au/Ni 도금을 하면서, 그러한 도금을 일부만, 즉 전기적 접속을 금속 박층(14)으로 이루어진 부분을 할 수 있다. 제 2 금속용 테이프(30)에 형성하려고 하는 장치용 홀 31의 크기는, 1금속 TAB 테이프(20)에 형성하려고 하는 장치용 홀 28의 크기보다 작다. 이 때문에, 제 2 금속용 테이프(30)의 금속 박층(14)은 반도체 장치(7)에 가까운 측의 부분 영역(금속 박층의 일부)의 거리 L로 나타낸 길이만큼 1 금속 TAB 테이프(20)보다 길다.
이 금속 박층(14)이 제 1 테이프 기판(1)의 다른 쪽, 즉, 회로 패턴(21)이 남지 않는 쪽에 위치하도록, 상술한 1 금속 TAB 테이프(20)와 상기 제 2 금속용 테이프(30)를, 도 1에 도시된 것처럼 접착제 층(5)을 통해서 접착한다. 이 경우에, 어떠한 1 금속 TAB 테이프(20)로도 덮히지 않은 와이어 본딩을 위해 노출된 부분(32)은, 장치용 상기 홀 28과 31의 크기에 따른 관계 때문에, 제 2 금속용 테이프(30)의 금속 박층(14)에 각각 남는다.
상기 접합 공정에 의해 얻어진 2 금속 및 2 기판 TAB 테이프(10)에는, 제 2 금속용 테이프(30)측에 접착제(35)를 통해서, 도 1과 같이 금속판으로 이루어진 스티프너(40)를 접착하고, 그에 따라서 스티프너를 갖는 TAB 테이프를 완성한다.
이러한 스티프너를 갖는 TAB 테이프에 의하면, 제작이 용이한 1 금속 TAB 테이프(20)와 접착제 층(5)을 통해서 접합한 구성의 2 금속 2 기판 TAB 테이프(10)를 이용하므로, 종래의 하나의 테이프 기판의 양면에 금속박을 갖는 테이프를 가공한 2금속 1 기판 TAB 테이프를 이용한 경우와 비교하여 매우 값싼 가격으로 제조할 수 있다.
본 스티프너를 갖는 TAB 테이프는, 상기와 같이 1 금속 TAB 테이프(20)의 비아용 접속 영역부(25)로부터 제 1 테이프 기판(1)의 비아 홀(12) 및 접착제 층(5)의 개구(13)를 통해서 제 2 금속용 테이프(3))의 금속 박층(14)으로 연장하는 블라인드 비아 홀(11)을 갖고, 그 블라인드 비아 홀(11) 내에 전기적 접속이 아직 행해지지 않았다. 그러나, 본 발명에 따른 스티프너를 갖는 TAB 테이프는, 상술한 것과 같은 실행 형태로 한정되는 것이 아니라, 1금속 TAB 테이프(20)용 접속 영역부(25)로부터 제 1 테이프 기판(1)의 비아 홀(12)과 접착제 층(5)의 개구(13)를 통해 제 2 금속용 테이프(30)의 금속 박층(14)으로 연장하는 블라인드 비아 홀(11)에 있어서 그 홀의 상부 에지의 접속 영역부(25)가 도전 수단에 의해 홀 하부의 금속 박층(14)의 일부와 전기적으로 접속되어 제품을 완성하도록 구성할 수도 있다. 또한, 블라인드 비아 홀(11)의 일부를 도전 수단과 비아용 접속 영역부(25)로 덮도록 구성할 수도 있고, 그렇게 덮힌 일부는 수지로 봉지하여 제품을 완성한다.
도 1은 납땜 볼(4)을 비아 홀(12)과 개구(13)로 이루어진 블라인드 비아 홀(11)에 용융 탑재하여서, 1금속 TAB 테이프(20) 바로 아래의 금속 박층(14)에 특정 전위를 제공하는 것이 가능해져서, 블라인드 비아 홀(11)에서 전기적 접속이 행해지는 구조를 나타낸 것이다.
도 3은 블라인드 비와 홀(11)의 상부 에지의 접속 영역부(25)와, 본딩 와이어(16)에 의해 접합 형태로 그 홀 하부의 금속 박층(14)의 일부를 전기적으로 접속하고, 이에 따라 접속된 부분을 몰딩 수지(17)로 봉지한다.
더욱이, 도 4는 상기 블라인드 비아 홀(11)의 홀 상에 회로 패턴(21)의 일부로서 플라잉 리드의 형태로 연장한 접속 리드부(18)를 설치하고, 이 접속 리드부(18)를 접착 기구에 의해 S 자형으로 절곡하고, 이렇게 절곡된 접속 리드부(18)를 접착 또는 용접에 의해 홀 하부의 금속 박층(14)의 부분을 고정한다. 도 4에서 참조번호 19는 접속 리드부(18)의 용접부를 나타낸다.
다음으로, 상기 2 금속 TAB 테이프(10)를 이용한 반도체 장치의 구성에 관하여 설명하겠다.
도 1에 도시한 반도체 장치는 다음의 방법에 따라 조립된다.
먼저, 상기 2 금속 TAB 테이프(10)를 이용하여, 스티프너(40)의 오목부(41)에 소자 고정제(9)를 통해서 반도체 장치(7)를 탑재한다. 그리고, 회로 패턴(21)의 신호 패드부(22)를, 이 신호 패드부(22)에 대응하는 반도체 장치(7)의 전극(71) 중 신호용 전극과 본딩 와이어(81)에 의해 접속하고, 회로 패턴(21)의 전원 링부(23)를, 이 전원 링부(23)에 대응하는 반도체 장치(7)의 전극 중 전원 전극과 본딩 와이어(83)에 의해 접속한다.
더욱이, 땜납 볼(4)을, 상기 비아 홀(12)과 개구(13)로 이루어진 블라인드 비아 홀(11)에 용융 탑재하여서, 홀의 상부 에지의 비아용 접속 영역부와 그 홀 하부의 금속 박층(14)의 일부 사이에 전기적 접속을 하여서, 특정 접지 전위를 1 금속 TAB 테이프(20) 바로 아래에 위치한 금속 박층(14)에 제공한다. 이것에 의해, 1 금속 TAB 테이프의 어느 한쪽 면의 회로 패턴의 리드간에 전자계 결합으로 인한 잡음 발생을 억제하고, 전파속도의 고속화를 꾀하는 것이 가능해진다.
또한, 금속 박층(14)에서 반도체 장치(7) 가까운 측의 부분 영역(금속 박층의 일부)을, 1금속 TAB 테이프(20) 바깥으로 노출시키고, 이 노출된 부분(32)을, 반도체 장치(7)의 전극 중 접지 전극과 본딩 와이어(81)에 의해 접속하여서, 반도체 장치(7)용 접지 라인을 금속 박층(14)과 블라인드 비아 홀(11)을 통해 접지 전위로 유도한다. 이에 의해, 고속 전송속도를 갖는 반도체 장치(7)의 동작 특성의 안정화를 얻을 수 있다.
반도체 칩(7)의 주변 영역에서 전기 접속을 보호하기 위해서, 몰딩 수지(100)는, 반도체 칩(7), 본딩 와이어(81, 82, 83), 회로 패턴 등을 봉지하여 그들을 봉한다. 이 점은, 후술하는 도 3 및 도 4에 도시된 반도체 장치와 마찬가지의 구성이다.
도 3에 도시한 반도체 장치는, 와이어 본딩을 할 수 있는 비아용 접속 영역부(25)를, 상기와 마찬가지로 블라인드 비아 홀(11)에 땜납 볼(4)을 용융 탑재하는 대신에 비아 홀(12)의 상부 에지 주위에 형성한다. 비아용 접속 영역부(25)를, 비아 하부의 금속 박층(14)의 일부와 접속하여, 이렇게 접속된 부를 마찬가지로 보호하기 위해 몰딩 수지(17)로 덮는다. 본 실시예에 의하면, 블라인드 비아 홀(11)의 전기적 접속을 본딩 와이어(16)에 의해 하고, 이렇게 와이어 본딩에 의한 그 접속은, 회로 패턴(21)과 장치 전극(71)을 접속하기 위한 와이어 본딩 공정의 일부로서 실행할 수도 있다.
도 4에 도시된 반도체 장치는, 비아 홀(12)에 형성된 회로 패턴(21)의 일부로서 플라잉 리드의 형태로 연장하는 접속 리드부(18)를 본딩 기구에 의해 S자형으로 절곡하고, 이렇게 절곡된 접속 리드부(18)를, 상기와 마찬가지로 블라인드 비아 홀(11)에 땜납 볼(4)을 용융 탑재하는 대신에 접착 또는 용접에 의해 그 홀 하부의 금속 박층(14) 부분에 고정한다. 이것에 의해, 본 실시예에 의하면, 본딩 와이어를 사용하지 않고, 또한, 금속 박층 측 상에 하나의 본딩 부분만 설치하는 것이 충분하다.
상술한 것처럼, 본 발명에 의하면 다음과 같은 우수한 이점이 있다.
(1) 청구항 1∼3에 기재된 것과 같은 스티프너를 갖는 TAB 테이프에 의하면,
제작이 용이한 1 금속 TAB 테이프와, 절연막으로 이루어진 제 2 테이프 기판의 어느 한쪽 면에 금속 박층을 설치한 제 2 금속용 테이프를, 접착제 층을 통해서 접착한 구조를 갖는 2 금속 2 기판 TAB 테이프를 이용하기 때문에, 종래의 2금속 TAB 테이프를 이용한 경우와 비교하여 매우 값싸게 제조할 수 있다.
또한, 이 스티프너를 갖는 TAB 테이프는, 제 1 테이프 기판의 어느 한쪽 면에 회로 패턴의 일부인 비아용 접속 영역부를 설치하고, 그 다른 쪽 면에 금속 박층의 일부를 설치하며, 비아용 접속 영역부로부터 제 1 테이프 기판의 비아 홀과 접착제 층의 개구를 통해 금속 박층에 이르도록 연장하는 블라인드 비아 홀이 정의되어 있다. 따라서, 비아 홀의 상부 에지에서 비아용 접속 영역부를, 블라인드 비아 홀에서의 홀 하부의 금속 박층의 일부와 전기적으로 접속할 때, 금속 박층의 전위는 접지 전위로 떨어질 수 있다.
(2) 청구항 4 내지 6에 기재된 것과 같은 반도체 장치에 의하면, 제작하기 용이한 1금속 TAB 테이프를, 접착제를 통해 제 2 금속용 테이프와 접착하는 구조를 갖는 2 금속 및 2 기판으로부터 제공된 스티프너를 갖는 TAB 테이프를 사용하여서, 종래의 2 금속 TAB 테이프를 사용하는 경우와 비교하여 매우 값싸게 제작할 수 있다.
또한, 본 발명은, 특정 전기 전위를, 전기적 접속을 통해 비아 홀 및 개구로 이루어진 블라인드 비아 홀에서와 마찬가지로 땜납 볼을 용융 탑재하거나, 또는 그홀 하부의 금속 박층 주위에 접속 영역부를 와이어 본딩하거나, 접속 리드부를 용접하여서 1금속 TAB 테이프 바로 아래에 위치한 금속 박층에 인가하는 구성을 제공한다. 그러므로, 회로 패턴의 리드간의 전자계 결합으로 인한 잡음 발생을 억제할 수 있고, 종래의 2 금속 및 1 기판 TAB 테이프를 사용하는 경우와 것들과 동등한 전기신호의 전송속도의 고속화와 동등한 신뢰성을 꾀할 수 있다.
게다가, 본 발명은 금속 박층의 반도체 장치에 가까운 측의 부분 영역을, 1 금속 TAB 테이프 영역 외로 노출하고, 이 노출된 부분을 와이어 본딩에 의해 반도체 장치의 전극과 접속하는 구성을 제공한다. 이에 의해, 반도체 장치의 접지 라인을 상기 금속 박층과 블라인드 비아 홀을 통해 접지 전위로 이끌 수 있다. 따라서, 이점에서, 전송속도의 고속화 및 동작특성의 안정화를 얻을 수 있다.
본 발명의 사상 또는 필수적인 특징을 벗어남이 없이 다른 특정 형태로 본 발명을 실시할 수 있는 것은 당업자들은 알 수 있을 것이다.
그러므로, 상기 개시된 실시예는, 예시하려고 하는 모든 면에서 생각할 수 있고 제한적이지 않다. 본 발명의 범위는 상술한 설명이라기 보다는 첨부된 청구범위로 나타내고, 본 발명의 의미와 동등한 범위 내에서 일어나는 모든 변경을 포괄할 것이다.

Claims (6)

  1. 절연막으로 이루어진 제 1 테이프 기판의 어느 한쪽 면에 신호 회로를 포함하는 회로 패턴을 형성하고,
    상기 회로 패턴의 일부를 절연막으로 덮고,
    전기 접속에 필요한 접속영역중 하나이고 절연막으로 덮여 있지 않은 비아용 접속 영역부 상에 상기 제 1 테이프 기판을 관통하는 비아 홀을 설치하여 1 금속 TAB 테이프를 구성하고,
    상기 1 금속 TAB 테이프를, 상기 제 2 금속용 테이프의 금속 박층을 상기 제 1 테이프 기판의 대향면에 위치하도록, 상기 비아 홀에 대응하는 개구가 정의된 위의 접착제 층을 통해 절연막으로 이루어진 제 2 테이프 기판의 어느 한쪽 면에 금속 박층을 설치하여 얻어진 제 2 금속용 테이프와 접착하고,
    상기 1 금속 TAB 테이프로 덮여 있지 않은 와이어 본딩을 위한 노출부를 상기 본딩 동작의 경우에 상기 금속 박층에 남기며,
    금속판으로 이루어진 스티프너를, 접착제를 통해 상기 본딩 동작에 의해 얻어진 2 금속 및 2 기판용 테이프의 측에 접착한 것을 특징으로 하는 스티프너를 갖는 TAB 테이프.
  2. 제 1 항에 있어서,
    상기 블라인드 비아 홀의 상부 에지 위에 바아용 접속 영역부를, 제 1 테이프 기판의 비아 홀과 상기 접착제 층의 개구를 통해 상기 1 금속 TAB 테이프의 비아용 접속 영역부로부터 상기 제 2 금속용 테이프의 금속 박층에 이르도록 연장하는 상기 블라인드 비아 홀의 도전 수단에 의해 홀 하부의 금속 박층의 일부와 전기적으로 접속한 것을 특징으로 하는 스티프너를 갖는 TAB 테이프.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 블라인드 비아 홀의 일부를, 수지로 봉지하여 상기 도전 수단과 비아용 접속 영역부를 덮은 것을 특징으로 하는 스티프너를 갖는 TAB 테이프.
  4. 어느 한쪽 면에 회로 패턴을 갖고, 그 일부에 펀치 가공 등에 의해 비아 홀이 천공된 1 금속 TAB 테이프 바로 아래 부분에, 마찬가지로 상기 비아 홀에 대응하는 개구가 설치된 접착제 층을 통해서 가공하는, 금속 박층을 갖는 절연막을 접착하고, 이 얻어진 1 금속 TAB 테이프에 접착제를 통해서 스티프너를 접착하고, 상기 스티프너 위에 상기 반도체 장치를 탑재하고,
    상기 비아 홀과 상기 개구로 이루어진 블라인드 비아 홀에 땜납 볼을 용융 탑재하여, 1 금속 TAB 테이프 바로 아래에 위치한 상기 금속 박층에 특정 전위를 공급하고,
    상기 1 금속 TAB 테이프의 경계로부터 상기 반도체 장치에 가까운 측의 금속 박층의 부분 영역을 노출시키고,
    상기 노출된 부분을 본딩 와이어에 의해 반도체 장치의 전극과 접속한 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 비아 홀의 상부 에지 주위에 와이어 본딩을 할 수 있는 비아용 접속 영역부를 형성하고,
    접속 영역부를 본딩 와이어에 의해 그 홀 하부의 금속 박층(동박)의 일부와 접속하고,
    상기 접속된 부를 상기 블라인드 비아 홀에 땜납 볼을 용융 탑재하는 대신에 수지로 덮은 것을 특징으로 하는 반도체 장치.
  6. 제 4 항에 있어서,
    상기 회로 패턴의 일부로서 상기 비아 홀 위에 접속 리드부를 연장시키고,
    상기 접속 리드부를 절곡하며,
    그 절곡된 상기 접속 리드부를, 상기 블라인드 비아 홀에 땜납 볼을 용융 탑재하는 대신에 접착 또는 용접에 의해 상기 홀 하부의 금속 박층의 일부에 고정한것을 특징으로 하는 반도체 장치.
KR1020010037910A 2000-06-29 2001-06-29 스티프너를 갖는 테이프 자동화 접착 테이프 및 이를이용한 반도체 장치 KR20020002282A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000201424A JP2002016175A (ja) 2000-06-29 2000-06-29 スティフナ付きｔａｂテープ及びそれを用いた半導体装置
JP2000-201424 2000-06-29

Publications (1)

Publication Number Publication Date
KR20020002282A true KR20020002282A (ko) 2002-01-09

Family

ID=18699120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037910A KR20020002282A (ko) 2000-06-29 2001-06-29 스티프너를 갖는 테이프 자동화 접착 테이프 및 이를이용한 반도체 장치

Country Status (5)

Country Link
US (1) US6509643B2 (ko)
JP (1) JP2002016175A (ko)
KR (1) KR20020002282A (ko)
SG (1) SG91371A1 (ko)
TW (1) TW536762B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030077784A (ko) * 2002-03-27 2003-10-04 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지
KR100833941B1 (ko) * 2002-06-08 2008-05-30 삼성테크윈 주식회사 티비지에이 반도체 패키지

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740962B1 (en) * 2000-02-24 2004-05-25 Micron Technology, Inc. Tape stiffener, semiconductor device component assemblies including same, and stereolithographic methods for fabricating same
KR20020065705A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
US6808959B2 (en) * 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
US7064447B2 (en) 2001-08-10 2006-06-20 Micron Technology, Inc. Bond pad structure comprising multiple bond pads with metal overlap
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
JP3915630B2 (ja) * 2002-08-26 2007-05-16 日立電線株式会社 Ｔａｂテープ及びその製造方法並びにそれを用いた半導体装置
US7323772B2 (en) 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
CN100372084C (zh) * 2003-09-04 2008-02-27 美龙翔微电子科技（深圳）有限公司 热增强型球栅阵列集成电路封装基板制造方法及封装基板
US7061085B2 (en) * 2003-09-19 2006-06-13 Micron Technology, Inc. Semiconductor component and system having stiffener and circuit decal
US7701071B2 (en) * 2005-03-24 2010-04-20 Texas Instruments Incorporated Method for fabricating flip-attached and underfilled semiconductor devices
JP4615388B2 (ja) * 2005-07-25 2011-01-19 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
TWI327363B (en) * 2006-11-17 2010-07-11 Unimicron Technology Corp Carrier structure for semiconductor chip and method for manufacturing the same
JP2009016626A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
US8013439B2 (en) * 2008-06-30 2011-09-06 Intel Corporation Injection molded metal stiffener for packaging applications
JP2010108980A (ja) * 2008-10-28 2010-05-13 Elpida Memory Inc 半導体装置
TWI394258B (zh) * 2008-11-11 2013-04-21 Cyntec Co Ltd 晶片封裝結構及其製作方法
US9601434B2 (en) * 2010-12-10 2017-03-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure
US9576873B2 (en) * 2011-12-14 2017-02-21 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with routable trace and method of manufacture thereof
JP2019067873A (ja) * 2017-09-29 2019-04-25 太陽誘電株式会社 回路基板及び回路モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3196379B2 (ja) * 1992-11-09 2001-08-06 住友金属工業株式会社 多層ｔａｂテープ
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JPH08213732A (ja) 1994-10-31 1996-08-20 Hewlett Packard Co <Hp> 多層集積回路パッケージおよびその製造方法
JP2755252B2 (ja) * 1996-05-30 1998-05-20 日本電気株式会社 半導体装置用パッケージ及び半導体装置
JP2825084B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置およびその製造方法
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
KR20010099684A (ko) * 1998-10-14 2001-11-09 스프레이그 로버트 월터 상호 연결된 접지면이 있는 테이프 볼 그리드 어레이
KR100343284B1 (ko) * 2000-06-23 2002-07-15 윤종용 반도체소자의 본딩패드 구조체 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030077784A (ko) * 2002-03-27 2003-10-04 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지
KR100833941B1 (ko) * 2002-06-08 2008-05-30 삼성테크윈 주식회사 티비지에이 반도체 패키지

Also Published As

Publication number Publication date
US20020017716A1 (en) 2002-02-14
US6509643B2 (en) 2003-01-21
JP2002016175A (ja) 2002-01-18
TW536762B (en) 2003-06-11
SG91371A1 (en) 2002-09-17

Similar Documents

Publication Publication Date Title
KR20020002282A (ko) 스티프너를 갖는 테이프 자동화 접착 테이프 및 이를이용한 반도체 장치
US5895967A (en) Ball grid array package having a deformable metal layer and method
US4949224A (en) Structure for mounting a semiconductor device
US5060052A (en) TAB bonded semiconductor device having off-chip power and ground distribution
US4949225A (en) Circuit board for mounting electronic components
KR19990072580A (ko) 반도체장치,반도체장치용기판및이들의제조방법및전자기기
JPH1041434A (ja) 半導体装置およびその製造方法
JPH07231048A (ja) 半導体パッケージ装置
JP2825084B2 (ja) 半導体装置およびその製造方法
JP3437477B2 (ja) 配線基板および半導体装置
JP2000138317A (ja) 半導体装置及びその製造方法
WO1996004682A1 (en) Electronic circuit package
JPS61137335A (ja) 半導体装置
JP2803656B2 (ja) 半導体装置
JPH09326450A (ja) 半導体装置およびその製造方法
JP2002057238A (ja) 集積回路パッケージ
JP2620611B2 (ja) 電子部品搭載用基板
JP4178744B2 (ja) 半導体素子搭載用テープとそれを用いた半導体装置
JP2001110936A (ja) 半導体装置
JP2004153179A (ja) 半導体装置および電子装置
JP2001358250A (ja) 半導体装置
JPH09246416A (ja) 半導体装置
JPH07183425A (ja) 半導体装置とその製造方法
JPH10150065A (ja) チップサイズパッケージ
JP3254406B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid