JP4615388B2 - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP4615388B2 JP4615388B2 JP2005213948A JP2005213948A JP4615388B2 JP 4615388 B2 JP4615388 B2 JP 4615388B2 JP 2005213948 A JP2005213948 A JP 2005213948A JP 2005213948 A JP2005213948 A JP 2005213948A JP 4615388 B2 JP4615388 B2 JP 4615388B2
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- semiconductor package
- tape carrier
- carrier
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Crystal Display)の実装用として採用されている。
図1は、本発明の第1実施例に係る半導体パッケージに使用されるCOF用フィルムキャリア10の構成を示す平面図である。図2は、図1のX1−X1方向の断面図である。図3は、図2の一部(破線による楕円で囲まれた範囲)の構成を示す平面図である。図4は、図3のA1−A1方向の断面図(A)及び、B1−B1方向の断面図(B)である。図1に示すように、COF用フィルムキャリア10は、厚さ約38μm程度の基材(フィルム)12の上に、金属配線材からなる入力端子18と出力端子20が形成されている。基材(フィルム)12上には、半導体チップを(60)を搭載するための開口部24が形成されている。金属配線材は、入力端子18、出力端子20及びインナーリード26に対応する箇所以外の領域が、レジスト14によって保護されている。なお、図1に示されるCOF用フィルムキャリアの全体的な構成(インナーリードの構造除く)は、後に示す第2〜第4実施例についても同様に適用される。
図13は、本発明の第2実施例に係る半導体パッケージに使用されるTCP用テープキャリアの構成を示す平面図であり、半導体チップ60をボンディングした状態を示す。図14は、図13のY2−Y2方向の断面図である。なお、本実施例において、上述した第1実施例と同一又は対応する構成要素については同一の参照符号を付し、重複した説明を省略する。
図19は、本発明の第3実施例に係る半導体パッケージに使用されるTCP用テープキャリアの一部の構成を示す平面図である。図20は、図19のA6−A6方向の断面図(A)及び、B6−B6方向の断面図(B)である。なお、本実施例において、上述した第1及び第2実施例と同一又は対応する構成要素については同一の参照符号を付し、重複した説明を省略する。
図27は、本発明の第4実施例に係るTCP用テープキャリアに半導体チップ60をボンディングした状態を示す部分平面図である。図28は、図27のA9−A9方向の断面図である。なお、本実施例において、上述した第1〜第3実施例と同一又は対応する構成要素については同一の参照符号を付し、重複した説明を省略する。本実施例に係るTCP用テープキャリア(40)の構造は、第2実施例のテープキャリアと基本的には同一である。厚さ約75μm程度の基材(テープ)42の上に、図示しない金属配線材からなる入力端子と出力端子が形成されている。基材42には、半導体チップを(60)を搭載するための開口部54が形成されている。金属配線材は、入力端子、出力端子及びインナーリード156に対応する箇所以外の領域が、レジスト44によって保護されている。
12 基材
18 入力端子
20 出力端子
26,126,226,326 インナーリード
26a,126a,226a,326a 屈曲部
40 TCP用テープキャリア
42 基材
48 入力端子
50 出力端子
56 インナーリード
56a,156a 凹部
60 半導体チップ
62 バンプ
Claims (16)
- 第1及び第2の面を有するTCP(テープ・キャリア・パッケージ)用のテープキャリアと;
前記テープキャリアの第1の面側に設けられた第1のインナーリードと;
第1及び第2の面を有するCOF(チップ・オン・フィルム)用のフィルムキャリアと;
前記フィルムキャリアの第1の面側に設けられた第2のインナーリードと;
前記第1及び第2のインナーリードに連結された半導体チップとを備え、
前記テープキャリア及び前記フィルムキャリアの第1の面同士が対向するように配置され、前記第1及び第2のインナーリードが絶縁された状態で立体的に交差し、
前記第1及び第2のインナーリードの少なくとも一方において、当該インナーリード同士が交差する位置に凹部が形成されていることを特徴とする半導体パッケージ。 - 前記第1及び第2の配線の少なくとも一方が、S字又はZ字状に屈曲しており、当該屈曲部が他方の配線と交差することを特徴とする請求項1に記載の半導体パッケージ。
- 第1及び第2の面を有するTCP(テープ・キャリア・パッケージ)用のテープキャリアと;
前記テープキャリアの第1の面側に設けられた第1のインナーリードと;
第1及び第2の面を有するCOF(チップ・オン・フィルム)用のフィルムキャリアと;
前記フィルムキャリアの第1の面側に設けられた第2のインナーリードと;
前記第1及び第2のインナーリードに連結された半導体チップとを備え、
前記テープキャリアの第1の面と前記フィルムキャリアの第1の面同士が対向するように配置され、前記第1及び第2のインナーリードが絶縁された状態で立体的に交差し、
前記第1及び第2のインナーリードの少なくとも一方が、他方のインナーリードと交差する位置に凹部が形成されていることを特徴とする半導体パッケージ。 - 前記第1のインナーリードには、前記第2のインナーリードと交差する位置に凹部が形成され、
前記第1及び第2のインナーリードは、1対1で交差することを特徴とする請求項3に記載の半導体パッケージ。 - 前記第1のインナーリードには、前記第2のインナーリードと交差する位置に凹部が形成され、
前記第2のインナーリードの1本は、前記第1のインナーリードの複数本と交差することを特徴とする請求項4に記載の半導体パッケージ。 - 前記第1及び第2のインナーリードの少なくとも一方が、S字又はZ字状に屈曲しており、当該屈曲部が他方のインナーリードと交差することを特徴とする請求項3乃至5の何れか一項に記載の半導体パッケージ。
- 前記第1のインナーリードには、前記第2のインナーリードと交差する位置に凹部が形成され、
前記第2のインナーリードは、X字状の交差部を有し、
当該交差部が前記第1のインナーリードの凹部に対向することを特徴とする請求項3に記載の半導体パッケージ。 - 前記第1及び第2のインナーリードには、前記交差する位置に各々凹部が形成され、
これら凹部同士が対向するように配置されることを特徴とする請求項3乃至7の何れか一項に記載の半導体パッケージ。 - 請求項3乃至8の何れか一項に記載の半導体パッケージに使用されるTCP(テープ・キャリア・パッケージ)用のテープキャリア。
- 請求項3乃至8の何れか一項に記載の半導体パッケージに使用されるCOF(チップ・オン・フィルム)用のフィルムキャリア。
- 半導体パッケージの製造方法において、
TCP(テープ・キャリア・パッケージ)用のテープキャリアの第1の面側に第1のインナーリードを形成する工程と;
前記第1のインナーリードに半導体チップを連結する工程と;
COF(チップ・オン・フィルム)用のフィルムキャリアの第1の面側に第2のインナーリードを形成する工程と;
前記第1及び第2のインナーリードが絶縁された状態で立体的に交差するように、前記テープキャリアの第1の面と前記フィルムキャリアの第1の面同士が対向するように重ね合わせる工程と;
前記第1及び第2のインナーリードの少なくとも一方に、他方のインナーリードと交差する位置に凹部を形成する工程とを含み、
これによって、前記第1及び第2のインナーリードが絶縁された状態で立体的に交差することを特徴とする半導体パッケージの製造方法。 - 前記第1のインナーリードにおいて、前記第2のインナーリードと交差する位置に凹部を形成し、
前記第1及び第2のインナーリードが1対1で交差するように、前記テープキャリア及び前記フィルムキャリアを重ね合わせることを特徴とする請求項11に記載の半導体パッケージの製造方法。 - 前記第1のインナーリードにおいて、前記第2のインナーリードと交差する位置に凹部を形成し、
前記第2のインナーリードの1本が前記第1のインナーリードの複数本と交差するように、前記テープキャリア及び前記フィルムキャリアを重ね合わせることを特徴とする請求項11に記載の半導体パッケージの製造方法。 - 前記第1及び第2のインナーリードの少なくとも一方をS字又はZ字状に屈曲させる工程を更に含み、
当該屈曲部を他方のインナーリードと交差させることを特徴とする請求項11乃至13の何れか一項に記載の半導体パッケージの製造方法。 - 前記第1のインナーリードにおいて、前記第2のインナーリードと交差する位置に凹部を形成し、
前記第2のインナーリードは、X字状の交差部を有するように成形し、
当該交差部が前記第1のインナーリードの凹部に対向するように、前記テープキャリア及び前記フィルムキャリアを重ね合わせることを特徴とする請求項11に記載の半導体パッケージの製造方法。 - 前記第1及び第2のインナーリードにおいて、前記交差する位置に各々凹部を形成し、
これら凹部同士が対向するように、前記テープキャリア及び前記フィルムキャリアを重ね合わせることを特徴とする請求項11乃至15の何れか一項に記載の半導体パッケージの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005213948A JP4615388B2 (ja) | 2005-07-25 | 2005-07-25 | 半導体パッケージ及びその製造方法 |
US11/492,220 US7474007B2 (en) | 2005-07-25 | 2006-07-25 | Semiconductor package |
US12/314,068 US7811864B2 (en) | 2005-07-25 | 2008-12-03 | Method of fabricating semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005213948A JP4615388B2 (ja) | 2005-07-25 | 2005-07-25 | 半導体パッケージ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007035752A JP2007035752A (ja) | 2007-02-08 |
JP4615388B2 true JP4615388B2 (ja) | 2011-01-19 |
Family
ID=37794671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005213948A Expired - Fee Related JP4615388B2 (ja) | 2005-07-25 | 2005-07-25 | 半導体パッケージ及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7474007B2 (ja) |
JP (1) | JP4615388B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007125939A1 (ja) * | 2006-04-27 | 2007-11-08 | Neomax Materials Co., Ltd. | 配線接続用クラッド材及びそのクラッド材から加工された配線接続部材 |
WO2011045990A1 (ja) * | 2009-10-14 | 2011-04-21 | シャープ株式会社 | 表示装置 |
JP5817834B2 (ja) * | 2011-10-18 | 2015-11-18 | 富士電機株式会社 | 半導体装置および半導体装置製造方法 |
KR102471275B1 (ko) * | 2019-01-24 | 2022-11-28 | 삼성전자주식회사 | 칩 온 필름(cof) 및 이의 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07176572A (ja) * | 1993-12-20 | 1995-07-14 | Hitachi Cable Ltd | 多層配線tab用テープキャリアおよびこれを用いた半導体装置 |
JP2000323205A (ja) * | 1999-05-14 | 2000-11-24 | Japan Aviation Electronics Industry Ltd | 電気的接続構造及びその形成方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US652514A (en) * | 1899-09-11 | 1900-06-26 | Emma Cadwallader Guild | Alloy. |
US5854085A (en) * | 1992-06-04 | 1998-12-29 | Lsi Logic Corporation | Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same |
US6239384B1 (en) * | 1995-09-18 | 2001-05-29 | Tessera, Inc. | Microelectric lead structures with plural conductors |
US5854512A (en) * | 1996-09-20 | 1998-12-29 | Vlsi Technology, Inc. | High density leaded ball-grid array package |
US6525414B2 (en) * | 1997-09-16 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a wiring board and semiconductor elements mounted thereon |
US6300168B1 (en) * | 1999-01-07 | 2001-10-09 | Sony Corp | Method of manufacturing a semiconductor device |
WO2000070677A1 (fr) * | 1999-05-14 | 2000-11-23 | Seiko Epson Corporation | Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique |
JP2001013883A (ja) * | 1999-06-30 | 2001-01-19 | Fujitsu Ltd | ドライバic実装モジュール及びそれを使用した平板型表示装置 |
JP2002016175A (ja) * | 2000-06-29 | 2002-01-18 | Hitachi Cable Ltd | スティフナ付きtabテープ及びそれを用いた半導体装置 |
US6664618B2 (en) * | 2001-05-16 | 2003-12-16 | Oki Electric Industry Co., Ltd. | Tape carrier package having stacked semiconductor elements, and short and long leads |
KR100546364B1 (ko) * | 2003-08-13 | 2006-01-26 | 삼성전자주식회사 | 유연성 필름을 이용한 반도체 패키지 및 그 제조방법 |
DE102005039165B4 (de) * | 2005-08-17 | 2010-12-02 | Infineon Technologies Ag | Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung |
-
2005
- 2005-07-25 JP JP2005213948A patent/JP4615388B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-25 US US11/492,220 patent/US7474007B2/en not_active Expired - Fee Related
-
2008
- 2008-12-03 US US12/314,068 patent/US7811864B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07176572A (ja) * | 1993-12-20 | 1995-07-14 | Hitachi Cable Ltd | 多層配線tab用テープキャリアおよびこれを用いた半導体装置 |
JP2000323205A (ja) * | 1999-05-14 | 2000-11-24 | Japan Aviation Electronics Industry Ltd | 電気的接続構造及びその形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007035752A (ja) | 2007-02-08 |
US7474007B2 (en) | 2009-01-06 |
US7811864B2 (en) | 2010-10-12 |
US20070102825A1 (en) | 2007-05-10 |
US20090093091A1 (en) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4014912B2 (ja) | 半導体装置 | |
TW301793B (ja) | ||
JP6125332B2 (ja) | 半導体装置 | |
JPH10209210A (ja) | 半導体装置及びその製造方法並びにその検査方法 | |
JP2005203497A (ja) | 半導体装置およびその製造方法 | |
JP4615388B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2004103843A (ja) | 電子素子およびその電子素子を用いた電子装置 | |
JP6643213B2 (ja) | リードフレーム及びその製造方法と電子部品装置 | |
CN211792240U (zh) | 芯片封装构造及其电路板 | |
JP2006229018A (ja) | テープキャリア基板およびその製造方法および半導体装置 | |
JP3833669B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US10455706B2 (en) | Resin substrate, component mounted resin substrate, and method of manufacturing component mounted resin substrate | |
CN107924847A (zh) | 安装结构以及模块 | |
JP2007201044A (ja) | 電子デバイス | |
JP2004095885A (ja) | 半導体装置及びその製造方法 | |
JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
JP4692719B2 (ja) | 配線基板、半導体装置及びその製造方法 | |
JP2001189347A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
JP3218724B2 (ja) | 半導体素子実装体及びその製造方法 | |
JP2005109377A (ja) | 半導体装置およびその製造方法 | |
JP2004363319A (ja) | 実装基板及び半導体装置 | |
JP7410898B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JPH02153557A (ja) | 樹脂封止型半導体装置 | |
JP3275647B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
JP6347605B2 (ja) | 圧電発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080304 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101020 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |