JP4615388B2 - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP4615388B2
JP4615388B2 JP2005213948A JP2005213948A JP4615388B2 JP 4615388 B2 JP4615388 B2 JP 4615388B2 JP 2005213948 A JP2005213948 A JP 2005213948A JP 2005213948 A JP2005213948 A JP 2005213948A JP 4615388 B2 JP4615388 B2 JP 4615388B2
Authority
JP
Japan
Prior art keywords
inner lead
semiconductor package
tape carrier
carrier
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005213948A
Other languages
English (en)
Other versions
JP2007035752A (ja
Inventor
一明 吉池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2005213948A priority Critical patent/JP4615388B2/ja
Priority to US11/492,220 priority patent/US7474007B2/en
Publication of JP2007035752A publication Critical patent/JP2007035752A/ja
Priority to US12/314,068 priority patent/US7811864B2/en
Application granted granted Critical
Publication of JP4615388B2 publication Critical patent/JP4615388B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

この発明は、半導体パッケージ及びその製造方法に関する。更に詳しくは、TCP(テープ・キャリア・パッケージ)の構造及びその製造方法に関する。
ICの集積度が高くなるにつれて、半導体パッケージにおける配線の本数も増加する傾向にある。これに伴い、半導体パッケージの小型化、薄型化の要請が大きい。現在では、基板への実装の合理化を図るため、フラットパッケージよりも更に薄くできるTAB構造が開発・実用化されている。TABによって作られたパッケージは、TCP(テープ・キャリア・パッケージ)と呼ばれ、高密度表面実装を可能とする。TAB構造は、例えば、LCD(Liquid
Crystal Display)の実装用として採用されている。
しかしながら、TCPを用いた場合でも金属配線の高密度化に限界がある。また、一層配線構造では配線設計(入出力端子の設計)の制約が多い。
本発明は、上記のような状況に鑑みて成されたものであり、配線の高密度化及び、配線設計の自由度の向上を図り得る半導体パッケージを提供することを目的とする。
本発明の第1の態様に係る半導体パッケージは、第1及び第2の面を有する第1の基体と;前記第1の基体の第1の面側に設けられた第1の配線と;第1及び第2の面を有する第2の基体と;前記第2の基体の第1の面側に設けられた第2の配線と;前記第1及び第2の配線に連結された半導体チップとを備える。そして、前記第1及び第2の基体の第1の面同士が対向するように配置し、前記第1及び第2の配線が絶縁された状態で立体的に交差させる。
前記第1及び第2の基体は、例えば、絶縁材料からなるシート状のものを使用することができる。第1及び第2の配線は、例えば、金属製の導電性材料によって成形することができる。前記第1及び第2の配線の絶縁方法としては、絶縁材料を介在させる方法の他、空間を形成して絶縁する方法が適用可能である。
好ましくは、前記第1及び第2の配線の少なくとも一方において、当該配線同士が交差する位置に凹部を形成する。また、前記第1及び第2の配線の少なくとも一方を、S字又はZ字状に屈曲させ、当該屈曲部が他方の配線と交差する構造とする。
好ましくは、前記第1及び第2の基体は、TCP(テープ・キャリア・パッケージ)用のテープキャリア及びCOF(チップ・オン・フィルム)用のフィルムキャリアとすることができる。この場合、前記第1及び第2の配線はインナーリードとなる。
本発明の第2の態様に係る半導体パッケージの製造方法は、TCP(テープ・キャリア・パッケージ)用のテープキャリアの第1の面側に第1のインナーリードを形成する工程と;前記第1のインナーリードに半導体チップを連結する工程と;COF(チップ・オン・フィルム)用のフィルムキャリアの第1の面側に第2のインナーリードを形成する工程と;前記第1及び第2のインナーリードが絶縁された状態で立体的に交差するように、前記テープキャリアの第1の面と前記フィルムキャリアの第1の面同士が対向するように重ね合わせる工程とを含む。
以下、本発明を実施するための最良の形態について、実施例を用いて詳細に説明する。以下の実施例においては、TCPとCOFを組み合わせた新規なパッケージ構造により、三次元的な配線を実現している。
[第1実施例]
図1は、本発明の第1実施例に係る半導体パッケージに使用されるCOF用フィルムキャリア10の構成を示す平面図である。図2は、図1のX1−X1方向の断面図である。図3は、図2の一部(破線による楕円で囲まれた範囲)の構成を示す平面図である。図4は、図3のA1−A1方向の断面図(A)及び、B1−B1方向の断面図(B)である。図1に示すように、COF用フィルムキャリア10は、厚さ約38μm程度の基材(フィルム)12の上に、金属配線材からなる入力端子18と出力端子20が形成されている。基材(フィルム)12上には、半導体チップを(60)を搭載するための開口部24が形成されている。金属配線材は、入力端子18、出力端子20及びインナーリード26に対応する箇所以外の領域が、レジスト14によって保護されている。なお、図1に示されるCOF用フィルムキャリアの全体的な構成(インナーリードの構造除く)は、後に示す第2〜第4実施例についても同様に適用される。
図2は、図1の破線による楕円で囲まれた範囲16に対応する。金属配線(18,20,26)は、例えば、キャスティング法やメッキ法等によって基材12上に直接形成される。金属配線(18,20,26)の厚さは、約8μm程度であり、レジスト14の厚さは約25μm程度である。
図3に示すように、インナーリード26は、S字状又は階段状に成形され、開口部24側に直線的に延びる直線部と屈曲部(傾斜部)26aを有する形状となっている。インナーリードの形状は、Z字状等の他の形状を採用することも可能である。インナーリード26の屈曲部26aは、一般的なパターンニングによって成形することができる。すなわち、予め屈曲部26aを有するインナーリード26の配線パターンを用意し、そのパターンを用いてインナーリード26を基材12上に形成する。なお、このような方法は、例示であり、後に説明する第2〜第4実施例についても同様に適用可能である。
図5は、第1実施例に係る半導体パッケージに使用されるTCP用テープキャリア40の構成を示す平面図である。図6は、図1のX2−X2方向の断面図である。図7は、図6の一部(破線による楕円で囲まれた範囲)の構成を示す平面図である。図8は、図7のA2−A2方向の断面図(A)及び、B2−B2方向の断面図(B)である。図5に示すように、TCP用テープキャリア40は、厚さ約75μm程度の基材(テープ)42の上に、金属配線材からなる入力端子48と出力端子50が形成されている。基材42には、半導体チップを(60)を搭載するための開口部54が形成されている。金属配線材は、入力端子48、出力端子50及びインナーリード56に対応する箇所以外の領域が、レジスト44によって保護されている。なお、図5に示されるTCP用テープキャリアの全体的な構成は、後に示す第2〜第4実施例についても同様に適用される。図6は、図5の破線による楕円で囲まれた範囲46に対応する。金属配線(48,50,56)は、接着剤58によって基材42上に接着される。金属配線(48,50,56)の厚さは、約15μm程度であり、レジスト44の厚さは約25μm程度、接着剤58の厚さは約12μm程度である。
図6、図7及び図8に示すように、複数本のインナーリード56の各々には、凹部56aが形成されている。インナーリード56は、開口部54側に直線的に延びる形状となっている。凹部56aの位置は、後の組み立て工程において、COF用フィルムキャリア10のインナーリード26の屈曲部26aに対応する(交差する)位置となる。また、凹部56aは基材42の上に位置することが好ましい。基材42から突出した位置に凹部56aを形成した場合には、インナーリード26との交差部の垂直方向(図の上下方向)の位置が不安定となる恐れがある。
インナーリード56上の凹部56aの成形に際しては、(1)凹部56aに対応した金型を作成し、プレス加工によってインナーリード56に凹部56aを成形する方法が採用可能である。また、(2)TCP用テープキャリア40のパターン作成の際に、インナーリード56を含むパターンを成形後、凹部56aに対応する領域のマスクのみを除去し、エッチングによって凹部56aを形成する(除去する)ことができる。あるいは、(3)金属配線材を2枚用意し、1枚目をパターンニングして金属配線を形成した後、導電性の接着剤を用いて1枚目の金属配線の上に2枚目の金属配線材を重ねてパターニングする。2枚目の金属配線材を重ねてパターニングするときに、凹部56aに対応する領域を除いて配線パターンを形成する。以上のような3つの方法は、例示であり、後に説明する第2〜第4実施例についても同様に適用可能である。また、第3実施例の場合には、COF用フィルムキャリア10のインナーリードへの凹部の成形にも適用可能である。
図9は、TCP用テープキャリア40に半導体チップ60をボンディング(インナー・リード・ボンディング)した状態を示す部分平面図である。図10は、図9のY1−Y1方向の断面図である。半導体チップ60にはバンプ62が形成され、そのバンプ62に対してインナーリード56の先端を熱圧着によって接続する。
図11は、TCP用テープキャリア40に半導体チップをボンディング60した後、更にCOF用フィルムキャリア10を搭載した状態を示す部分平面図である。説明の便宜上、図11において、COF用フィルムキャリア10は、インナーリード26以外の構成要素を省略して示す。図12は、図11のA3−A3方向の断面図(A)、B3−B3方向の断面図(B)及び、C3−C3方向の断面図(C)である。TCP用テープキャリア40に半導体チップ60をボンディングした後、図1〜図4に示すCOF用フィルムキャリア10を、裏返した状態で搭載する。COF用フィルムキャリア10のインナーリード26の先端を半導体チップ60に形成されたバンプ62に対して熱圧着によって接続する。このとき、TCP用テープキャリア40のインナーリード56に形成された凹部56aにCOF用フィルムキャリア10のインナーリード26の屈曲部26aが1対1で横切る格好となる。また、インナーリード56と26の直線部分は、平行な状態で互い違いに配置される。インナーリード56の凹部56a中では、インナーリード56と26とが空間によって絶縁状態となる。
TCP用テープキャリア40とCOF用フィルムキャリア10とを互いに接着させる場合には、予めレジスト44の表面に接着剤を塗布しておき、COF用フィルムキャリア10のインナー・リード・ボンディング工程時に、熱圧着等によってレジスト同士を接着させる方法を採ることができる。この場合、レジストのみの接着であれば、接着剤は必ずしも絶縁性を有する必要はないが、絶縁材料であることが好ましい。
あるいは、一般的なCOF組立の樹脂封止工程で行われるような樹脂の充填によってTCP用テープキャリア40とCOF用フィルムキャリア10とを互いに接着させることができる。すなわち、図11に示すようにTCP用テープキャリア40とCOF用フィルムキャリア10とを重ね合わせた後、上下反転させ、COF用フィルムキャリア10と半導体チップ60との間に樹脂を充填する。この際に、TCP用テープキャリア40のレジスト44とCOF用フィルムキャリア10のレジスト14との間に樹脂を充填して硬化させる。この場合、充填樹脂は絶縁材料から選択する必要がある。
本実施例に係る半導体パッケージによれば、インナーリードの立体交差の実現により、配線の高密度化及び、配線設計の自由度が向上する。
[第2実施例]
図13は、本発明の第2実施例に係る半導体パッケージに使用されるTCP用テープキャリアの構成を示す平面図であり、半導体チップ60をボンディングした状態を示す。図14は、図13のY2−Y2方向の断面図である。なお、本実施例において、上述した第1実施例と同一又は対応する構成要素については同一の参照符号を付し、重複した説明を省略する。
本実施例に係るTCP用テープキャリア40の構造は、第1実施例のテープキャリア40と基本的には同じであり、図5及び図6の構造を採用可能である。厚さ約75μm程度の基材(テープ)42の上に、金属配線材からなる入力端子48と出力端子50が形成されている。基材42には、半導体チップを(60)を搭載するための開口部54が形成されている。金属配線材は、入力端子48、出力端子50及びインナーリード156に対応する箇所以外の領域が、レジスト44によって保護されている。
第1実施例と同様に、金属配線(48,50,156)は、接着剤58によって基材42上に接着される。金属配線(48,50,156)の厚さは、約15μm程度であり、レジスト44の厚さは約25μm程度、接着剤58の厚さは約12μm程度である。
図13及び図14に示すように、複数本のインナーリード156の各々には、凹部156aが形成されている。インナーリード156は、開口部54側に直線的に延びる形状となっている。凹部156aの位置は、後の組み立て工程において、COF用フィルムキャリアのインナーリード(126)の屈曲部(126a)に対応する(交差する)位置となる。また、凹部156aは基材42の上に位置することが好ましい。基材42から突出した位置に凹部156aを形成した場合には、インナーリード126との交差部の垂直方向(図の上下方向)の位置が不安定となる恐れがある。
第1実施例の場合と同様に、半導体チップ60にはバンプ162が形成され、そのバンプ162に対してインナーリード156の先端を熱圧着によって接続する。
図15は、第2実施例に係る半導体パッケージに使用されるCOF用フィルムキャリアの一部の構成を示す平面図である。図16は、図15のA4−A4方向の断面図(A)及び、B4−B4方向の断面図(B)である。COF用フィルムキャリアは、厚さ約38μm程度の基材(フィルム)12の上に、図示しない金属配線材からなる入力端子と出力端子が形成されている。基材(フィルム)12上には、半導体チップを(60)を搭載するための開口部24が形成されている。金属配線材は、入力端子、出力端子及びインナーリード126、128に対応する箇所以外の領域が、レジスト14によって保護されている。
金属配線(126、128等)は、例えば、キャスティング法やメッキ法等によって基材12上に直接形成される。金属配線の厚さは、約8μm程度であり、レジスト14の厚さは約25μm程度である。
図15に示すように、インナーリード126は、S字状又は階段状に成形され、開口部24側に直線的に延びる直線部と屈曲部(傾斜部)126aを有する形状となっている。インナーリードの形状は、Z字状等の他の形状を採用することも可能である。本実施例においては、インナーリード126が後述するTCP用テープキャリアのインナーリード156の複数本に渡って交差する構造となっている。
図17は、第2実施例に係る半導体パッケージの要部の構成を示す平面図であり、TCP用テープキャリア及びCOF用フィルムキャリアに半導体チップ60をボンディングした状態を示す。説明の便宜上、図17において、COF用フィルムキャリアは、インナーリード126以外の構成要素を省略して示す。図18は、図17のA5−A5方向の断面図(A)、B5−B5方向の断面図(B)及び、C5−C5方向の断面図(C)である。TCP用テープキャリアに半導体チップ60をボンディングした後、図15,図16に示すCOF用フィルムキャリアを、裏返した状態で搭載する。COF用フィルムキャリアのインナーリード126の先端を半導体チップ60に形成されたバンプ62に対して熱圧着によって接続する。このとき、TCP用テープキャリアの複数のインナーリード156に形成された凹部156aにCOF用フィルムキャリアのインナーリード126の屈曲部126aが横切る格好となる。インナーリード156の凹部156a中では、インナーリード156と126とが空間によって絶縁状態となる。
TCP用テープキャリア(40)とCOF用フィルムキャリア(10)とを互いに接着させる方法は、第1実施例と同じ方法を採用することができる。
以上のように、本実施例に係る半導体パッケージは、第1実施例による効果に加え、電極の並び順を容易に変更でき、同一の半導体チップを使用して入出力端子の異なる半導体パッケージを提供することが可能となる。
[第3実施例]
図19は、本発明の第3実施例に係る半導体パッケージに使用されるTCP用テープキャリアの一部の構成を示す平面図である。図20は、図19のA6−A6方向の断面図(A)及び、B6−B6方向の断面図(B)である。なお、本実施例において、上述した第1及び第2実施例と同一又は対応する構成要素については同一の参照符号を付し、重複した説明を省略する。
本実施例に使用されるTCP用テープキャリアとしては、第1実施例に使用されるものと基本的には同一のものを使用することができる。すなわち、TCP用テープキャリアは、厚さ約75μm程度の基材(テープ)42の上に、図示しない金属配線材からなる入力端子と出力端子が形成されている。基材42には、半導体チップを(60)を搭載するための開口部54が形成されている。金属配線材は、入力端子、出力端子及びインナーリード56に対応する箇所以外の領域が、レジスト44によって保護されている。
金属配線(48,50,56)は、接着剤58によって基材42上に接着される。金属配線(48,50,56)の厚さは、約15μm程度であり、レジスト44の厚さは約25μm程度、接着剤58の厚さは約12μm程度である。複数本のインナーリード56の各々には、凹部56aが形成されている。インナーリード56は、開口部54側に直線的に延びる形状となっている。凹部56aの位置は、後の組み立て工程において、COF用フィルムキャリアのインナーリード226の屈曲部226aに対応する(交差する)位置となる。また、凹部56aは基材42の上に位置することが好ましい。基材42から突出した位置に凹部56aを形成した場合には、インナーリード226との交差部の垂直方向(図の上下方向)の位置が不安定となる恐れがある。
図21は、第3実施例に係る半導体パッケージに使用されるCOF用フィルムキャリアの一部の構成を示す平面図である。図22は、図21のA7−A7方向の断面図(A)及び、B7−B7方向の断面図(B)である。COF用フィルムキャリアは、厚さ約38μm程度の基材(フィルム)12の上に、図示しない金属配線材からなる入力端子と出力端子が形成されている。基材(フィルム)12には、半導体チップを(60)を搭載するための開口部24が形成されている。金属配線材は、入力端子、出力端子及びインナーリード226に対応する箇所以外の領域が、レジスト14によって保護されている。
金属配線(18,20,226)は、例えば、キャスティング法やメッキ法等によって基材12上に直接形成される。金属配線(18,20,226)の厚さは、約8μm程度であり、レジスト14の厚さは約25μm程度である。
図21に示すように、インナーリード226は、S字状又は階段状に成形され、開口部24側に直線的に延びる直線部と屈曲部(傾斜部)226aを有する形状となっている。インナーリードの形状は、Z字状等の他の形状を採用することも可能である。また、インナーリード226の屈曲部226aには、凹部226bが形成されている。本実施例においては、TCPのインナーリード56とCOFのインナーリード226との両方に凹部56a,226bを形成、これらの凹部56a,226b同士を重ね合わせ、交差させる構成となっている。
図23は、第3実施例に係るTCP用テープキャリア(図19)に半導体チップをボンディングした状態を示す部分平面図である。図24は、図23のY3−Y3方向の断面図である。半導体チップ60にはバンプ62が形成され、そのバンプ62に対してインナーリード56の先端を熱圧着によって接続する。
図25は、第3実施例に係る半導体パッケージの要部の構成を示す平面図であり、TCP用テープキャリア及びCOF用フィルムキャリアに半導体チップ60をボンディングした状態を示す。説明の便宜上、図25において、COF用フィルムキャリア10は、インナーリード226以外の構成要素を省略して示す。図26は、図25のA8−A8方向の断面図(A)、B8−B8方向の断面図(B)及び、C8−C8方向の断面図(C)である。TCP用テープキャリア(40)に半導体チップ60をボンディングした後、図21,図22に示すCOF用フィルムキャリア(10)を、裏返した状態で搭載する。COF用フィルムキャリアのインナーリード226の先端を半導体チップ60に形成されたバンプ62に対して熱圧着によって接続する。このとき、TCP用テープキャリアのインナーリード56に形成された凹部56aにCOF用フィルムキャリアのインナーリード226の屈曲部226a(=凹部226b)が1対1で横切る格好となる。また、インナーリード56と226の直線部分は、同一平面内で平行に互い違いに配置される。インナーリード56の凹部56a中では、インナーリード56と226とが空間によって絶縁状態となる。
TCP用テープキャリア(40)とCOF用フィルムキャリア(10)とを互いに接着させる方法は、第1実施例と同じ方法を採用することができる。
以上のように、本実施例に係る半導体パッケージは、凹部(56a,226a)同士が噛み合う構造を採用するため、第1実施例と比べ、配線材同士の接触による組み立て不良を低減できるとともに、更に薄型の半導体パッケージを提供することが可能となる。
[実施例4]
図27は、本発明の第4実施例に係るTCP用テープキャリアに半導体チップ60をボンディングした状態を示す部分平面図である。図28は、図27のA9−A9方向の断面図である。なお、本実施例において、上述した第1〜第3実施例と同一又は対応する構成要素については同一の参照符号を付し、重複した説明を省略する。本実施例に係るTCP用テープキャリア(40)の構造は、第2実施例のテープキャリアと基本的には同一である。厚さ約75μm程度の基材(テープ)42の上に、図示しない金属配線材からなる入力端子と出力端子が形成されている。基材42には、半導体チップを(60)を搭載するための開口部54が形成されている。金属配線材は、入力端子、出力端子及びインナーリード156に対応する箇所以外の領域が、レジスト44によって保護されている。
第1及び第2実施例と同様に、金属配線(48,50,156)は、接着剤58によって基材42上に接着される。金属配線(48,50,156)の厚さは、約15μm程度であり、レジスト44の厚さは約25μm程度、接着剤58の厚さは約12μm程度である。
複数本のインナーリード156の各々には、凹部156aが形成されている。インナーリード156は、開口部54側に直線的に延びる形状となっている。凹部156aの位置は、後の組み立て工程において、COF用フィルムキャリアのインナーリード(326)の屈曲部(326a)に対応する(交差する)位置となる。また、凹部156aは基材42の上に位置することが好ましい。基材42から突出した位置に凹部156aを形成した場合には、インナーリード326との交差部の垂直方向(図の上下方向)の位置が不安定となる恐れがある。
第1及び第2実施例の場合と同様に、半導体チップ60にはバンプ162が形成され、そのバンプ162に対してインナーリード156の先端を熱圧着によって接続する。
図29は、第4実施例に係る半導体パッケージに使用されるCOF用フィルムキャリアの一部の構成を示す平面図である。図30は、図29のA10−A10方向の断面図(A)及び、B10−B10方向の断面図(B)である。COF用フィルムキャリアは、厚さ約38μm程度の基材(フィルム)12の上に、図示しない金属配線材からなる入力端子と出力端子が形成されている。基材(フィルム)12には、半導体チップを(60)を搭載するための開口部24が形成されている。金属配線材は、入力端子、出力端子及びインナーリード326に対応する箇所以外の領域が、レジスト14によって保護されている。
金属配線(326等)は、例えば、キャスティング法やメッキ法等によって基材12上に直接形成される。金属配線の厚さは、約8μm程度であり、レジスト14の厚さは約25μm程度である。
図29に示すように、インナーリード326は、開口部24側に直線的に延びる直線部とX状に交わる交差部326aとを有する形状となっている。本実施例においては、インナーリード326が後述するTCP用テープキャリアのインナーリード156の複数本に渡って交差する構造となっている。なお、交差部326aの位置は、配線設計に応じて適宜変更することが可能である。
図31は、第4実施例に係る半導体パッケージの要部の構成を示す平面図であり、TCP用テープキャリア(図27)及びCOF用フィルムキャリア(図29)に半導体チップをボンディングした状態を示す。説明の便宜上、図31において、COF用フィルムキャリア10は、インナーリード326以外の構成要素を省略して示す。図32は、図31のA11−A11方向の断面図(A)、B11−B11方向の断面図(B)及び、C11−C11方向の断面図(C)である。TCP用テープキャリアに半導体チップ60をボンディングした後、図29,図30に示すCOF用フィルムキャリアを、裏返した状態で搭載する。COF用フィルムキャリアのインナーリード326の先端を半導体チップ60に形成されたバンプ62に対して熱圧着によって接続する。このとき、TCP用テープキャリアの複数のインナーリード156に形成された凹部156aにCOF用フィルムキャリアのインナーリード326の交差部326aを含む屈曲部が配置され、インナーリード156を横切る格好となる。すなわち、1本のインナーリード156に対して2本のインナーリード326が交差するようになる。インナーリード156の凹部156a中では、インナーリード156と326とが空間によって絶縁状態となる。
TCP用テープキャリア(40)とCOF用フィルムキャリア(10)とを互いに接着させる方法は、第1実施例と同じ方法を採用することができる。
以上のように、本実施例に係る半導体パッケージによれば、従来のCOF製品のような半導体素子搭載用の開口部での配線が不要となり、樹脂封止工程での内部配線部におけるボイドの発生を抑制できるという効果がある。
本発明は上述した実施例に限定されるものではなく、例えば、TCPとTCP同士を組み合わせる態様や、他のパッケージ形態にも適用可能である。また、2層の配線を立体的に交差させる際の絶縁方法としては、エアアイソレート(空間絶縁)の他に、一般的な絶縁材料を層間に介在させることも可能である。例えば、TCP用テープキャリア40のインナーリードとCOF用フィルムキャリア10のインナーリードとの交差部に、絶縁性の樹脂を充填することもできる。これにより、絶縁に関する信頼性の向上を図ることができる。
図1は、本発明の第1実施例に係る半導体パッケージに使用されるCOF用フィルムキャリアの構成を示す平面図である。 図2は、図1のX1−X1方向の断面図である。 図3は、図2の一部(破線による楕円で囲まれた範囲)の構成を示す平面図である。 図4は、図3のA1−A1方向の断面図(A)及び、B1−B1方向の断面図(B)である。 図5は、第1実施例に係る半導体パッケージに使用されるTCP用テープキャリアの構成を示す平面図である。 図6は、図1のX2−X2方向の断面図である。 図7は、図6の一部(破線による楕円で囲まれた範囲)の構成を示す平面図である。 図8は、図7のA2−A2方向の断面図(A)及び、B2−B2方向の断面図(B)である。 図9は、第1実施例に係る半導体パッケージに使用されるTCP用テープキャリアに半導体チップをボンディングした状態を示す部分平面図である。 図10は、図9のY1−Y1方向の断面図である。 図11は、第1実施例に係るTCP用テープキャリアに半導体チップをボンディングした後、更にCOF用フィルムキャリアを搭載した状態を示す部分平面図である。 図12は、図11のA3−A3方向の断面図(A)、B3−B3方向の断面図(B)及び、C3−C3方向の断面図(C)である。 図13は、本発明の第2実施例に係る半導体パッケージに使用されるTCP用テープキャリアの構成を示す平面図であり、半導体チップをボンディングした状態を示す。 図14は、図13のY2−Y2方向の断面図である。 図15は、第2実施例に係る半導体パッケージに使用されるCOF用フィルムキャリアの一部の構成を示す平面図である。 図16は、図15のA4−A4方向の断面図(A)及び、B4−B4方向の断面図(B)である。 図17は、第2実施例に係る半導体パッケージの要部の構成を示す平面図であり、TCP用テープキャリア及びCOF用フィルムキャリアに半導体チップをボンディングした状態を示す。 図18は、図17のA5−A5方向の断面図(A)、B5−B5方向の断面図(B)及び、C5−C5方向の断面図(C)である。 図19は、本発明の第3実施例に係る半導体パッケージに使用されるTCP用テープキャリアの一部の構成を示す平面図である。 図20は、図19のA6−A6方向の断面図(A)及び、B6−B6方向の断面図(B)である。 図21は、第3実施例に係る半導体パッケージに使用されるCOF用フィルムキャリアの一部の構成を示す平面図である。 図22は、図21のA7−A7方向の断面図(A)及び、B7−B7方向の断面図(B)である。 図23は、第3実施例に係るTCP用テープキャリア(図19)に半導体チップをボンディングした状態を示す部分平面図である。 図24は、図23のY3−Y3方向の断面図である。 図25は、第3実施例に係る半導体パッケージの要部の構成を示す平面図であり、TCP用テープキャリア及びCOF用フィルムキャリアに半導体チップをボンディングした状態を示す。 図26は、図25のA8−A8方向の断面図(A)、B8−B8方向の断面図(B)及び、C8−C8方向の断面図(C)である。 図27は、本発明の第4実施例に係るTCP用テープキャリアに半導体チップをボンディングした状態を示す部分平面図である。 図28は、図27のA9−A9方向の断面図である。 図29は、第4実施例に係る半導体パッケージに使用されるCOF用フィルムキャリアの一部の構成を示す平面図である。 図30は、図29のA10−A10方向の断面図(A)及び、B10−B10方向の断面図(B)である。 図31は、第4実施例に係る半導体パッケージの要部の構成を示す平面図であり、TCP用テープキャリア(図27)及びCOF用フィルムキャリア(図29)に半導体チップをボンディングした状態を示す。 図32は、図31のA11−A11方向の断面図(A)、B11−B11方向の断面図(B)及び、C11−C11方向の断面図(C)である。
符号の説明
10 COF用フィルムキャリア
12 基材
18 入力端子
20 出力端子
26,126,226,326 インナーリード
26a,126a,226a,326a 屈曲部
40 TCP用テープキャリア
42 基材
48 入力端子
50 出力端子
56 インナーリード
56a,156a 凹部
60 半導体チップ
62 バンプ

Claims (16)

  1. 第1及び第2の面を有するTCP(テープ・キャリア・パッケージ)用のテープキャリアと;
    前記テープキャリアの第1の面側に設けられた第1のインナーリードと;
    第1及び第2の面を有するCOF(チップ・オン・フィルム)用のフィルムキャリアと;
    前記フィルムキャリアの第1の面側に設けられた第2のインナーリードと;
    前記第1及び第2のインナーリードに連結された半導体チップとを備え、
    前記テープキャリア及び前記フィルムキャリアの第1の面同士が対向するように配置され、前記第1及び第2のインナーリードが絶縁された状態で立体的に交差し、
    前記第1及び第2のインナーリードの少なくとも一方において、当該インナーリード同士が交差する位置に凹部が形成されていることを特徴とする半導体パッケージ。
  2. 前記第1及び第2の配線の少なくとも一方が、S字又はZ字状に屈曲しており、当該屈曲部が他方の配線と交差することを特徴とする請求項1に記載の半導体パッケージ。
  3. 第1及び第2の面を有するTCP(テープ・キャリア・パッケージ)用のテープキャリアと;
    前記テープキャリアの第1の面側に設けられた第1のインナーリードと;
    第1及び第2の面を有するCOF(チップ・オン・フィルム)用のフィルムキャリアと;
    前記フィルムキャリアの第1の面側に設けられた第2のインナーリードと;
    前記第1及び第2のインナーリードに連結された半導体チップとを備え、
    前記テープキャリアの第1の面と前記フィルムキャリアの第1の面同士が対向するように配置され、前記第1及び第2のインナーリードが絶縁された状態で立体的に交差し、
    前記第1及び第2のインナーリードの少なくとも一方が、他方のインナーリードと交差する位置に凹部が形成されていることを特徴とする半導体パッケージ。
  4. 前記第1のインナーリードには、前記第2のインナーリードと交差する位置に凹部が形成され、
    前記第1及び第2のインナーリードは、1対1で交差することを特徴とする請求項3に記載の半導体パッケージ。
  5. 前記第1のインナーリードには、前記第2のインナーリードと交差する位置に凹部が形成され、
    前記第2のインナーリードの1本は、前記第1のインナーリードの複数本と交差することを特徴とする請求項4に記載の半導体パッケージ。
  6. 前記第1及び第2のインナーリードの少なくとも一方が、S字又はZ字状に屈曲しており、当該屈曲部が他方のインナーリードと交差することを特徴とする請求項3乃至5の何れか一項に記載の半導体パッケージ。
  7. 前記第1のインナーリードには、前記第2のインナーリードと交差する位置に凹部が形成され、
    前記第2のインナーリードは、X字状の交差部を有し、
    当該交差部が前記第1のインナーリードの凹部に対向することを特徴とする請求項3に記載の半導体パッケージ。
  8. 前記第1及び第2のインナーリードには、前記交差する位置に各々凹部が形成され、
    これら凹部同士が対向するように配置されることを特徴とする請求項3乃至7の何れか一項に記載の半導体パッケージ。
  9. 請求項3乃至8の何れか一項に記載の半導体パッケージに使用されるTCP(テープ・キャリア・パッケージ)用のテープキャリア。
  10. 請求項3乃至8の何れか一項に記載の半導体パッケージに使用されるCOF(チップ・オン・フィルム)用のフィルムキャリア。
  11. 半導体パッケージの製造方法において、
    TCP(テープ・キャリア・パッケージ)用のテープキャリアの第1の面側に第1のインナーリードを形成する工程と;
    前記第1のインナーリードに半導体チップを連結する工程と;
    COF(チップ・オン・フィルム)用のフィルムキャリアの第1の面側に第2のインナーリードを形成する工程と;
    前記第1及び第2のインナーリードが絶縁された状態で立体的に交差するように、前記テープキャリアの第1の面と前記フィルムキャリアの第1の面同士が対向するように重ね合わせる工程と;
    前記第1及び第2のインナーリードの少なくとも一方に、他方のインナーリードと交差する位置に凹部を形成する工程とを含み、
    これによって、前記第1及び第2のインナーリードが絶縁された状態で立体的に交差することを特徴とする半導体パッケージの製造方法。
  12. 前記第1のインナーリードにおいて、前記第2のインナーリードと交差する位置に凹部を形成し、
    前記第1及び第2のインナーリードが1対1で交差するように、前記テープキャリア及び前記フィルムキャリアを重ね合わせることを特徴とする請求項11に記載の半導体パッケージの製造方法。
  13. 前記第1のインナーリードにおいて、前記第2のインナーリードと交差する位置に凹部を形成し、
    前記第2のインナーリードの1本が前記第1のインナーリードの複数本と交差するように、前記テープキャリア及び前記フィルムキャリアを重ね合わせることを特徴とする請求項11に記載の半導体パッケージの製造方法。
  14. 前記第1及び第2のインナーリードの少なくとも一方をS字又はZ字状に屈曲させる工程を更に含み、
    当該屈曲部を他方のインナーリードと交差させることを特徴とする請求項11乃至13の何れか一項に記載の半導体パッケージの製造方法。
  15. 前記第1のインナーリードにおいて、前記第2のインナーリードと交差する位置に凹部を形成し、
    前記第2のインナーリードは、X字状の交差部を有するように成形し、
    当該交差部が前記第1のインナーリードの凹部に対向するように、前記テープキャリア及び前記フィルムキャリアを重ね合わせることを特徴とする請求項11に記載の半導体パッケージの製造方法。
  16. 前記第1及び第2のインナーリードにおいて、前記交差する位置に各々凹部を形成し、
    これら凹部同士が対向するように、前記テープキャリア及び前記フィルムキャリアを重ね合わせることを特徴とする請求項11乃至15の何れか一項に記載の半導体パッケージの製造方法。
JP2005213948A 2005-07-25 2005-07-25 半導体パッケージ及びその製造方法 Expired - Fee Related JP4615388B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005213948A JP4615388B2 (ja) 2005-07-25 2005-07-25 半導体パッケージ及びその製造方法
US11/492,220 US7474007B2 (en) 2005-07-25 2006-07-25 Semiconductor package
US12/314,068 US7811864B2 (en) 2005-07-25 2008-12-03 Method of fabricating semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005213948A JP4615388B2 (ja) 2005-07-25 2005-07-25 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007035752A JP2007035752A (ja) 2007-02-08
JP4615388B2 true JP4615388B2 (ja) 2011-01-19

Family

ID=37794671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005213948A Expired - Fee Related JP4615388B2 (ja) 2005-07-25 2005-07-25 半導体パッケージ及びその製造方法

Country Status (2)

Country Link
US (2) US7474007B2 (ja)
JP (1) JP4615388B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007125939A1 (ja) * 2006-04-27 2007-11-08 Neomax Materials Co., Ltd. 配線接続用クラッド材及びそのクラッド材から加工された配線接続部材
WO2011045990A1 (ja) * 2009-10-14 2011-04-21 シャープ株式会社 表示装置
JP5817834B2 (ja) * 2011-10-18 2015-11-18 富士電機株式会社 半導体装置および半導体装置製造方法
KR102471275B1 (ko) * 2019-01-24 2022-11-28 삼성전자주식회사 칩 온 필름(cof) 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176572A (ja) * 1993-12-20 1995-07-14 Hitachi Cable Ltd 多層配線tab用テープキャリアおよびこれを用いた半導体装置
JP2000323205A (ja) * 1999-05-14 2000-11-24 Japan Aviation Electronics Industry Ltd 電気的接続構造及びその形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US652514A (en) * 1899-09-11 1900-06-26 Emma Cadwallader Guild Alloy.
US5854085A (en) * 1992-06-04 1998-12-29 Lsi Logic Corporation Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
US6239384B1 (en) * 1995-09-18 2001-05-29 Tessera, Inc. Microelectric lead structures with plural conductors
US5854512A (en) * 1996-09-20 1998-12-29 Vlsi Technology, Inc. High density leaded ball-grid array package
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
US6300168B1 (en) * 1999-01-07 2001-10-09 Sony Corp Method of manufacturing a semiconductor device
WO2000070677A1 (fr) * 1999-05-14 2000-11-23 Seiko Epson Corporation Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
JP2001013883A (ja) * 1999-06-30 2001-01-19 Fujitsu Ltd ドライバic実装モジュール及びそれを使用した平板型表示装置
JP2002016175A (ja) * 2000-06-29 2002-01-18 Hitachi Cable Ltd スティフナ付きtabテープ及びそれを用いた半導体装置
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
KR100546364B1 (ko) * 2003-08-13 2006-01-26 삼성전자주식회사 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176572A (ja) * 1993-12-20 1995-07-14 Hitachi Cable Ltd 多層配線tab用テープキャリアおよびこれを用いた半導体装置
JP2000323205A (ja) * 1999-05-14 2000-11-24 Japan Aviation Electronics Industry Ltd 電気的接続構造及びその形成方法

Also Published As

Publication number Publication date
JP2007035752A (ja) 2007-02-08
US7474007B2 (en) 2009-01-06
US7811864B2 (en) 2010-10-12
US20070102825A1 (en) 2007-05-10
US20090093091A1 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
JP4014912B2 (ja) 半導体装置
TW301793B (ja)
JP6125332B2 (ja) 半導体装置
JPH10209210A (ja) 半導体装置及びその製造方法並びにその検査方法
JP2005203497A (ja) 半導体装置およびその製造方法
JP4615388B2 (ja) 半導体パッケージ及びその製造方法
JP2004103843A (ja) 電子素子およびその電子素子を用いた電子装置
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
CN211792240U (zh) 芯片封装构造及其电路板
JP2006229018A (ja) テープキャリア基板およびその製造方法および半導体装置
JP3833669B2 (ja) 半導体装置および半導体装置の製造方法
US10455706B2 (en) Resin substrate, component mounted resin substrate, and method of manufacturing component mounted resin substrate
CN107924847A (zh) 安装结构以及模块
JP2007201044A (ja) 電子デバイス
JP2004095885A (ja) 半導体装置及びその製造方法
JP3090115B2 (ja) 半導体装置およびその製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP2001189347A (ja) 半導体装置及びその製造方法、並びに電子装置
JP3218724B2 (ja) 半導体素子実装体及びその製造方法
JP2005109377A (ja) 半導体装置およびその製造方法
JP2004363319A (ja) 実装基板及び半導体装置
JP7410898B2 (ja) 半導体装置の製造方法および半導体装置
JPH02153557A (ja) 樹脂封止型半導体装置
JP3275647B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP6347605B2 (ja) 圧電発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101020

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees