JP2004095885A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004095885A JP2004095885A JP2002255413A JP2002255413A JP2004095885A JP 2004095885 A JP2004095885 A JP 2004095885A JP 2002255413 A JP2002255413 A JP 2002255413A JP 2002255413 A JP2002255413 A JP 2002255413A JP 2004095885 A JP2004095885 A JP 2004095885A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- bump
- opening
- electrode pad
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
Abstract
【解決手段】保護膜2をパターニングして、電極パッド3を表出する開口2aと、その開口2a内部に保護膜2の一部からなる凸パターン2bを形成する。次いで、開口2a内部に画定されたバッド4をレジストマスク11を用いてメッキにより形成する。凸部4aがバンプ4上面の中央部分に形成され、凸部4aで囲まれた窪みが形成されない。また、小面積の凸部4aに分割して潰れやすくすることができる。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は保護膜の開口に表出する電極パッド上に設けられたバンプを有する半導体装置、及びその製造方法に関する。
フリップチップ又はTAB(テープ・オートメイテッド・ボンデング)を用いて接合される半導体装置は、外部回路との接合のために電極上に設けられたバンプを備える。しかし、バンプの圧着接合の際に、保護膜若しくは電極パッド直下の絶縁膜の破壊又は接触不良を発生することがある。そこで、かかる不良発生を抑制し、確実に接触することができるパンプが求められている。
【0002】
【従来の技術】
従来のバンプは、保護膜の開口周縁を完全に覆って形成されていた。以下、従来のバンプを、その製造工程とともに説明する。
図11は従来のバンプ形成工程断面図であり、半導体装置のバンプ形成部分の構造を表している。図12は従来のバンプ形成工程平面図であり、バンプ形成工程途中の保護膜及びレジストのパターン形状を表している。図13は従来のバンプ平面図であり、図11(f)に示すバンプの平面形状を表している。
【0003】
従来のバンプの製造は、まず図11(a)を参照して、半導体装置の基板1上に、電極パッド3を形成し、その電極パッド3を被覆する保護膜2を基板上全面に形成する。次いで、保護膜2に、底面に電極パッド3を表出する開口2aを開設する。図12(a)を参照して、この開口2aは電極パッド3の中央部分に設けられ、電極パッド3の全周縁は保護膜2に覆われている。
【0004】
次いで、図11(b)を参照して、基板1上全面に、下層からTi、W、Auの順に積層した下地膜5を形成する。
次いで、図11(c)を参照して、基板1上にレジストを塗布し、露光及び現像して、バンプのパターンを画定する窓11aが開設されたレジストマスク11を形成する。この窓11aは、図12(b)を参照して、窓11aの底面に保護膜2の開口2aが完全に(開口2aの全体が)表出し、かつ電極パッド3の内側に入るように開設される。従って、窓11aの底面には、開口2aの外側を枠状に縁取るように保護膜2(下地膜5は無視する。)が表出する。
【0005】
次いで、レジストマスク11を用いてメッキし、窓11aをメッキ金属で埋め込みバンプ4を形成する。このメッキにより形成されたバンプ4の上面に、保護膜2の開口2aの段差がそのまま反映された凸部4aが形成される。
次いで、図11(e)を参照して、レジストマスク11を除去する。その後、図11(f)を参照して、バンプ4の外側に表出する下地膜5をエッチング除去して、バンプ4が形成される。
【0006】
この工程により形成されたバンプは、図11(f)及び図13を参照して、上面に枠状の凸部4aとその凸部4aに囲まれた部分に窪み4bが形成される。この凸部4a及び窪み4bは、レジストマスク11の窓11aの底面の凹凸に対応してメッキ金属(バンプ4)の表面に生ずる。即ち、凸部4aは、レジストマスク11の窓11aの内側に表出した保護膜2(図11(d)及び図12(a)参照)に対応して形成され、窪み4bは、レジストマスク11の窓11aの内側に表出した開口2aに対応して形成されたものである。
【0007】
この凸部4aは、バンプ4上面の周縁に沿って窪み4bを枠状に囲むように形成される。その結果、バンプ4の接合の際に、次のような問題が生ずる。
まず、超音波ボンデング及び熱圧着等の圧力を加えてバンプ4を変形させる接合方法では、凸部4aが枠状であるため容易に潰れず、接合圧力を大きくする必要がある。その結果、凸部4aの直下の保護膜2又はバンプ4直下の絶縁膜(図示せず)が破壊することがある。また、窪み4bの表面に形成された酸化膜や汚染物質の膜が、接合時に破壊されずに残り接触不良を招きやすい。
【0008】
さらに、回路基板表面に非導電性のアンダーフィル樹脂を塗布した後に接合する方法或いは導電性粒子を分散させた異方性導電性樹脂フィルムを介して接合する方法では、窪み4bの周囲が凸部4aで囲まれているため、窪み4bに入った樹脂がバンプ4の外に排出されずに残やすく、接触不良の原因となる。また、凸部4aが潰れ難いので、窪み4bの部分の導電性粒子がバンプ4上面から浮遊した状態のままになり、接触不良の原因となる。
【0009】
かかる不都合を解決するために、バンプ上面の凸部で囲まれた窪みをなくす試みが、例えば特開昭54−134975号公報、特開昭63−237445号公報及び特許第2686818号公報に開示されている。しかし、いずれも製造工程の増加又は特別な設備を必要とする。
【0010】
【発明が解決しようとする課題】
上述したように、従来のバンプは、上面周縁を枠状に囲む凸部が形成されるため、凸部が容易に潰れず大きな接合圧力を要する。その結果、バンプの下の保護膜又はバンプの下の電極パッド直下の絶縁膜が破壊されやすい。また、枠状の凸部で囲まれた窪みに酸化膜や樹脂が残りやすく接触不良の原因となる。さらに、窪みの部分の異方性導電性樹脂フィルムが接触不良を招きやすい。
【0011】
本発明は、製造工程を増加させずかつ特殊な設備を用いることなく製造することができ、小さな圧力で容易に潰れかつ接触不良を生じにくいバンプを提供することで、保護膜及びバンプ直下の絶縁膜の破壊が少なくかつ接続の信頼性が高い半導体装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記課題を解決するための本発明の第一の構成は、基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜と、該電極パッドの内側に画定されて該保護膜に開設された開口と、該開口内に形成された該保護膜のパターンからなる凸パターンと、該凸パターン上に跨がり該開口内に表出する該電極上に形成されたバンプであって、該開口の内側に形成され、かつ上面に該凸パターンに対応する凸部を有する該バンプとを備える。
【0013】
この第一の構成に係る半導体装置は、基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜を形成する工程と、該保護膜をパターニングして、該保護膜に該電極パッドの内側に画定された開口を形成すると同時に、該開口内に該保護膜のパターンからなる凸パターンを形成する工程と、次いで、該基板上に、該開口の内側に画定されかつ底面に該凸パターンを表出する窓を有するレジストマスクを形成する工程と、該レジストマスクをマスクとして、該窓を埋め込む金属からなるバンプを形成する工程とを含む半導体装置の製造方法により製造することができる。
【0014】
第二の構成は、基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜と、該電極パッドの内側に画定されて該保護膜に開設された開口と、該電極パッド上に形成されたパンブであって、該バンプの対向する一組の周縁部分が該保護膜上に延在し、残りの周縁部分が該開口内に位置し、かつ該バンプが該保護膜上に延在する領域に対応する凸部を上面に有する該バンプとを備えて構成する。
【0015】
第三の構成は、基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜と、該電極パッドの内側に画定されて該保護膜に開設された開口と、該開口内に形成された該保護膜のパターンからなる凸パターンと、該凸パターン上に跨がり該電極上に形成されたパンブであって、該バンプの周縁の一部が該保護膜上に延在し、残りの周縁部分が該開口内に位置し、かつ該バンプが該保護膜上に延在する領域及び該凸パターンに対応する凸部を上面に有するバンプとを備えて構成する。
【0016】
この第三の構成に係る半導体装置は、基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜を形成する工程と、該保護膜をパターニングして、該保護膜に該電極パッドの内側に画定された開口を形成すると同時に、該開口内に該保護膜のパターンからなる凸パターンを形成する工程と、次いで、底面に該凸パターンを表出する窓であって、該窓の周縁の一部が該保護膜上に延在し、残りの周縁部分が該開口内に位置する窓を有するレジストマスクを該基板上に形成する工程と、該レジストマスクをマスクとして、該窓を埋め込む金属からなるバンプを形成する工程とを含む半導体装置の製造方法により形成することができる。
【0017】
上記第一の構成では、保護膜に開設された開口内にその保護膜の一部からなる凸パターンが形成される。バンプは、その凸パターンを跨いで形成される。従って、バンプの上面に、その凸パターンに対応して、凸パターンと略同パターンの凸部が形成される。さらに、バンプは、保護膜の開口の内側に形成され、保護膜の上には延在しない。このため、バンプの上面には、周縁を枠状に囲む凸部は形成されない。
【0018】
このように、本構成のバンプは枠状の凸部がなく、凸パターンに対応する凸部が上面に形成されている。従って、この凸パターンに対応する凸部のみを潰せば接合できるので、小さな接合圧力でも確実に接合がなされる。さらに、バンプは保護膜上に延在しないので、接合圧力により保護膜が破壊されることはない。また、窪みを囲む凸部が形成されないように凸パターンを選択することで、窪みの中の酸化膜や樹脂を確実にバンプ外に排除することができるので、接触不良が少ない。
【0019】
本第一の構成に係る凸パターンは、小さな接合圧力でも潰れるように、小面積のパターンの集合、例えば線状若しくは点状パターンの集合とすることが好ましい。
第一の構成に係るバンプを有する半導体装置の製造方法では、電極パッドを覆う保護膜を形成後、保護膜をパターニングして、保護膜の開口とその開口内の凸パターンとを同時に形成する。従って、凸パターン形成のために特別の工程を必要としないので、本発明を適用する上で何ら工程を増加させない。また、バンプ形状の変更も、レジストマスクの窓を保護膜の開口内に制限するのみで足り、他に何ら特別の処置を必要としない。従って、従来例の製造工程への適用が極めて容易である。
【0020】
本発明の第二の構成では、保護膜の開口を挟み対向する保護膜上に延在してバンプが形成される。即ち、バンプは、保護膜−開口−保護膜の上に跨がる。他方、例えばこの対向面と直交する線上では、バンプは開口内にのみ形成され、保護膜上に延在しない。バンプ上面には、バンプが保護膜上に延在する部分に対応して凸部が形成されるから、凸部は、開口を挟む一対の凸部分として、バンプ上面の両側に形成される。
【0021】
この第二の構成では、凸部は分離した一対の凸部分から構成されるので、凸部分により囲まれる窪みが形成されない。従って、接合時には、窪みから樹脂等が排出されやすく接触不良が起こりにくい。また、凸部が形成される領域は開口周縁の一部分に限定される。従って、開口の全周縁に枠状の凸部が形成される従来のバンプに比べ、接合圧力が小さくて足りるから保護膜及び電極パッド直下の絶縁膜の破壊が抑制される。
【0022】
第三の構成では、バンプは、その一部が保護膜上に延在し、残りの部分は保護膜の開口内に形成される。開口内には保護膜の一部からなる凸パターンが形成されている。従って、バンプ上面には、バンプが保護膜上に延在する領域に対応する凸部と、凸パターンに対応する凸部とが形成される。
これらの凸部は、第一及び第二の構成にあるバンプの凸部と同様に、枠状の凸部に比べて潰れやすい。また、凸部が窪みを取り囲まないように凸パターンを選択することができる。従って、接合圧力が小さく、保護膜の破壊が回避される。また窪み部分での接触不良が抑制される。
【0023】
本構成では、バンプが保護膜上に延在する領域は、1箇所でもよく、複数箇所でもよい。1箇所の場合は、接合時の圧力がバンプ全面に均等に印加されるように凸パターンを配置する必要がある。この領域が、開口を挟み対向する位置又は開口周縁の複数箇所に均等に設けられた場合は、凸パターンの配置を配慮する必要は少なく設計の自由度が大きい。
【0024】
本第三の構成は、第一の構成の製造方法と同様の工程で、保護膜の開口とその開口内の凸パターンを形成することができる。また、バンプ形状の変更も、レジストマスクの窓のパターン変更のみで足りる。従って、本発明を適用しても、何ら工程の増加はない。
【0025】
【発明の実施の形態】
本発明の第一実施形態例は、保護膜の開口内にバンプを形成した半導体装置に関する。図1は本発明の第一実施形態例バンプ構造を表す図であり、図1(a)は平面図、図1(b)は図1(a)のA1−A2断面図である。
図1を参照して、第一実施形態例では、半導体装置の基板1上に形成された電極パッド3上に、開口2aを有するシリコン酸化膜又はシリコン窒化膜からなる保護膜2が設けられる。
【0026】
この開口2aは、電極パット3の内側に開口するように配設される。従って、開口2aの外側に位置する保護膜2は、電極パッド3の周縁を完全に被覆し、電極パッド3の外側に表出する基板1表面上に延在する。
開口2aの内側に表出する電極パッド3上に、ほぼ矩形又は円形をなす島状の凸パターン2bが形成されている。この凸パターン2bは、保護膜2をパターニングして形成される。
【0027】
バンプ4は、例えば金、銅又はハンダ等の金属からなり、開口2aの内部に形成される。また、バンプ4は、その下面に凸パターン2bが位置するように形成される。なお、凸パターン2bの一部がバンプ4の外側にはみ出ても差し支えない。このバンプ4の上面には、凸パターン2bに対応する形状の凸部4aが形成される。この凸部4aは、バンプ4を形成するために、凸パターン4b上に金属を堆積する工程において自然に形成されたものである。なお、バンプ4下面には、密着強度を強めるために、メッキ電極とするために、又は電極パッド3とバンプ4との拡散反応を抑制するために、下からTi/W/Au、Ti/Pd若しくはTi/Ni/Pdの順で積層された下地膜5が設けられる。
【0028】
このバンプ4は、上面の中央部分に小面積の凸部4aがあるので、接合時に小さな接合圧力でこの凸部4aを潰して良好な接合をなすことができる。また、窪みは凸部4aの外側にのみ形成されるので、窪みに酸化膜や絶縁膜が残ることはなく、確実に接触される。さらに、バンプ4は、保護膜2の開口2aより小さいので、ピッチを微細にすることができる。
【0029】
本第一実施形態例に係るバンプは、以下の方法により製造された。図2は本発明の第一実施形態例工程断面図であり、第一実施形態例の製造工程を表している。図3は本発明の第一実施形態例工程平面図であり、図3(a)は図2(a)の平面図、図3(b)は図2(c)の平面図を表している。
まず、図2(a)を参照して、電極パッド3が形成された基板1上全面に、保護膜2を堆積する。次いで、保護膜2をエッチングして、基板1を表出する開口2aを開設する。同時に、開口2aの内部に保護膜2の一部を残し、これを凸パターン2bとして形成する。即ち、これらの開口2a及び凸パターン2bは、一つのマスクを用いた一回のリソグラフィにより形成される。
【0030】
その結果、図3(a)を参照して、電極パッド3の中央部を表出する開口2aを有し、電極パッド3の周縁を覆う保護膜2が形成される。さらに、開口2aの内部に凸パターン2bが形成される。
次いで、図2(b)を参照して、導電性の多層金属膜からなる下地膜5を、基板1全面に堆積する。
【0031】
次いで、図2(c)を参照して、基板1上全面にレジストを塗布し、露光・現像してバンプ4を画定する窓11aを有するレジストマスク11を形成する。この窓11aは、開口2aの内側に設けられ、かつ窓11aの底に凸パターン2bを表出する。即ち、図3(b)を参照して、レジストマスク11は、保護膜2の開口2a周縁を完全に被覆し、その窓11aの底には凸パターン2bと電極パッド3表面(下地膜5を無視している。)が表出する。
【0032】
次いで、図2(d)を参照して、下地膜5を一方の電極とするメッキにより、レジストマスク11の窓11aをメッキ金属で埋め込みバンプ4を形成する。このメッキの際に、バンプ4の上面に、凸パターン2bに対応した凸部4aが形成される。
次いで、図2(e)を参照して、レジストマスク11を除去する。さらに、図2(f)を参照して、バンプ4の外側に表出する下地膜5をエッチングして除去し、第一実施形態例に係る半導体装置のバンプ4が形成される。
【0033】
この工程は、リソグラフィ工程を含めて従来の製造工程と同じ工程数である。また、従来の製造工程に用いられる製造装置のみで実施することができる。
図4は本発明の第一実施形態例第一変形例説明図であり、図4(a)及び(b)はそれぞれ図2(a)の製造工程における平面図及び断面図、図4(c)及び(d)はそれぞれ完成したバンプの平面図及び断面図である。
【0034】
本発明の第一実施形態例第一変形例では、図2(b)の工程において、図4(a)及び(b)を参照して、小さな島状の凸パターン2bを複数形成する。保護膜2及び開口2aは第一実施形態例と同様である。この上に、図2(c)に示す第一実施形態例と同様の窓11aを有するレジストマスク11を用いて、メッキにより窓11aを埋め込みバンプ4を形成する。その結果、図4(c)及び(d)を参照して、バンプ4の上面に複数の島状の凸部4aが形成される。このバンプ4は、個々の凸部4aを小さくし、かつ凸部4aの総面積を大きくすることができるから、接合時の圧力を有効に分散することができる。また、TABの接合時に、バンプ4上面の凹凸がリードの滑りを防止する。
【0035】
図5は本発明の第一実施形態例第二変形例説明図であり、図5(a)及び(b)はそれぞれ図2(a)の製造工程における平面図及び断面図、図5(c)及び(d)はそれぞれ完成したバンプの平面図及び断面図である。
本発明の第一実施形態例第二変形例では、図2(b)の工程において、図5(a)及び(b)を参照して、平行な線状の凸パターン2bを形成する。他は、上記の第一実施形態例第一変形例と同様である。
【0036】
この変形例では、図5(c)及び(d)を参照して、バンプ4の上面に互いに平行に延在する複数の線状の凸パターン4aが形成される。この凸パターン4aは幅が狭いので小さな接合圧力の下で容易に潰れる。さらに、線状の凸パターン4aに垂直な方向に超音波振動を加えることにより、超音波ボンデングを確実になすことができる。また、凸パターン4aがバンプ4上面の広い範囲に分散して配置されているので,接合圧力が有効に分散される。
【0037】
図6は本発明の第一実施形態例第三変形例説明図であり、図6(a)及び(b)はそれぞれ図2(a)の製造工程における平面図及び断面図、図6(c)及び(d)はそれぞれ完成したバンプの平面図及び断面図である。
本発明の第一実施形態例第三変形例では、図2(b)の工程において、図6(a)及び(b)を参照して、開口2aを横切る平行な線状の凸パターン2bを形成する。即ち、開口2aはスリット状の開口を平行に複数開設したものとなる。他は、上記の第一実施形態例第一変形例と同様である。
【0038】
この変形例では、図6(c)及び(d)を参照して、バンプ4の上面に互いに平行に延在する複数の線状の凸パターン4aが形成される。従って、第一実施形態例第二変形例と同様の効果を奏する。
図7は本発明の第一実施形態例第四変形例説明図である。第一実施形態例第四変形例では、図2(b)の工程において、図7(a)及びそのB1−B2断面である図7(b)を参照して、開口2aを横切り互いに直交する線状の凸パターン2bを形成する。即ち、凸パターン2bは十字形のパターンとなる。他は、上記の第一実施形態例第一変形例と同様である。
【0039】
この変形例では、図7(c)及びそのC1−C2断面である(d)を参照して、バンプ4の上面に互いに直交する2本の線状の凸パターン4aが形成される。この凸パターン2bにより形成される窪みは、バンプ4上面の4隅に画定されるので窪み内の樹脂等の排出が極めて容易なので、確実な接触が実現される。また、凸パターン2bは細い線状なので容易に潰れ、接合圧力を小さくすることができる。
【0040】
図8は本発明の第二実施形態例説明図であり、図8(a)、(b)及び(c)はそれぞれバンプの製造工程途中の平面図、そのD1−D2断面図、及びそのE1−E2断面図である。
本第二実施形態例では、第一実施形態例の製造工程において、図2(a)に示す凸パターン2bを形成せず、さらに、図2(c)に示すバンプ4を画定するレジストマスク11の窓11aの形状を変更したものである。
【0041】
本実施形態例では、図8(a)〜(c)を参照して、保護膜2に第一実施形態例と同様の開口2aを開設する。このとき、凸パターンは形成しない。レジストマスク11の窓11aの平面形状は、開口2aの横幅(図8の紙面の左右方向)を横切り対向する保護膜2上面を表出する。一方、開口2aの縦幅(図8の紙面の上下方向)より狭く、この方向では窓11aは開口2aの内部に制限される。
【0042】
このレジストマスク11の窓11aをメッキ金属で埋め込みバンプ4を形成したのち、レジストマスク11を除去する。この工程で形成されたバンプ4は、図8(d)を参照して、保護膜2の開口2aを横切り両端が保護膜2上に延在する。一方、この延在方向と直交する方向では、バンプ4は完全に開口2a内にあり、保護膜2とバンプの間の開口2a底面に電極パッド3が表出する。従って、バンプ4上面に、バンプが保護膜2上に延在する部分に対応して、開口2aの両側に一対の凸部4aが形成される。他の工程は第一実施形態例の工程と同様である。
【0043】
本実施形態例では、凸部4aがバンプ4の両側に対として形成されるので、窪みが凸部4aで囲まれることがなく、また接着圧力がバンプ4上面に均等に印加される。従って、接触不良及び保護膜の破壊及び電極パッド3直下の絶縁膜の破壊が少ない接合を行うことができる。
本発明の第三実施形態例は、両端が保護膜2上に延在し、中央部分に凸パターンに対応する凸部を有するバンプに関する。図9は第三実施形態例説明図であり、図9(a)及び(b)は、それぞれ保護膜の開口及び凸パターンの形状を表す平面図及び断面図である。図9(c)及び(d)は、それぞれ製造されたバンプの形状を表す平面図及び断面図である。
【0044】
本実施形態例のバンプの製造工程では、図9(a)及び(b)を参照して、基板1上に電極パッド3を形成した後、基板1上全面に保護膜2を堆積する。次いで、保護膜2をエッチングして開口2a及び凸パターン2bを形成する。開口2aは、電極バッド3の周縁が保護膜2で被覆されるように開設される。凸パターン2bは、平行な複数の細い直線状に形成され、その両端は保護膜2に接続している。従って、開口2a底面に電極パッド3が表出する領域は、平行な複数のスリット状をなす。
【0045】
次いで、下地膜5を堆積後、第二実施形態例と同様の窓11aを有するレジストマスク11を形成する。次いで、窓11aをメッキ金属で埋め込みバンプ4 を形成する。
この工程で形成されたバンプ4の上面には、図9(c)及び(d)を参照して、平行な凸パターン2bに対応して平行な複数の直線状の凸部4a−2と、バンプ4の両端に凸部4a−2に平行な凸部4a−1とが形成される。従って、窪みは、凸部4a−1、4a−2に沿った溝として形成され、その両端は開放されているので、接合時に必要な窪みからの樹脂等の排出が容易である。また、凸部4a−1、4a−2は平行な線状パターンなので、潰れやすく接合時の保護膜2の破壊を回避することができる。とくに、超音波ボンデングの際に振動を線状パターンに垂直に印加することで接合がより容易になる。また、線状の凹凸パターンに垂直方向の摩擦は大きいから、TABのリードの接合時に生ずるズレが防止される。
【0046】
図10は本発明の第三実施形態例変形例説明図であり、図10(a)及び(b)はそれぞれ保護膜の開口及び凸パターンの平面図及び断面図、図10(c)及び(d)はそれぞれ完成したバンプの平面図及び断面図である。
本発明の第三実施形態例変形例では、第三実施形態例の凸パターンを、図10(a)及び(b)を参照して、開口2aの内部に形成された平行な線状の凸パターン2bとして形成する。他は第三実施形態例と同様である。その結果、バンプ4の上面には、その面内に含まれる平行に配置された略長方形の凸部4a−2と、上面両端に平行に配置された凸部4a−1とが形成される。本発明では、凸部が面内にあるので潰れてバンプ外にはみだす危険が少ない。なお、第三実施形態例及びその変形例では、バンプの両端が保護膜上に延在するが、バンプの一端のみが保護膜上に延在してもよい。
【0047】
上記本明細書の記載には、以下の付記記載の発明が含まれる。
(付記1)基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜と、
該電極パッドの内側に画定されて該保護膜に開設された開口と、
該開口内に形成された該保護膜のパターンからなる凸パターンと、
該凸パターン上に跨がり該開口内に表出する該電極上に形成されたバンプであって、該開口の内側に形成され、かつ上面に該凸パターンに対応する凸部を有する該バンプとを備えた半導体装置。
【0048】
(付記2)基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜と、
該電極パッドの内側に画定されて該保護膜に開設された開口と、
該電極パッド上に形成されたパンブであって、該バンプの対向する一組の周縁部分が該保護膜上に延在し、残りの周縁部分が該開口内に位置し、かつ該バンプが該保護膜上に延在する領域に対応する凸部を上面に有する該バンプとを備えた半導体装置。
【0049】
(付記3)基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜と、
該電極パッドの内側に画定されて該保護膜に開設された開口と、
該開口内に形成された該保護膜のパターンからなる凸パターンと、
該凸パターン上に跨がり該電極上に形成されたパンブであって、該バンプの周縁の一部が該保護膜上に延在し、残りの周縁部分が該開口内に位置し、かつ該バンプが該保護膜上に延在する領域及び該凸パターンに対応する凸部を上面に有するバンプとを備えた半導体装置。
【0050】
(付記4)基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜を形成する工程と、
該保護膜をパターニングして、該保護膜に該電極パッドの内側に画定された開口を形成すると同時に、該開口内に該保護膜のパターンからなる凸パターンを形成する工程と、
次いで、該基板上に、該開口の内側に画定されかつ底面に該凸パターンを表出する窓を有するレジストマスクを形成する工程と、
該レジストマスクをマスクとして、該窓を埋め込む金属からなるバンプを形成する工程とを含む半導体装置の製造方法。
【0051】
(付記5)基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜を形成する工程と、
該保護膜をパターニングして、該保護膜に開口を形成すると同時に、該開口内に該保護膜のパターンからなる凸パターンを形成する工程と、
次いで、該電極の内側に画定されかつ底面に該凸パターンを表出する窓であって、該窓の周縁の一部が該保護膜上に延在し、残りの周縁部分が該開口内に位置する窓を有するレジストマスクを該基板上に形成する工程と、
該レジストマスクをマスクとして、該窓を埋め込む金属からなるバンプを形成する工程とを含む半導体装置の製造方法。
【0052】
(付記6)該凸パターンは、複数の小面積のパターンからなることを特徴とする付記1又は3記載の半導体装置。
(付記7)該凸パターンは、線状パターンからなることを特徴とする付記1、3又は6記載の半導体装置
(付記8)該バンプは、メッキ金属からなることを特徴とする付記1、2、3、6又は7記載の半導体装置
(付記9)該バンプは、該開口を挟み対向する保護膜上に延在することを特徴とする付記3記載の半導体装置。
【0053】
【発明の効果】
本発明によれば、バンプ上面に形成された凸部が容易に潰れるので或いはバンプが保護膜上に延在しないので、保護膜の破壊が抑制される。さらに、凸部に囲まれた窪みが形成されないので、接触不良が回避される。従って、信頼性の高い半導体装置を提供することができ半導体装置の性能向上に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の第一実施形態例バンプ構造を表す図
【図2】本発明の第一実施形態例工程断面図
【図3】本発明の第一実施形態例工程平面図
【図4】本発明の第一実施形態例第一変形例説明図
【図5】本発明の第一実施形態例第二変形例説明図
【図6】本発明の第一実施形態例第三変形例説明図
【図7】本発明の第一実施形態例第四変形例説明図
【図8】本発明の第二実施形態例説明図
【図9】本発明の第三実施形態例説明図
【図10】本発明の第三実施形態例変形例説明図
【図11】従来のバンプ形成工程断面図
【図12】従来のバンプ形成工程平面図
【図13】従来のバンプ平面図
【符号の説明】
1 基板
2 保護膜
2a 開口
2b 凸パターン
3 電極パッド
3a 表出領域
4 バンプ
4a 凸部
4b 窪み
5 下地膜
11 レジストマスク
11a 窓
Claims (5)
- 基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜と、
該電極パッドの内側に画定されて該保護膜に開設された開口と、
該開口内に形成された該保護膜のパターンからなる凸パターンと、
該凸パターン上に跨がり該開口内に表出する該電極上に形成されたバンプであって、該開口の内側に形成され、かつ上面に該凸パターンに対応する凸部を有する該バンプとを備えた半導体装置。 - 基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜と、
該電極パッドの内側に画定されて該保護膜に開設された開口と、
該電極パッド上に形成されたパンブであって、該バンプの対向する一組の周縁部分が該保護膜上に延在し、残りの周縁部分が該開口内に位置し、かつ該バンプが該保護膜上に延在する領域に対応する凸部を上面に有する該バンプとを備えた半導体装置。 - 基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜と、
該電極パッドの内側に画定されて該保護膜に開設された開口と、
該開口内に形成された該保護膜のパターンからなる凸パターンと、
該凸パターン上に跨がり該電極上に形成されたパンブであって、該バンプの周縁の一部が該保護膜上に延在し、残りの周縁部分が該開口内に位置し、かつ該バンプが該保護膜上に延在する領域及び該凸パターンに対応する凸部を上面に有するバンプとを備えた半導体装置。 - 基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜を形成する工程と、
該保護膜をパターニングして、該保護膜に該電極パッドの内側に画定された開口を形成すると同時に、該開口内に該保護膜のパターンからなる凸パターンを形成する工程と、
次いで、該基板上に、該開口の内側に画定されかつ底面に該凸パターンを表出する窓を有するレジストマスクを形成する工程と、
該レジストマスクをマスクとして、該窓を埋め込む金属からなるバンプを形成する工程とを含む半導体装置の製造方法。 - 基板上に設けられた電極パッドを被覆し、該基板上に延在する保護膜を形成する工程と、
該保護膜をパターニングして、該保護膜に該電極パッドの内側に画定された開口を形成すると同時に、該開口内に該保護膜のパターンからなる凸パターンを形成する工程と、
次いで、底面に該凸パターンを表出する窓であって、該窓の周縁の一部が該保護膜上に延在し、残りの周縁部分が該開口内に位置する窓を有するレジストマスクを該基板上に形成する工程と、
該レジストマスクをマスクとして、該窓を埋め込む金属からなるバンプを形成する工程とを含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002255413A JP3861776B2 (ja) | 2002-08-30 | 2002-08-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002255413A JP3861776B2 (ja) | 2002-08-30 | 2002-08-30 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004095885A true JP2004095885A (ja) | 2004-03-25 |
JP3861776B2 JP3861776B2 (ja) | 2006-12-20 |
Family
ID=32060939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002255413A Expired - Fee Related JP3861776B2 (ja) | 2002-08-30 | 2002-08-30 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3861776B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008060142A (ja) * | 2006-08-29 | 2008-03-13 | Seiko Instruments Inc | 半導体装置 |
JP2009200281A (ja) * | 2008-02-22 | 2009-09-03 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2010003914A (ja) * | 2008-06-20 | 2010-01-07 | Toshiba Corp | 半田バンプの製造方法 |
KR101052366B1 (ko) | 2004-11-16 | 2011-07-28 | 강준모 | 후면 입출력 단자를 갖는 반도체 장치 및 그 제조방법 |
JP2012069761A (ja) * | 2010-09-24 | 2012-04-05 | Shinko Electric Ind Co Ltd | 半導体素子、半導体素子実装体及び半導体素子の製造方法 |
CN109950270A (zh) * | 2019-03-27 | 2019-06-28 | 京东方科技集团股份有限公司 | 发光二极管芯片的驱动背板及其制作方法、显示面板 |
WO2023032323A1 (ja) * | 2021-09-02 | 2023-03-09 | キオクシア株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2002
- 2002-08-30 JP JP2002255413A patent/JP3861776B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101052366B1 (ko) | 2004-11-16 | 2011-07-28 | 강준모 | 후면 입출력 단자를 갖는 반도체 장치 및 그 제조방법 |
JP2008060142A (ja) * | 2006-08-29 | 2008-03-13 | Seiko Instruments Inc | 半導体装置 |
JP2009200281A (ja) * | 2008-02-22 | 2009-09-03 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2010003914A (ja) * | 2008-06-20 | 2010-01-07 | Toshiba Corp | 半田バンプの製造方法 |
JP2012069761A (ja) * | 2010-09-24 | 2012-04-05 | Shinko Electric Ind Co Ltd | 半導体素子、半導体素子実装体及び半導体素子の製造方法 |
CN109950270A (zh) * | 2019-03-27 | 2019-06-28 | 京东方科技集团股份有限公司 | 发光二极管芯片的驱动背板及其制作方法、显示面板 |
CN109950270B (zh) * | 2019-03-27 | 2021-01-08 | 京东方科技集团股份有限公司 | 发光二极管芯片的驱动背板及其制作方法、显示面板 |
WO2023032323A1 (ja) * | 2021-09-02 | 2023-03-09 | キオクシア株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3861776B2 (ja) | 2006-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7285867B2 (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
US5563445A (en) | Semiconductor device | |
JP2002110898A (ja) | 半導体装置 | |
TWI527186B (zh) | 半導體封裝及其製造方法 | |
JPH11297873A (ja) | 半導体装置およびその製造方法 | |
US20070210458A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP3861776B2 (ja) | 半導体装置及びその製造方法 | |
US7843069B2 (en) | Wire bond pads | |
CN112616244B (zh) | 柔性电路板及柔性电路板制备方法 | |
JP2007019184A (ja) | 半導体装置及びその製造方法 | |
JP2016100552A (ja) | 半導体装置 | |
JP2008109138A (ja) | 積層チップパッケージ及び該パッケージの製造方法 | |
TWI607535B (zh) | 重配置線路結構及其製作方法 | |
US7560805B2 (en) | Semiconductor package and method of manufacturing the same | |
JP6607771B2 (ja) | 半導体装置 | |
JP2001176966A (ja) | 半導体装置 | |
JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
JP2008109024A (ja) | 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法 | |
JPH11354578A (ja) | 半導体装置及びその製造方法 | |
TWI303144B (en) | Flexible printed circuit board having flip chip bonding area with top layer bump and inner layer trace aligned therein | |
JP2004363224A (ja) | 半導体チップの接続構造 | |
JP2005109377A (ja) | 半導体装置およびその製造方法 | |
JP4280907B2 (ja) | 半導体装置及びその製造方法 | |
KR100825797B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2004363319A (ja) | 実装基板及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040610 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040610 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3861776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |