JP2008060142A - 半導体装置 - Google Patents

Abstract

【課題】 バンプ電極の表面を平坦化する。
【解決手段】 パッド電極103の表面及び周面を覆っていた表面保護膜104を除去することにより、残った表面保護膜104とパッド電極103との間に溝110を形成する。メッキ法により金メッキを成長してパッド電極103の上にバンプ電極106を形成する際には、金メッキの縦方向の成長の不均一が、溝110における金メッキの縦・横方向の成長により吸収され、成長が進むにつれて金メッキの表面、即ち、バンプ電極106の表面が平坦化する。このため表面106ａが平坦化したバンプ電極106とインナーリード120との電気的な接続信頼性が向上する。
【選択図】 図１

Description

本発明は半導体装置に関し、バンプ電極の表面を平坦化するように工夫したものである。

携帯電話やノートパソコンなどの電子機器の分野では、小型化・軽量化・高機能化が進んでいる。したがって、このような電子機器には、半導体集積回路等（以下「半導体装置」と称する）を高密度実装する必要がある。半導体装置を高密度実装する技術として、バンプ電極を利用した実装技術がある。

バンプ電極とは、半導体集積回路の入出力端（パッド電極）上に、金（Ａｕ）または金（Ａｕ）を含む合金をメッキ法（電気メッキ法等）により成長させて形成した突起電極である。このバンプ電極は、ＡＣＦ（異方性導電膜：Anisotropic Conductive Film）を介して、インナーリードに接続される。

ＡＣＦは、熱硬化性樹脂の中に微細な（例えば直径が３μｍの）導電性粒子を分散させた封止樹脂である。ＡＣＦをバンプ電極とインナーリードとの間に挟持した状態で、このＡＣＦに圧力と熱を加えると、熱硬化性樹脂が熱硬化することによりバンプ電極とインナーリードとが機械的に接着されると同時に、導電性粒子が圧壊されることによりバンプ電極とインナーリードとが電気的に接続される。

ここで、一般的な半導体装置を、断面図である図８及び平面図である図９を参照して説明する。なお、図９は、バンプ電極が成長形成される前の状態を示している。

図８及び図９に示すように、半導体装置の半導体基板１上には、絶縁層２を介してパッド電極３が形成されている。

半導体基板１は、多層の電気配線層１ａ、層間絶縁１ｂ、ビアホール１ｃ等を有している。この半導体基板１には、トランジスタ等の回路素子が組み込まれて集積回路が形成されている。

パッド電極３は、半導体基板１に対する入出力用の電極であり、アルミニウムまたはアルミニウム合金などの導電性材料により形成されている。このパッド電極３と、半導体基板１内の電気配線層１ａとは、ビアホール１ｃを介して電気的に接続されている。

表面保護膜４は、絶縁層２の表面及びパッド電極３の表面（上面）を覆うように、プラズマＣＶＤ法等により形成される。この表面保護膜４は、半導体基板１の内部に水や不純物が侵入するのを防止する機能を果たすものである。

表面保護膜４のうち、パッド電極３の真上に位置する部分は、除去されている。ただし、表面保護膜４が、パッド電極３の周縁部分を覆うように（オーバーラップするように）、表面保護膜４の除去領域を設定している。

このように、表面保護膜４のうちパッド電極３の真上に位置する部分が除去されることにより、開口部５が形成される。

バンプ電極６は、パッド電極３上に、金（Ａｕ）または金（Ａｕ）を含む合金をメッキ法（電気メッキ法等）により成長させて形成したものである。メッキ法では、等方的に金メッキが成長するため、バンプ電極６の表面（上面）６ａの形状は、下地面（バンプ電極６の下面）の形状を正確に反映した形状となる。

本例では、バンプ電極６は、パッド電極３の表面、及び、パッド電極３の周縁部分を覆っている表面保護膜４の表面の上に形成される。表面保護膜４の表面に対してパッド電極３の表面が凹んでいるため、換言すると、バンプ電極６の下地面が凹凸になっているため、バンプ電極６の表面６ａには、下地面の凹凸を反映した凹凸が形成される。バンプ電極６の表面６ａに形成された凹凸による段差は、例えば１〜２μｍである。

バンプ電極６は、その表面６ａが、ＡＣＦ（異方性導電膜：Anisotropic Conductive Film）を介して、インナーリード２０に接続される（図８では接続前の状態を示している）。

しかし、バンプ電極６の表面６ａに凹凸が形成されると、バンプ電極６とインナーリード２０との電気的な接続信頼性が低下する。

その理由を説明すると次の通りである。即ち、ＡＣＦの導電性粒子は、インナーリード２０とバンプ電極６との間で狭圧されると、バンプ電極６にめり込みつつ潰れることにより、インナーリード２０とバンプ電極６との電気的接続を行う。
ところが、バンプ電極６の表面６ａの凹部の深さは、例えば１〜２μｍであるのに対して、ＡＣＦの導電性粒子の直径は、例えば３μｍである。このため、バンプ電極６の表面６ａの凹部では、インナーリード２０とバンプ電極６との間で導電性粒子を狭圧しても、導電性粒子がバンプ電極６にめり込むだけで十分に潰れない。導電性粒子が十分に潰れない場合には、十分な電気的接続を確保することができない。

結局、バンプ電極６の表面６ａの凸部では電気的な接続は十分であるが、表面６ａの凹部では電気的な接続が不十分となり、全体として電気的な接続信頼性が低下してしまうのである。

そこで、バンプ電極とインナーリードとの接続信頼性を向上させるために、バンプ電極の表面を平坦化する技術が開発されている（例えば、特許文献１参照）。

ここで、特許文献１（特開２００３−３１８２１１号公報）に示されている技術を、断面図である図１０及び平面図である図１１を参照して説明する。
なお、図１１は、バンプ電極が成長形成される前の状態を示している。また、図８及び図９に示すものと同一機能を果たす部分には、同一符号を付して、重複する説明は省略する。

図１０及び図１１に示すように、特許文献１に示す技術では、表面保護膜４のうちパッド電極３の真上に位置する領域に、複数の小開口部１５を形成している。つまり、表面保護膜４のうちパッド電極３の真上に位置する領域において、離散的に複数箇所から表面保護膜４を除去して、複数の小開口部１５を形成している。
換言すると、表面保護膜４のうちパッド電極３の真上に位置する領域を全て除去するのではなく、この領域にある表面保護膜４の一部を残すようにして表面保護膜４を除去している。

バンプ電極１６は、電気メッキ法により金を成長（堆積）して形成したものであり、パッド電極３の真上に位置し、且つ、複数の小開口部１５を介してパッド電極３に電気的に接続されている。

メッキ法によりバンプ電極１６を成長形成していく際には、金メッキは縦方向（バンプ電極１６の高さ方向）に成長すると共に、横方向にも成長していく。このため、成長していく金メッキの表面（上面）の凹凸、つまり縦方向の成長の不均一は、分散配置された小開口部１５内での縦方向及び横方向の成長により吸収されていき、成長が進むにつれて、金メッキ（バンプ電極１６）の表面は平坦化していく。

この結果、完成したバンプ電極１６の表面１６ａは平坦となる。この結果、バンプ電極１６の表面１６ａとインナーリード２０との電気的な接続信頼性が高くなる。

特開２００３−３１８２１１号公報

ところで図１０及び図１１に示す特許文献１の技術では、バンプ電極１６の表面１６ａの平坦化は実現できるが、金メッキ（バンプ電極１６）の成長速度が遅くなり、製造に時間がかかるという新たな問題が生じる。

これは、バンプ電極１６を電気メッキ法により形成する際には、メッキ用電極をメッキ液中に位置させ、このメッキ用電極とパッド電極３との間で通電をする。このとき、パッド電極３の表面のすべてがメッキ液に接するのではなく、複数の小開口部１５を介してパッド電極３がメッキ液に接するだけであるため、通電量が制限されてしまう。このように通電量が制限されてしまうため、金メッキの成長速度が遅くなってしまうのである。

本発明は、上記従来技術に鑑み、バンプ電極の表面（上面）を平坦化することができ、しかも、バンプ電極の成長速度を速くすることができる、半導体装置を提供することを目的とする。

上記課題を解決する本発明の半導体装置の構成は、半導体基板と、前記半導体基板上に形成されたパッド電極と、前記半導体基板の表面並びに前記パッド電極の表面及び周面を覆う状態で形成された後に、前記パッド電極の表面及び周面を覆う部分が除去されることにより、前記パッド電極の周面との間に溝を形成する表面保護膜と、前記溝を埋める状態で、前記パッド電極の上にメッキ法により形成されたバンプ電極とを有することを特徴とする。

また本発明の半導体装置の構成は、半導体基板と、前記半導体基板上に相互間に隙間を空けて形成された複数の小パッド電極によりなるパッド電極と、前記半導体基板の表面並びに複数の前記小パッド電極の表面及び周面を覆う状態で形成された後に、前記小パッド電極の表面及び周面を覆う部分が除去されることにより、前記小パッド電極の相互間に隙間を形成すると共に、前記複数の小パッド電極よりなる前記パッド電極との間に溝を形成する表面保護膜と、前記小パッド電極の相互間に形成された隙間及び前記溝を埋める状態で、前記パッド電極の上にメッキ法により形成されたバンプ電極とを有することを特徴とする。

また本発明の半導体装置の構成は、前記バンプ電極の高さの寸法は、前記溝の幅の寸法よりも大きいことを特徴とする。

また本発明の半導体装置の構成は、半導体基板と、前記半導体基板上に相互間に隙間を空けて形成された複数の小パッド電極によりなるパッド電極と、前記半導体基板の表面並びに前記小パッド電極の表面及び周面を覆う状態で形成された後に、前記小パッド電極の表面を覆う部分及び前記小パッド電極の相互間を覆う部分が除去されることにより、前記小パッド電極の相互間に隙間を形成する表面保護膜と、前記小パッド電極の相互間に形成された隙間を埋める状態で、前記パッド電極の上にメッキ法により形成されたバンプ電極とを有することを特徴とする。

また本発明の半導体装置の構成は、前記バンプ電極の高さの寸法は、前記小パッド電極の相互間の寸法よりも大きいことを特徴とする。

また本発明の半導体装置の構成は、前記パッド電極の膜厚と前記表面保護膜の膜厚が同一になっていることを特徴とする。

また本発明の半導体装置の構成は、前記パッド電極と前記半導体基板とは、ビアホールを介して電気的に接続されていたり、
前記パッド電極には、前記半導体基板の表面に沿って伸びる引出し電極が接続されていることを特徴とする。

本発明では、パッド電極と表面保護膜の間に溝を形成したり、パッド電極を複数の小パッド電極により構成して小パッド電極の相互間に隙間を形成したりしている。このため、メッキ法により金メッキを成長してパッド電極の上にバンプ電極を形成する際には、金メッキの縦方向の成長の不均一が、溝や隙間における金メッキの縦・横方向の成長により吸収され、成長が進むにつれて金メッキの表面、即ち、バンプ電極の表面が平坦化する。
このようにバンプ電極の表面が平坦化するため、このバンプ電極とインナーリードとの電気的な接続信頼性が向上する。

またメッキの際には、表面保護膜は、パッド電極や小パッド電極から除去されているため、通電量を大きくすることができ、メッキの成長速度を速くすることができる。

以下に、本発明を実施するための最良の形態を実施例に基づき詳細に説明する。

本発明の実施例１に係る半導体装置を、断面図である図１、平面図である図２を参照して説明する。なお図２は、バンプ電極が成長形成される前の状態を示している。

図１及び図２に示すように、半導体装置の半導体基板１０１上には、絶縁層１０２を介してパッド電極１０３が形成されている。

半導体基板１０１は、多層の電気配線層１０１ａ、層間絶縁１０１ｂ、ビアホール１０１ｃ等を有している。この半導体基板１０１には、トランジスタ等の回路素子が組み込まれて集積回路が形成されている。

パッド電極１０３は、半導体基板１０１に対する入出力用の電極であり、アルミニウムまたはアルミニウム合金などの導電性材料により形成されている。このパッド電極１０３と、半導体基板１０１内の電気配線層１０１ａとは、ビアホール１０１ｃを介して電気的に接続されている。

表面保護膜１０４は、絶縁層１０２の表面並びにパッド電極１０３の表面（上面）及び周面を覆うように、プラズマＣＶＤ法等により形成される。この表面保護膜１０４は、半導体基板１０１の内部に水や不純物が侵入するのを防止する機能を果たすものである。

表面保護膜１０４のうち、パッド電極１０３の表面（上面）及び周面を覆う部分は、エッチング技術により除去されている。
このように、表面保護膜１０４のうちパッド電極１０３の表面（上面）及び周面を覆う部分を除去することにより、パッド電極１０３と表面保護膜１０４との間に、溝１１０が形成されている。この溝１１０は、パッド電極１０３の全周面に沿って形成されている。

このように、パッド電極１０３を囲繞する状態で溝１１０を形成することが、実施例１における大きな特徴となっている。

なお、実施例１では、パッド電極１０３の膜厚と表面保護膜１０４の膜厚が同一になっている。ここで言う「膜厚が同一」とは、両者の膜厚が略同一であることも含む。具体的にはパッド電極１０３の膜厚と表面保護膜１０４の膜厚の差が１μｍ以内である場合には、「膜厚が同一」である、としてこの用語を使用している。

バンプ電極１０６は、パッド電極１０３の表面、溝１１０の表面（溝底面）、表面保護膜１０４の表面の上に、電気メッキ法等により形成される。このように、バンプ電極１０６は、パッド電極１０３、溝１１０、表面保護膜１０４上に、金（Ａｕ）または金（Ａｕ）を含む合金をメッキ法（電気メッキ法等）により成長させて形成したものである。このメッキ法では、等方的に金メッキが成長する。

実施例１では、メッキ法により金メッキを成長させていく際に、メッキ用電極をメッキ液中に位置させ、このメッキ用電極とパッド電極１０３との間で通電をする。この場合、パッド電極１０３の表面が全てメッキ液に接するため、パッド電極１０３の表面の全面を使用して通電を行うことができ、通電量を大きくすることができる。この結果、バンプ電極１０６の成長速度（製造速度）を速くすることができる。

メッキ法によりバンプ電極１０６を成長形成していく際には、金メッキは縦方向（バンプ電極１０６の高さ方向）に成長すると共に、横方向にも成長していく。このため、成長していく金メッキの表面（上面）の凹凸、つまり縦方向の成長の不均一は、溝１１０内での縦方向及び横方向の成長により吸収されていき、成長が進むにつれて、金メッキ（バンプ電極１０６）の表面は平坦化していく。
また、パッド電極１０３の膜厚と表面保護膜１０４の膜厚が同一になっていることも、金メッキ（バンプ電極１０６）の表面の平坦化に寄与する。

この結果、完成したバンプ電極１０６の表面１０６ａは平坦となる。このように、表面１０６ａが平坦となるため、ＡＣＦを介して、バンプ電極１０６の表面１０６ａとインナーリード１２０とを接続した場合には、電気的な接続信頼性が高くなる。

なお、実施例１では、完成したバンプ電極１０６の高さの寸法は、溝１１０の幅の寸法よりも大きくなっている。具体的には、バンプ電極１０６の高さは１５〜２０μｍであるのに対して、溝１１０の幅は１〜６μｍとなっている。

結局、実施例１では、バンプ電極１０６の速い成長速度（製造速度）を確保しつつ、バンプ電極１０６の表面１０６ａを平坦化することができる。

なお図１，図２に示す例では、半導体基板１０１として多層配線基板を使用しているが、単層配線基板を採用することもできる。
また、半導体基板１０１の表面に沿う方向に伸びる引出し電極を、パッド電極１０３の周面に接続するようにしてもよい。

次に実施例１に係る半導体装置の主要部分の製造方法を、図３を参照して説明する。

まず図３（ａ）に示すように、プラズマＣＶＤ法等により、表面保護膜１０４を、絶縁層１０２の表面及びパッド電極１０３の表面（上面）を覆うように形成する。
次に図３（ｂ）に示すように、エッチング技術により、表面保護膜１０４のうち、パッド電極１０３の表面（上面）及び周面を覆う部分除去して、溝１１０を形成する。

次に図３（ｃ）に示すように、パッド電極１０３の表面及び周面、溝１１０の溝側面及び溝底面、表面保護膜１０４の表面及び側面に亙って、アンダーバンプメタル（ＵＢＭ）１１１をスパッタ等により形成する。このアンダーバンプメタル１１１の機能は３つある。
即ち、バンプ電極１０６中の金（Ａｕ）がパッド電極１０３側に拡散するのを防止する機能と、バンプ電極１０６とパッド電極１０３との密着性を向上させる機能と、メッキ法の際に電流を流す機能とがある。

このアンダーバンプメタル１１１は、２層の金属膜により形成されており、下層金属膜は膜厚が１０００〜４０００ÅのＴｉＷにより形成されており、上層金属膜は膜厚が５００〜３０００ÅのＡｕにより形成されている。

次に図３（ｄ）に示すように、レジスト１１２を形成して、電気メッキ法により金（Ａｕ）を成長（堆積）させてバンプ電極１０６を形成する。前述したように、溝１１０を形成したため、完成したバンプ電極１０６の上面１０６ａは平坦となる。

次に図３（ｅ）に示すように、レジスト１１２を除去し、更に、図３（ｆ）に示すように、アンダーバンプメタル１１１のうち、バンプ電極１０６からはみ出ている部分を、ウエットエッチング等により除去する。

このようにして、バンプ電極１０６の表面１０６ａを平坦とした半導体装置を製造することができる。

次に、本発明の実施例２に係る半導体装置を、断面図である図４、平面図である図５を参照して説明する。なお図５は、バンプ電極が成長形成される前の状態を示している。
また実施例１と同一機能を果たす部分には同一符号を付し、重複する説明は省略する。

図４及び図５に示すように、実施例２のパッド電極１０３は、相互に隙間１０３ｂを空けて形成された複数の小パッド電極１０３ａが集合して構成されている。即ち、マスクパターンニング技術により、複数の小パッド電極１０３ａを形成すると同時に隙間１０３ｂを形成している。

また、各小パッド電極１０３ａは、それぞれ、ビアホール１０１ｃを介して、半導体基板１０１内の電気配線層１０１ａと電気的に接続されている。

表面保護膜１０４は、絶縁層１０２の表面並びに複数の小パッド電極１０３ａの表面（上面）及び周面を覆うように、プラズマＣＶＤ法等により形成される。そして、表面保護膜１０４のうち、各小パッド電極１０３ａの表面（上面）及び周面を覆う部分は、エッチング技術により除去されている。

このように、表面保護膜１０４のうち各小パッド電極１０３ａの表面（上面）及び周面を覆う部分を除去することにより、各小パッド電極１０３ａの相互間に隙間１０３ｂが形成されると共に、複数の小パッド電極１０３ａが集合してなるパッド電極１０３と表面保護膜１０４との間に溝１１０が形成される。この溝１１０は、パッド電極１０３の全周面に沿って形成されている。

このように、各小パッド電極１０３ａの相互間に隙間１０３ｂを形成すると共に、パッド電極１０３を囲繞する状態で溝１１０を形成することが、実施例２における大きな特徴となっている。

バンプ電極１０６は、複数の小パッド電極１０３ａの表面、隙間１０３ｂの表面（隙間底面）、溝１１０の表面（溝底面）、表面保護膜１０４の表面の上に、電気メッキ法等により形成される。このように、バンプ電極１０６は、小パッド電極１０３ａ、隙間１０３ｂ、溝１１０、表面保護膜１０４上に、金（Ａｕ）または金（Ａｕ）を含む合金をメッキ法（電気メッキ法等）により成長させて形成したものである。このメッキ法では、等方的に金メッキが成長する。

実施例２では、メッキ法により金メッキを成長させていく際に、メッキ用電極をメッキ液中に位置させ、このメッキ用電極と各小パッド電極１０３ａとの間で通電をする。この場合、各小パッド電極１０３ａの表面のみならず、各小パッド電極１０３ａの周面がメッキ液に接するため、複数の小パッド電極１０３ａが、メッキ液に接液する面積が大きくなる。このため、メッキの際の通電量を大きくすることができる。この結果、バンプ電極１０６の成長速度（製造速度）を速くすることができる。

メッキ法によりバンプ電極１０６を成長形成していく際には、金メッキは縦方向（バンプ電極１０６の高さ方向）に成長すると共に、横方向にも成長していく。このため、成長していく金メッキの表面（上面）の凹凸、つまり縦方向の成長の不均一は、溝１１０内及び隙間１０３ｂ内での縦方向及び横方向の成長により吸収されていき、成長が進むにつれて、金メッキ（バンプ電極１０６）の表面は平坦化していく。

この結果、完成したバンプ電極１０６の表面１０６ａは平坦となる。このように、表面１０６ａが平坦となるため、ＡＣＦを介して、バンプ電極１０６の表面１０６ａとインナーリード１２０とを接続した場合には、電気的な接続信頼性が高くなる。

また、各小パッド電極１０３ａの表面のみならず、各小パッド電極１０３ａの周面も、完成したバンプ電極１０６に密着する。このように、小パッド電極１０３ａの表面，周面とバンプ電極１０６との密着面積が大きくなると共に、小パッド電極１０３ａがバンプ電極１０６に食い込むというアンカー効果により、各小パッド電極１０３ａとバンプ電極１０６との密着性が向上する。

なお、実施例２では実施例１と同様に、完成したバンプ電極１０６の高さの寸法は、溝１１０の幅の寸法よりも大きくなっている。具体的には、バンプ電極１０６の高さは１５〜２０μｍであるのに対して、溝１１０の幅は１〜６μｍとなっている。

また実施例２では、完成したバンプ電極１０６の高さの寸法は、小パッド電極１０３ａの相互間の隙間１０３ｂの寸法よりも大きくなっている。具体的には、バンプ電極１０６の高さは１５〜２０μｍであるのに対して、隙間１０３ｂの寸法は１〜６μｍとなっている。

更に、各小パッド電極１０３ａの膜厚と表面保護膜１０４の膜厚は同一になっている。
また、半導体基板１０１の表面に沿う方向に伸びる引出し電極を、小パッド電極１０３ａに接続するようにしてもよい。つまり、複数の小パッド電極１０３ａ同士を電気的に接続し、このように電気的に相互に接続された複数の小パッド電極１０３ａと、引出し電極とを、電気的に接続するようにしてもよい。
なお他の部分の構成や作用・効果は、実施例１と同様である。

次に、本発明の実施例３に係る半導体装置を、断面図である図６、平面図である図７を参照して説明する。なお図７は、バンプ電極が成長形成される前の状態を示している。
また実施例１と同一機能を果たす部分には同一符号を付し、重複する説明は省略する。

図６及び図７に示すように、実施例３のパッド電極１０３は、相互に隙間１０３ｂを空けて形成された複数の小パッド電極１０３ａが集合して構成されている。即ち、マスクパターンニング技術により、複数の小パッド電極１０３ａを形成すると同時に、隙間１０３ｂを形成している。

また、各小パッド電極１０３ａは、それぞれ、ビアホール１０１ｃを介して、半導体基板１０１内の電気配線層１０１ａと電気的に接続されている。

表面保護膜１０４は、絶縁層１０２の表面並びに複数の小パッド電極１０３ａの表面（上面）及び周面を覆うように、プラズマＣＶＤ法等により形成される。そして、表面保護膜１０４のうち、各小パッド電極１０３ａの表面（上面）と、各小パッド電極１０３ａの相互間を覆う部分は、エッチング技術により除去されている。

このように、表面保護膜１０４のうち各小パッド電極１０３ａの表面（上面）、及び、各小パッド電極１０３ａの相互間を覆う部分を除去することにより、各小パッド電極１０３ａの相互間に隙間１０３ｂが形成される。なお実施例２とは異なり、溝１１０は形成していない。

このように、各小パッド電極１０３ａの相互間に隙間１０３ｂを形成することが、実施例３における大きな特徴となっている。

バンプ電極１０６は、複数の小パッド電極１０３ａの表面、隙間１０３ｂの表面（隙間底面）、表面保護膜１０４の表面の上に、電気メッキ法等により形成される。このように、バンプ電極１０６は、小パッド電極１０３ａ、隙間１０３ｂ、表面保護膜１０４上に、金（Ａｕ）または金（Ａｕ）を含む合金をメッキ法（電気メッキ法等）により成長させて形成したものである。このメッキ法では、等方的に金メッキが成長する。

実施例３では、メッキ法により金メッキを成長させていく際に、メッキ用電極をメッキ液中に位置させ、このメッキ用電極と各小パッド電極１０３ａとの間で通電をする。この場合、各小パッド電極１０３ａの表面のみならず、各小パッド電極１０３ａの周面がメッキ液に接するため、複数の小パッド電極１０３ａが、メッキ液に接液する面積が大きくなる。このため、メッキの際の、通電量を大きくすることができる。この結果、バンプ電極１０６の成長速度（製造速度）を速くすることができる。

メッキ法によりバンプ電極１０６を成長形成していく際には、金メッキは縦方向（バンプ電極１０６の高さ方向）に成長すると共に、横方向にも成長していく。このため、成長していく金メッキの表面（上面）の凹凸、つまり縦方向の成長の不均一は、隙間１０３ｂ内での縦方向及び横方向の成長により吸収されていき、成長が進むにつれて、金メッキ（バンプ電極１０６）の表面は平坦化していく。

この結果、完成したバンプ電極１０６の表面１０６ａは平坦となる。このように、表面１０６ａが平坦となるため、ＡＣＦを介して、バンプ電極１０６の表面１０６ａとインナーリード１２０とを接続した場合には、電気的な接続信頼性が高くなる。

また、各小パッド電極１０３ａの表面のみならず、各小パッド電極１０３ａの周面も、完成したバンプ電極１０６に密着する。このように、小パッド電極１０３ａの表面，周面とバンプ電極１０６との密着面積が大きくなると共に、小パッド電極１０３ａがバンプ電極１０６に食い込むというアンカー効果により、各小パッド電極１０３ａとバンプ電極１０６との密着性が向上する。

また実施例３では、完成したバンプ電極１０６の高さの寸法は、小パッド電極１０３ａの相互間の隙間１０３ｂの寸法よりも大きくなっている。具体的には、バンプ電極１０６の高さは１５〜２０μｍであるのに対して、隙間１０３ｂの寸法は１〜６μｍとなっている。

更に、各小パッド電極１０３ａの膜厚と表面保護膜１０４の膜厚は同一になっている。
また、半導体基板１０１の表面に沿う方向に伸びる引出し電極を、小パッド電極１０３ａに接続するようにしてもよい。つまり、複数の小パッド電極１０３ａ同士を電気的に接続し、このように電気的に相互に接続された複数の小パッド電極１０３ａと、引出し電極とを、電気的に接続するようにしてもよい。
なお他の部分の構成や作用・効果は、実施例１と同様である。

本発明は、電気メッキ法等のメッキ法によりバンプ電極を形成する各種の半導体装置に適用することができる。

本発明の実施例１に係る半導体装置を示す断面図である。 本発明の実施例１に係る半導体装置を示す平面図である。 本発明の実施例１に係る半導体装置の主要部分の製造方法を示す工程図である。 本発明の実施例２に係る半導体装置を示す断面図である。 本発明の実施例２に係る半導体装置を示す平面図である。 本発明の実施例３に係る半導体装置を示す断面図である。 本発明の実施例３に係る半導体装置を示す平面図である。 一般的な半導体装置を示す断面図である。 一般的な半導体装置を示す平面図である。 先行技術文献に示されている半導体装置を示す断面図である。 先行技術文献に示されている半導体装置を示す平面図である。

符号の説明

１０１ 半導体基板
１０２ 絶縁層
１０３ パッド電極
１０３ａ 小パッド電極
１０３ｂ 隙間
１０４ 表面保護膜
１０６ バンプ電極
１０６ａ 表面
１１０ 溝
１２０ インナーリード

Claims (8)

1. 半導体基板と、
   前記半導体基板上に形成されたパッド電極と、
   前記半導体基板の表面並びに前記パッド電極の表面及び周面を覆う状態で形成された後に、前記パッド電極の表面及び周面を覆う部分が除去されることにより、前記パッド電極の周面との間に溝を形成する表面保護膜と、
   前記溝を埋める状態で、前記パッド電極の上にメッキ法により形成されたバンプ電極と、
   を有することを特徴とする半導体装置。
2. 半導体基板と、
   前記半導体基板上に相互間に隙間を空けて形成された複数の小パッド電極によりなるパッド電極と、
   前記半導体基板の表面並びに複数の前記小パッド電極の表面及び周面を覆う状態で形成された後に、前記小パッド電極の表面及び周面を覆う部分が除去されることにより、前記小パッド電極の相互間に隙間を形成すると共に、前記複数の小パッド電極よりなる前記パッド電極との間に溝を形成する表面保護膜と、
   前記小パッド電極の相互間に形成された隙間及び前記溝を埋める状態で、前記パッド電極の上にメッキ法により形成されたバンプ電極と、
   を有することを特徴とする半導体装置。
3. 前記バンプ電極の高さの寸法は、前記溝の幅の寸法よりも大きいことを特徴とする請求項１または請求項２に記載の半導体装置。
4. 半導体基板と、
   前記半導体基板上に相互間に隙間を空けて形成された複数の小パッド電極によりなるパッド電極と、
   前記半導体基板の表面並びに前記小パッド電極の表面及び周面を覆う状態で形成された後に、前記小パッド電極の表面を覆う部分及び前記小パッド電極の相互間を覆う部分が除去されることにより、前記小パッド電極の相互間に隙間を形成する表面保護膜と、
   前記小パッド電極の相互間に形成された隙間を埋める状態で、前記パッド電極の上にメッキ法により形成されたバンプ電極と、
   を有することを特徴とする半導体装置。
5. 前記バンプ電極の高さの寸法は、前記小パッド電極の相互間の寸法よりも大きいことを特徴とする請求項４に記載の半導体装置。
6. 前記パッド電極の膜厚と前記表面保護膜の膜厚が同一になっていることを特徴とする請求項１乃至請求項５の何れかに記載の半導体装置。
7. 前記パッド電極と前記半導体基板とは、ビアホールを介して電気的に接続されていることを特徴とする請求項１乃至請求項６の何れかに記載の半導体装置。
8. 前記パッド電極には、前記半導体基板の表面に沿って伸びる引出し電極が接続されていることを特徴とする請求項１乃至請求項６の何れかに記載の半導体装置。

Images