JP5072283B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP5072283B2 JP5072283B2 JP2006208456A JP2006208456A JP5072283B2 JP 5072283 B2 JP5072283 B2 JP 5072283B2 JP 2006208456 A JP2006208456 A JP 2006208456A JP 2006208456 A JP2006208456 A JP 2006208456A JP 5072283 B2 JP5072283 B2 JP 5072283B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductive
- circuit board
- conductive portion
- conductive portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
層2として基板1を水分などから保護する機能を有する耐湿性保護膜が採用される。
(製造方法)
図2は、図1に示した本発明の本実施形態に係る回路基板の製造プロセスを説明するための概略断面図である。
層4が形成される。なお、この工程では、熱硬化性樹脂である絶縁層3は完全に熱硬化されず、半硬化の状態(流動しやすい状態)を維持するようにしている。
(1)各導電部(導電部4a,4b)の側面と絶縁層3(凸状部分3a)との間に間隙(導電部4a,4bの側面に絶縁層3が接触していない領域5)を設けた回路基板を、側面を順テーパ形状に加工した導電部4a,4bを絶縁層3に圧入することで形成するため、こうした回路基板を製造する工程が簡便となる。さらに製造コストを低減することもできる。
(2)導電部4a,4bの断面形状をその側面が順テーパである台形状となるように製造したことで、導電部4a,4bの側面と絶縁層3との接触部分が台形状の下底部分となる回路基板を容易に製造できる。したがって、導電部4aの端部Aから導電部4bの端部Bに至る絶縁層3(絶縁層3の凸状部分3a)の表層部分の経路長が最大限に長くなり、絶縁破壊がより生じにくい回路基板が低コストで提供される。
(3)側面上部が順テーパ形状に加工された導電部4a,4bを絶縁層3内に圧入することにより、絶縁層3に凹部をそれぞれ形成するとともに、この凹部内に導電部4a,4bを配置したことで、導電部4aとこれに隣接する導電部4bとの間に絶縁層3を設け、各導電部(導電部4a,4b)の側面と絶縁層3との間に間隔(導電部4a,4bの側面に絶縁層3が接触していない領域5)を生じさせることができる。このため、導電部4aと導電部4bとの間に位置する絶縁層3の表層部分の経路長(実効間隔)が従来に比べ増大され、絶縁層3の表層部分を介した絶縁破壊が生じにくい信頼性が向上した回路基板が提供される。
(4)導電部4a,4bの断面形状をその側面が順テーパである台形状となるようにしたことで、導電部4aの側面(導電部4bの側面)と絶縁層3の接触部分が台形状の下底部分のみとなり、導電部4aの端部Aから導電部4bの端部Bに至る絶縁層3(絶縁層3の凸状部分3a)の表層部分の経路長が最大限に長くなる。これにより、導電部4aとこれに隣接する導電部4bとの間の、絶縁層3の表層部分(絶縁層3と絶縁層6との界面)を経由した絶縁破壊がより生じにくくなり、回路基板の信頼性がさらに向上する。なお、導電部4aの側面(導電部4bの側面)の表面側(上面側)の一部に絶縁層3と接触していない領域5を設けた場合には、その部分のみが経路長の増大に寄与することになり、それに応じて絶縁破壊を抑制する効果を享受することができる。
(5)導電部4aとこれに隣接する導電部4bとの間の間隔(スペース)が従来と同じ寸法であっても、本構成によればその部分での絶縁破壊に対する実効間隔を増大させ、回路基板の信頼性劣化を抑制することができる。このため、導電部4aとこれに隣接する導電部4bとの間の間隔(スペース)をさらに狭めることができ、回路基板のさらなる微細化を実現できるようになる。
(6)台形状に加工した導電部4a,4b(側面を順テーパ形状に加工した導電部4a,4b)を絶縁層3内に圧力をかけて押し込むことで、絶縁層3内に自己整合的に埋設することができ、導電部4aの側面(導電部4bの側面)に絶縁層3と接触しない領域5を容易に設けることができるようになる。このため、回路基板の低コスト化を実現することができる。
Claims (3)
- 金属板と、前記金属板に設けられた第1絶縁性樹脂から成る保護層と、前記保護層の上に設けられた熱硬化性樹脂からなる第1の絶縁層と、前記第1の絶縁層に設けられた複数の導電部と、前記第1の絶縁層および前記複数の導電部を覆う第2の絶縁層とを有する回路基板であり、
前記複数の導電部は、寸法幅が下辺から上辺に向かって徐々に細くなっている台形状の断面で、お互いに隣接して設けられ、前記複数の導電部の位置に対応して前記第1の絶縁層に凹部が設けられ、前記複数の導電部の間には、前記導電部の下面から上側に位置する前記第1の絶縁層から成る凸部が設けられ、且つ前記複数の導電部の側面と前記凸部との間には、スペースが設けられ、
前記スペースにも前記第2の絶縁層が埋め込まれてなることを特徴とした回路基板。 - 前記複数の導電部の上面と前記第1の絶縁層の前記凸部の上面は、ほぼ同一面となる請求項1に記載の回路基板。
- 前記第1の絶縁層と前記第2の絶縁層は、同じ材料から成る請求項1または請求項2に記載の回路基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006208456A JP5072283B2 (ja) | 2006-07-31 | 2006-07-31 | 回路基板 |
US11/830,505 US7851921B2 (en) | 2006-07-31 | 2007-07-30 | Device mounting board having multiple circuit substrates, and semiconductor module with the device mounting board |
CN2007103077804A CN101262739B (zh) | 2006-07-31 | 2007-07-31 | 元件搭载用基板及其制造方法、以及半导体模块 |
US12/856,168 US8183090B2 (en) | 2006-07-31 | 2010-08-13 | Methods for manufacturing device mounting board and circuit substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006208456A JP5072283B2 (ja) | 2006-07-31 | 2006-07-31 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008034722A JP2008034722A (ja) | 2008-02-14 |
JP5072283B2 true JP5072283B2 (ja) | 2012-11-14 |
Family
ID=39123818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006208456A Expired - Fee Related JP5072283B2 (ja) | 2006-07-31 | 2006-07-31 | 回路基板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5072283B2 (ja) |
CN (1) | CN101262739B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9204528B2 (en) * | 2011-04-28 | 2015-12-01 | Kaneka Corporation | Flexible printed circuit integrated with stiffener |
JP6424453B2 (ja) * | 2014-04-10 | 2018-11-21 | 株式会社村田製作所 | 多層基板の製造方法および多層基板 |
JP6600503B2 (ja) * | 2015-08-11 | 2019-10-30 | 日本メクトロン株式会社 | フレキシブルプリント基板およびフレキシブルプリント基板の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3085658B2 (ja) * | 1997-08-28 | 2000-09-11 | 京セラ株式会社 | 配線基板及びその製造方法 |
JP4066522B2 (ja) * | 1998-07-22 | 2008-03-26 | イビデン株式会社 | プリント配線板 |
JP2001177022A (ja) * | 1999-12-17 | 2001-06-29 | Matsushita Electric Ind Co Ltd | 熱伝導基板とその製造方法 |
JP2003060355A (ja) * | 2001-08-10 | 2003-02-28 | Nippon Zeon Co Ltd | 回路基板の製造方法 |
US6899815B2 (en) * | 2002-03-29 | 2005-05-31 | Intel Corporation | Multi-layer integrated circuit package |
JP4276015B2 (ja) * | 2003-07-08 | 2009-06-10 | 東洋鋼鈑株式会社 | 沈降配線板およびその製造方法 |
JP4345598B2 (ja) * | 2004-07-15 | 2009-10-14 | パナソニック株式会社 | 回路基板の接続構造体とその製造方法 |
-
2006
- 2006-07-31 JP JP2006208456A patent/JP5072283B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-31 CN CN2007103077804A patent/CN101262739B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101262739A (zh) | 2008-09-10 |
CN101262739B (zh) | 2011-05-04 |
JP2008034722A (ja) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6281016B2 (ja) | 回路基板及びその製造方法 | |
JP5088138B2 (ja) | 実装基板および電子機器 | |
JP6745770B2 (ja) | 回路基板 | |
US9313911B2 (en) | Package substrate | |
KR20090071386A (ko) | 전자 장치 | |
JP6107941B2 (ja) | 複合基板 | |
JP2008028376A (ja) | 回路基板、半導体モジュールおよび回路基板の製造方法 | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
JP6783724B2 (ja) | 回路基板 | |
US20170135196A1 (en) | Heat dissipation member and printed circuit board having the same | |
JP5173758B2 (ja) | 半導体パッケージの製造方法 | |
JP2019067872A (ja) | 回路基板及び回路モジュール | |
JP2009289802A (ja) | 電子部品内蔵モジュール及びその製造方法 | |
US9185792B2 (en) | Package substrate and electronic assembly | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
JP2010093292A (ja) | 回路装置 | |
JP5072283B2 (ja) | 回路基板 | |
JP2012064600A (ja) | 多層基板およびその製造方法 | |
US9433108B2 (en) | Method of fabricating a circuit board structure having an embedded electronic element | |
JP4942452B2 (ja) | 回路装置 | |
WO2012165111A1 (ja) | 多層基板の製造方法および多層基板 | |
JP2008060548A (ja) | 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール | |
JP4621432B2 (ja) | プリント配線板およびその製造方法 | |
JP2006344631A (ja) | 部品内蔵基板 | |
JP5793372B2 (ja) | 部品内蔵基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120821 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |